JPS5931743B2 - 二重化システム - Google Patents
二重化システムInfo
- Publication number
- JPS5931743B2 JPS5931743B2 JP54020566A JP2056679A JPS5931743B2 JP S5931743 B2 JPS5931743 B2 JP S5931743B2 JP 54020566 A JP54020566 A JP 54020566A JP 2056679 A JP2056679 A JP 2056679A JP S5931743 B2 JPS5931743 B2 JP S5931743B2
- Authority
- JP
- Japan
- Prior art keywords
- disk
- active
- backup
- control circuit
- active system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明は中央処理装置、ディスク制御装置等が現用系と
予備系で構成される二重化システムに関する。
予備系で構成される二重化システムに関する。
情報処理システム、特にオンラインデータを扱う情報処
理システムでは信頼性を高めるために現用系と予備系と
からなる二重化構成が採用される。
理システムでは信頼性を高めるために現用系と予備系と
からなる二重化構成が採用される。
通常、オンライン動作を現用系が行ない、予備系はオン
ライン動作以外の動作を行なつているが、一旦現用系で
障害が発生すると、予備系が現用系となつてその動作が
切替えられる。具体的には、パケット交換機で入出力す
るパケットを大量に一時蓄積する装置としてディスク装
置を使用するが、オンラインデータの信頼性を高めるた
めに、中央処理装置および、ディスク制御装置、複数の
磁気ディスク記憶装置を含むディスク制御システムの二
重化構成を採用している。第１図は従来のディスク制御
システムの二重化システムを示す。
ライン動作以外の動作を行なつているが、一旦現用系で
障害が発生すると、予備系が現用系となつてその動作が
切替えられる。具体的には、パケット交換機で入出力す
るパケットを大量に一時蓄積する装置としてディスク装
置を使用するが、オンラインデータの信頼性を高めるた
めに、中央処理装置および、ディスク制御装置、複数の
磁気ディスク記憶装置を含むディスク制御システムの二
重化構成を採用している。第１図は従来のディスク制御
システムの二重化システムを示す。
図において左側が現用系、右側が予備系である。中央処
理装置（以下ＣｐＵという）１および１’には夫々ディ
スク制御装置２および２’が接続され、各ディスク制御
装置２および２’には複数の磁気ディスク記憶装置（以
下ディスクという）ＴおよびＴ’が接続される。ＣＰＵ
Ｉおよび１’はディスク制御装置２および２’に対して
種々の動作指令を送出することにより、ディスク１およ
びＴ’の書込みあるいはディスクＴおよびＴ’からの読
取り等の種々の動作を実現させる。ディスク制御装置２
および２’はＣＰＵＩおよび１’からの種種の動作指令
を解析し、ディスクＴおよびＴ’に対して動作制御し、
またディスクの動作結果を報告する。ディスク制御装置
２および２’はインタフェース回路部３、動作制御部４
、現用系制御回路５および予備系制御回路６とからなる
。インタフェース回路部３はＣｐＵとの間でデータの送
受を行ない、動作制御部４はインタフェース回路部３経
由で授受されるＣｐｕからの種々の動作指令、あるいは
ＣＰＵへの動作結果報告を解析、作成し、ディスク制御
装置全体の制御を行なう。現用系のディスク制御装置２
の現用系制御回路５は、動作制御部４の指示に従い、あ
るいは予備系のディスク制御装置２’に含まれる予備系
制御回路６からの指示に従い、現用系のデイスクヘ書込
み、読取り動作等の制御を行なう。現用系のデイスク制
御装置２の予備系制御回路６は動作制御部４からの予備
系のデイスク７′の動作指示を予備系のデイスク制御装
置２′の現用系制御回路５に対して送出する。予備系の
デイスク制御装置２′の現用系制御回路５および予備系
制御回路６も同様の動作を行なう。ランダムアクセス記
憶装置として用いられる現用系のデイスク７および予備
系のデイスク７′は＃０〜ｎ備えられ、ＣＰＵからのデ
ータを格納する。このような二重化システムにおいてオ
ンライン処理を行なう場合、現用系のＣＰＵｌは大量の
データを現用系のデイスク７に格納するが、システムと
しての信頼性を高めるために、同一データを予備系のデ
イスク７′にも格納するようにしている。現用系のＣＰ
Ｕｌはまず現用系のデイスクJャwデータを書込むために
、現用系に対する書込み命令を現用系のデイスク制御装
置２に対して送出する。現用系のデイスク制御装置２は
現用系のＣＰＵｌから現用系のデイスク７に対する書込
み命令をインタフエース回路３を介して動作制御部４で
受ける。動作制御部４では上記命令が現用系のデイスク
モの書込み命令であると判定すると、現用系制御回路５
に対して現用系のディスクモの書込■示を受けると、現
用系のデイスク７の＃ｏ−ｎの指示されたデイスクへ書
込みを開始する。
理装置（以下ＣｐＵという）１および１’には夫々ディ
スク制御装置２および２’が接続され、各ディスク制御
装置２および２’には複数の磁気ディスク記憶装置（以
下ディスクという）ＴおよびＴ’が接続される。ＣＰＵ
Ｉおよび１’はディスク制御装置２および２’に対して
種々の動作指令を送出することにより、ディスク１およ
びＴ’の書込みあるいはディスクＴおよびＴ’からの読
取り等の種々の動作を実現させる。ディスク制御装置２
および２’はＣＰＵＩおよび１’からの種種の動作指令
を解析し、ディスクＴおよびＴ’に対して動作制御し、
またディスクの動作結果を報告する。ディスク制御装置
２および２’はインタフェース回路部３、動作制御部４
、現用系制御回路５および予備系制御回路６とからなる
。インタフェース回路部３はＣｐＵとの間でデータの送
受を行ない、動作制御部４はインタフェース回路部３経
由で授受されるＣｐｕからの種々の動作指令、あるいは
ＣＰＵへの動作結果報告を解析、作成し、ディスク制御
装置全体の制御を行なう。現用系のディスク制御装置２
の現用系制御回路５は、動作制御部４の指示に従い、あ
るいは予備系のディスク制御装置２’に含まれる予備系
制御回路６からの指示に従い、現用系のデイスクヘ書込
み、読取り動作等の制御を行なう。現用系のデイスク制
御装置２の予備系制御回路６は動作制御部４からの予備
系のデイスク７′の動作指示を予備系のデイスク制御装
置２′の現用系制御回路５に対して送出する。予備系の
デイスク制御装置２′の現用系制御回路５および予備系
制御回路６も同様の動作を行なう。ランダムアクセス記
憶装置として用いられる現用系のデイスク７および予備
系のデイスク７′は＃０〜ｎ備えられ、ＣＰＵからのデ
ータを格納する。このような二重化システムにおいてオ
ンライン処理を行なう場合、現用系のＣＰＵｌは大量の
データを現用系のデイスク７に格納するが、システムと
しての信頼性を高めるために、同一データを予備系のデ
イスク７′にも格納するようにしている。現用系のＣＰ
Ｕｌはまず現用系のデイスクJャwデータを書込むために
、現用系に対する書込み命令を現用系のデイスク制御装
置２に対して送出する。現用系のデイスク制御装置２は
現用系のＣＰＵｌから現用系のデイスク７に対する書込
み命令をインタフエース回路３を介して動作制御部４で
受ける。動作制御部４では上記命令が現用系のデイスク
モの書込み命令であると判定すると、現用系制御回路５
に対して現用系のディスクモの書込■示を受けると、現
用系のデイスク７の＃ｏ−ｎの指示されたデイスクへ書
込みを開始する。
現用系のデイスクモの書込みが終了して現用系制御回路
５が終了を検出すると動作制御部４へ終了報告を行う。
動作制御部４は終了報告を受けると終了結果を現用系制
御回路５から読取り、インタフエース回路３を経由して
現用系のＣＰＵｌへ動作終了報告を行う。次に同一デー
タを予備系のデイスク７′に書込むため、現用系のＣＰ
Ｕｌは予備系のデイスクＴ′に対する書込み命令を現用
系のデイスク制御装置２に対して送出する。
５が終了を検出すると動作制御部４へ終了報告を行う。
動作制御部４は終了報告を受けると終了結果を現用系制
御回路５から読取り、インタフエース回路３を経由して
現用系のＣＰＵｌへ動作終了報告を行う。次に同一デー
タを予備系のデイスク７′に書込むため、現用系のＣＰ
Ｕｌは予備系のデイスクＴ′に対する書込み命令を現用
系のデイスク制御装置２に対して送出する。
現用系のデイスク制御装置２は現用系のＣＰＵｌから予
備系のデイスク７′ｌこ対する書込み命令をインタフエ
ース回路３を経由して動作制御部４で受ける。動作制御
部４では上記命令を予備系のデイスク７′への書込み命
令であると判定すると、予備系制御回路６（現用系のデ
イスク制御装置２の）に対して予備系のデイスク７′へ
の書込み指示を送出する。現用系の予備系制御回路６は
上記指示によつて予備系のデイスク制御装置２′の予備
系制御回路６に対して予備系デイスク７／への書込み要
求を出す。予備系の予備系制御回路６では、予備系のデ
イスク７′への書込み要求が可能であると、現用系の予
備系制御回路６に書込み可信号を送り、現用系の予備系
制御回路６の制御によりデイスク７′への書込みを開始
する。
備系のデイスク７′ｌこ対する書込み命令をインタフエ
ース回路３を経由して動作制御部４で受ける。動作制御
部４では上記命令を予備系のデイスク７′への書込み命
令であると判定すると、予備系制御回路６（現用系のデ
イスク制御装置２の）に対して予備系のデイスク７′へ
の書込み指示を送出する。現用系の予備系制御回路６は
上記指示によつて予備系のデイスク制御装置２′の予備
系制御回路６に対して予備系デイスク７／への書込み要
求を出す。予備系の予備系制御回路６では、予備系のデ
イスク７′への書込み要求が可能であると、現用系の予
備系制御回路６に書込み可信号を送り、現用系の予備系
制御回路６の制御によりデイスク７′への書込みを開始
する。
以下、前記した現用系のデイスクモの書込みと同このよ
うに従来技術によれば、二重化構成を採用したシステム
において現用系のデイスクモの別々に分かれているため
、現用系のデイスク７および予備系のデイスク７′に同
様の動作を指示する場合、現用系のデイスク７と予備系
のデイスク７′へ別々に動作指令を出さなければならな
い。ところで、デイスクは１回の書込み時間が数十ミリ
秒から１００ミリ秒と非常に長く、二重化構成を採用し
ているシステムζことつて現用系および予備系へのデイ
スクへ同様の動作を指示するためには１回の書込み時間
の２倍費かることになり、オンラインのデータをデイス
クへ蓄積する様なシステムにおいては処理能力が大きく
落ちる欠点があつた。本発明の目的は現用系および予備
系のデイスクを同様に動作させる所要時間を軽減し、シ
ステムとしての処理能力を向上させた二重化システムを
提供することにある。しかして本発明の特徴とするとこ
ろは、現用系のＣＰＵから現用系のデイスク制御装置へ
の１回の動作指令により両系のデイスクに同時に同一動
作を行なわせることにある。
うに従来技術によれば、二重化構成を採用したシステム
において現用系のデイスクモの別々に分かれているため
、現用系のデイスク７および予備系のデイスク７′に同
様の動作を指示する場合、現用系のデイスク７と予備系
のデイスク７′へ別々に動作指令を出さなければならな
い。ところで、デイスクは１回の書込み時間が数十ミリ
秒から１００ミリ秒と非常に長く、二重化構成を採用し
ているシステムζことつて現用系および予備系へのデイ
スクへ同様の動作を指示するためには１回の書込み時間
の２倍費かることになり、オンラインのデータをデイス
クへ蓄積する様なシステムにおいては処理能力が大きく
落ちる欠点があつた。本発明の目的は現用系および予備
系のデイスクを同様に動作させる所要時間を軽減し、シ
ステムとしての処理能力を向上させた二重化システムを
提供することにある。しかして本発明の特徴とするとこ
ろは、現用系のＣＰＵから現用系のデイスク制御装置へ
の１回の動作指令により両系のデイスクに同時に同一動
作を行なわせることにある。
次に本発明の一実施例を図を用いて説明する。
第２図は本発明の一実施例を示す。第２図において、１
〜ｒは第１図に示したものと同じである。但し、動作制
御部４に両系動作制御回路８および両系動作報告回路９
が付加されている。現用系のデイスク制御装置２の両系
動作制御回路８は現用系のＣＰＵｌからの現用系のデイ
スク７および予備系のデイスクｒ′への同様な動作を指
示する動作指示が出された際に、現用系のデイスク７お
よび予備系のデイスク７′の動作状態、即ちＣＰＵｌか
らの、あるいはＣＰＵｌへのデータ転送数、ＣＰＵのメ
モリのデータ格納番地、デイスク上のトラツクアドレス
等の保持、更新を行なうためのレジスタ類、カウンタ類
、フリツプフロツプ等の記憶素子類等から構成されてい
る。そして現用系制御回路５および予備系制御回路６に
動作指示を行なう。両系動作報告回路９はディスクの動
作終了時、デイスク７および７′の動作終了状態の報告
を受けてＣＰＵｌへ報告するために編集を行なうセレク
タ類をはじめとする簡単なゲート回路群である。以上の
構成において、ＣＰＵｌから現用系のデイスク７および
予備系のデイスク７′へ同様な動作を行わせる際に、ま
ずＣＰＵｌから現用系のデイスク制御装置２ベーンタブ
ニーズ回路３を経由して、現用系のデイスク７および予
備系のデイスク７′へ同様な動作を行わせる１つの動作
指令を送出する。現用系のデイスク制御装置２に含まれ
る動作制御部４の両系動作制御回路８は上記指令を受け
とると、現用系の現用系制御回路５に対して動作指令を
出すと同時に現用系のデイスク制御装置２に含まれる予
備系制御回路６に対して動作指令を出す。以後、従来例
と同様、現用系の現用系制御回路５はデイスク７を制御
し、現用系の予備系制御回路６は予備系のデイスク制御
装置２′を介してデイスク７′を制御する。現用系のデ
イスク７および予備系のデイスク７′の動作が終了する
と、現用系の両系動作報告回路９へ現用系のデイスク制
御装置２に含まれる現用系制御回路５および予備系制御
回路６を経由して現用系のデイスク７および予備系のデ
イスク７′の動作終了結果が報告される。両系動作報告
回路９は現用系のデ４スク７および予備系のデイスク１
′の動作終了結果の報告を受けると、それらを編集して
インタフエース回路３を経由してＣＰＵｌへ動作終了を
報告する。次に第３図および第４図を使つてデイスクの
動作制御ならび終了報告についてより詳細に説明する。
第３図はデイスクの動作制御に必要な構成を示し、第４
図は終了報告に必要な構成を示す。第３図、第４図にお
いて第一１図、第２図と同じものは同一記号を付してあ
り、系切替回路１０は説明上ＣＰＵｌを現用系として動
作しているものとする。今第３図において、現用系のＣ
ＰＵｌから両系同時書込み動作を行なわせる場合、イン
タフエース回路３に両系書込み指令を出すことにより、
インタフエース回路３内のデコーダ回路ＤＥＣを通して
両系動作制御信号１１が、予め現用系のＣＰＵｌから現
用系のデイスク７の動作状態を設定してある現用系の動
作起動回路１２（デイスク制御装置２に含まれる）に出
される。
〜ｒは第１図に示したものと同じである。但し、動作制
御部４に両系動作制御回路８および両系動作報告回路９
が付加されている。現用系のデイスク制御装置２の両系
動作制御回路８は現用系のＣＰＵｌからの現用系のデイ
スク７および予備系のデイスクｒ′への同様な動作を指
示する動作指示が出された際に、現用系のデイスク７お
よび予備系のデイスク７′の動作状態、即ちＣＰＵｌか
らの、あるいはＣＰＵｌへのデータ転送数、ＣＰＵのメ
モリのデータ格納番地、デイスク上のトラツクアドレス
等の保持、更新を行なうためのレジスタ類、カウンタ類
、フリツプフロツプ等の記憶素子類等から構成されてい
る。そして現用系制御回路５および予備系制御回路６に
動作指示を行なう。両系動作報告回路９はディスクの動
作終了時、デイスク７および７′の動作終了状態の報告
を受けてＣＰＵｌへ報告するために編集を行なうセレク
タ類をはじめとする簡単なゲート回路群である。以上の
構成において、ＣＰＵｌから現用系のデイスク７および
予備系のデイスク７′へ同様な動作を行わせる際に、ま
ずＣＰＵｌから現用系のデイスク制御装置２ベーンタブ
ニーズ回路３を経由して、現用系のデイスク７および予
備系のデイスク７′へ同様な動作を行わせる１つの動作
指令を送出する。現用系のデイスク制御装置２に含まれ
る動作制御部４の両系動作制御回路８は上記指令を受け
とると、現用系の現用系制御回路５に対して動作指令を
出すと同時に現用系のデイスク制御装置２に含まれる予
備系制御回路６に対して動作指令を出す。以後、従来例
と同様、現用系の現用系制御回路５はデイスク７を制御
し、現用系の予備系制御回路６は予備系のデイスク制御
装置２′を介してデイスク７′を制御する。現用系のデ
イスク７および予備系のデイスク７′の動作が終了する
と、現用系の両系動作報告回路９へ現用系のデイスク制
御装置２に含まれる現用系制御回路５および予備系制御
回路６を経由して現用系のデイスク７および予備系のデ
イスク７′の動作終了結果が報告される。両系動作報告
回路９は現用系のデ４スク７および予備系のデイスク１
′の動作終了結果の報告を受けると、それらを編集して
インタフエース回路３を経由してＣＰＵｌへ動作終了を
報告する。次に第３図および第４図を使つてデイスクの
動作制御ならび終了報告についてより詳細に説明する。
第３図はデイスクの動作制御に必要な構成を示し、第４
図は終了報告に必要な構成を示す。第３図、第４図にお
いて第一１図、第２図と同じものは同一記号を付してあ
り、系切替回路１０は説明上ＣＰＵｌを現用系として動
作しているものとする。今第３図において、現用系のＣ
ＰＵｌから両系同時書込み動作を行なわせる場合、イン
タフエース回路３に両系書込み指令を出すことにより、
インタフエース回路３内のデコーダ回路ＤＥＣを通して
両系動作制御信号１１が、予め現用系のＣＰＵｌから現
用系のデイスク７の動作状態を設定してある現用系の動
作起動回路１２（デイスク制御装置２に含まれる）に出
される。
また該両系動作制御信号１１は、予備系のディスク７′
に対して予備系制御回路６を通して予め現用系のＣＰＵ
ｌから予備系のデイスク７′の動作状態を設定してある
予備系の動作起動回路１２′（デイスク制御装置２′に
含まれる）に出させる。しかるに現用系のＣＰＵｌから
出された両系動作制御信号１１により、現用系のデイス
ク７および予備系のデイスク７′に同様の動作指令が出
される。起動されたデイスクは指定された動作を終了す
ると第４図に示す様な回路により、現用系の制御回路５
からは現用系終了報告１３が出され予備系の制御回路６
からは予備系終了報告１３′が出力される。現用系およ
び予備系のデイスクが共に動作を終了することにより、
現用系のＣＰＵｌには両系終了報告レジスタ１４を通じ
て動作終了報告がなされる。以上の説明から明らかな如
く、従来方式では現用系のデイスクおよび予備系のデイ
スクに書き込むのに２度の書き込み指令が必要であり、
アクセスタイムも１回の書込み時間の２倍かかつたが、
本発明によれば、１回の書込み指令で現用系のデイスク
および予備系のデイスクへ同時に書き込みが可能である
ため、１回の書き込み時間で済むこととなる。
に対して予備系制御回路６を通して予め現用系のＣＰＵ
ｌから予備系のデイスク７′の動作状態を設定してある
予備系の動作起動回路１２′（デイスク制御装置２′に
含まれる）に出させる。しかるに現用系のＣＰＵｌから
出された両系動作制御信号１１により、現用系のデイス
ク７および予備系のデイスク７′に同様の動作指令が出
される。起動されたデイスクは指定された動作を終了す
ると第４図に示す様な回路により、現用系の制御回路５
からは現用系終了報告１３が出され予備系の制御回路６
からは予備系終了報告１３′が出力される。現用系およ
び予備系のデイスクが共に動作を終了することにより、
現用系のＣＰＵｌには両系終了報告レジスタ１４を通じ
て動作終了報告がなされる。以上の説明から明らかな如
く、従来方式では現用系のデイスクおよび予備系のデイ
スクに書き込むのに２度の書き込み指令が必要であり、
アクセスタイムも１回の書込み時間の２倍かかつたが、
本発明によれば、１回の書込み指令で現用系のデイスク
および予備系のデイスクへ同時に書き込みが可能である
ため、１回の書き込み時間で済むこととなる。
従つて、オンラインデータ等をデイスクに一時蓄積を行
うシステムにおいては一定時間に従来の２倍のデータを
書き込める事となる。
うシステムにおいては一定時間に従来の２倍のデータを
書き込める事となる。
第１図は従来例を示すプロツク図、第２図は本発明の一
実施例を示すプロツク図、第３図および第４図は本発明
の動作を説明するための図である。 １・・・・・・現用系の中央処理装置、『・・・・・・
予備系の中央処理装置、２・・・・・・現用系のデイス
ク制御装置、２′・・・・・・予備系のデイスク制御装
置、１・・・・・・現用系の磁気デイスク記憶装置、７
′・・・・・・予備系の磁気デイスク記憶装置。
実施例を示すプロツク図、第３図および第４図は本発明
の動作を説明するための図である。 １・・・・・・現用系の中央処理装置、『・・・・・・
予備系の中央処理装置、２・・・・・・現用系のデイス
ク制御装置、２′・・・・・・予備系のデイスク制御装
置、１・・・・・・現用系の磁気デイスク記憶装置、７
′・・・・・・予備系の磁気デイスク記憶装置。
Claims (1)
- １ 夫々が中央処理装置、ディスク制御装置および磁気
ディスク記憶装置を有する現用系および予備系からなる
二重化システムにおいて、現用系の中央処理装置から現
用系のディスク制御装置への１動作指令により両系の磁
気ディスク記憶装置に同一の動作を行なわせるため、現
用系のディスク制御装置に前記動作指令を受けることに
より、現用系の磁気ディスク記憶装置を制御すると共に
予備系のディスク制御装置を介して予備系の磁気ディス
ク記憶装置を制御する手段と、両系の磁気ディスク記憶
装置が同一動作を行なつた後の動作結果を両系合せた形
で報告をまとめる手段とを設けたことを特徴とする二重
化システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54020566A JPS5931743B2 (ja) | 1979-02-23 | 1979-02-23 | 二重化システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54020566A JPS5931743B2 (ja) | 1979-02-23 | 1979-02-23 | 二重化システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55115151A JPS55115151A (en) | 1980-09-04 |
| JPS5931743B2 true JPS5931743B2 (ja) | 1984-08-03 |
Family
ID=12030719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54020566A Expired JPS5931743B2 (ja) | 1979-02-23 | 1979-02-23 | 二重化システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931743B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157134U (ja) * | 1987-03-31 | 1988-10-14 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57108797U (ja) * | 1980-12-25 | 1982-07-05 | ||
| JPS57109021A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Input and output control system |
| JP2576795B2 (ja) * | 1994-08-10 | 1997-01-29 | 日本電気株式会社 | ミラーディスク装置 |
-
1979
- 1979-02-23 JP JP54020566A patent/JPS5931743B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157134U (ja) * | 1987-03-31 | 1988-10-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55115151A (en) | 1980-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5931743B2 (ja) | 二重化システム | |
| JPS63279318A (ja) | 磁気ディスク装置 | |
| JPH08234928A (ja) | 情報記憶制御装置 | |
| JP2001022526A (ja) | 外部記憶装置およびその動作方法 | |
| JPH01309117A (ja) | 磁気デイスク装置 | |
| JPH0612190A (ja) | 磁気ディスク制御方式 | |
| JPH06187249A (ja) | ディスクアレイ装置 | |
| JPH083807B2 (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JPH04205518A (ja) | デイスク装置の制御方式 | |
| JPH01180620A (ja) | ディスク制御装置 | |
| JP2001125753A (ja) | ディスクアレイ装置 | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPH0743634B2 (ja) | 分割化ボリューム制御方式 | |
| JPH0245855A (ja) | データ転送制御方式 | |
| JPH02270163A (ja) | 磁気ディスク装置 | |
| JPH0795281B2 (ja) | 制御系切り替え方式 | |
| JPH0214461A (ja) | 磁気デイスク保護方式 | |
| JPH09237163A (ja) | 二重化ディスク記憶装置 | |
| JPS60215264A (ja) | 半導体記憶システム | |
| JPS62131321A (ja) | 磁気記憶装置 | |
| JPH03226823A (ja) | ディスク制御装置 | |
| JPH01223529A (ja) | 半導体ディスク装置 | |
| JPS61160150A (ja) | 二重化システム | |
| JPH0476142B2 (ja) | ||
| JPH0567022A (ja) | 高速データアクセス方式 |