JPS60215264A - 半導体記憶システム - Google Patents
半導体記憶システムInfo
- Publication number
- JPS60215264A JPS60215264A JP59072137A JP7213784A JPS60215264A JP S60215264 A JPS60215264 A JP S60215264A JP 59072137 A JP59072137 A JP 59072137A JP 7213784 A JP7213784 A JP 7213784A JP S60215264 A JPS60215264 A JP S60215264A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic disk
- storage
- data
- semiconductor
- semiconductor storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体記憶素子を使用した、半導体記憶システ
ムに関するものである。
ムに関するものである。
（従来技術）
電子計算機システムにおいて、近年、中央処理装置及び
主記憶装置の急速な性能の伸びに比べて外部記憶の中心
である磁気ディスク装置の性能の伸びは低い。これは中
央処理装置に使用される半導体論理素子の高速化や主記
憶装置に使用される半導体記憶素子の高速化、大容量化
の伸びに比べて磁気ディスク装量の高速化、大容量化の
伸びが低いためである。
主記憶装置の急速な性能の伸びに比べて外部記憶の中心
である磁気ディスク装置の性能の伸びは低い。これは中
央処理装置に使用される半導体論理素子の高速化や主記
憶装置に使用される半導体記憶素子の高速化、大容量化
の伸びに比べて磁気ディスク装量の高速化、大容量化の
伸びが低いためである。
このため、磁気ディスク装置の性能が電子計算機システ
ムの性能に大きく影響するととＫなり、これを防ぐ目的
で高性能の外部記憶装置が必要とされ、このために半導
体記憶素子を使用した半導体記憶装置が考えられた。
ムの性能に大きく影響するととＫなり、これを防ぐ目的
で高性能の外部記憶装置が必要とされ、このために半導
体記憶素子を使用した半導体記憶装置が考えられた。
半導体記憶装置は、主記憶装置と磁気ディスク装置との
ギヤ、プを埋めるため、性能、容量１価格は両者の中間
に設定される。また、磁気ディスク装置が不揮発性記憶
であるのに比較して半導体記憶装置は揮発性記憶である
ため、半導体記憶装置に記憶されたデータを保存するた
めに不揮発性の補助記憶装置が必要である。そして、半
導体記憶装置及び補助記憶装置ｉら成る半導体記憶シス
テムの各部ハードウェアの故障を考えて信頼性の高い半
導体記憶システムを構成する必要がある。
ギヤ、プを埋めるため、性能、容量１価格は両者の中間
に設定される。また、磁気ディスク装置が不揮発性記憶
であるのに比較して半導体記憶装置は揮発性記憶である
ため、半導体記憶装置に記憶されたデータを保存するた
めに不揮発性の補助記憶装置が必要である。そして、半
導体記憶装置及び補助記憶装置ｉら成る半導体記憶シス
テムの各部ハードウェアの故障を考えて信頼性の高い半
導体記憶システムを構成する必要がある。
すなわち、主記憶装置の急速な性能の伸びに対応して、
これに適応した高性能で高信頼性の外部記憶装置として
の半導体記憶システ台の実現が強く要望される。
これに適応した高性能で高信頼性の外部記憶装置として
の半導体記憶システ台の実現が強く要望される。
（発明の目的）
本発明の目的は、上記要望を満たすため、半導体記憶素
子を使用した半導体記憶装置と磁気ディスク装置を使用
した複数の補助記憶サブシステムから構成される高性能
、高信頼性の外部記憶装置としての半導体記憶システム
を提供することにある。
子を使用した半導体記憶装置と磁気ディスク装置を使用
した複数の補助記憶サブシステムから構成される高性能
、高信頼性の外部記憶装置としての半導体記憶システム
を提供することにある。
（発明の構成）
本発明の半導体記憶システムは、少なくとも１つのチャ
ネルに接続される第１のボート回路を含み前記チャネル
との間でデータの送受を行う記憶制御装置と、少な（と
も１つの前記記憶制御装置と接続される第２のボート回
路とデータを記憶する半導体記憶素子と前記第２のボー
ト回路を介して前記記憶制御装置と前記半導体記憶素子
との間でデータの送受を行う半導体記憶素子制御回路か
ら成る半導体記憶装置と、少なくとも１つの磁気ディス
ク装置と少なくとも１つの前記記憶制御装置に接続され
前記磁気ディスク装置と前記記憶制御装置との間でデー
タの読出し／書込みを行う磁気ディスク制御装置から成
る複数の補助記憶サブシステムとから構成され、前記記
憶制御装置を介して前記磁気ディスク装置と前記半導体
記憶装置との間でデータの送受を行うことにより前記半
導体記憶素子に記憶されたデータを複数の前記磁気ディ
スク装置に退避し、またデータを退避したいずれか１つ
の前記磁気ディスク装置から退避したデータを前記半導
体記憶素子に再記憶せしめることから構成される。
ネルに接続される第１のボート回路を含み前記チャネル
との間でデータの送受を行う記憶制御装置と、少な（と
も１つの前記記憶制御装置と接続される第２のボート回
路とデータを記憶する半導体記憶素子と前記第２のボー
ト回路を介して前記記憶制御装置と前記半導体記憶素子
との間でデータの送受を行う半導体記憶素子制御回路か
ら成る半導体記憶装置と、少なくとも１つの磁気ディス
ク装置と少なくとも１つの前記記憶制御装置に接続され
前記磁気ディスク装置と前記記憶制御装置との間でデー
タの読出し／書込みを行う磁気ディスク制御装置から成
る複数の補助記憶サブシステムとから構成され、前記記
憶制御装置を介して前記磁気ディスク装置と前記半導体
記憶装置との間でデータの送受を行うことにより前記半
導体記憶素子に記憶されたデータを複数の前記磁気ディ
スク装置に退避し、またデータを退避したいずれか１つ
の前記磁気ディスク装置から退避したデータを前記半導
体記憶素子に再記憶せしめることから構成される。
（実施例）
以下、本発明の実施例につφて図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
本実施例の半導体記憶システム２は、第１のボート回路
１１を含む記憶制御装置ｌＯと、第２のボート回路２１
．半導体記憶素子制御回路２２及び半導体記憶素子２３
から成る半導体記憶装置２０と、磁気ディスク装置３２
と磁気ディスク制御装置３１から成る補助記憶サブシス
テム３０と、磁気ディスク装置３７と磁気ディスク制御
装置３６から成る補助記憶サブシステム３５から構成さ
れ。
１１を含む記憶制御装置ｌＯと、第２のボート回路２１
．半導体記憶素子制御回路２２及び半導体記憶素子２３
から成る半導体記憶装置２０と、磁気ディスク装置３２
と磁気ディスク制御装置３１から成る補助記憶サブシス
テム３０と、磁気ディスク装置３７と磁気ディスク制御
装置３６から成る補助記憶サブシステム３５から構成さ
れ。
ボート回路１１を介してチャネル１と接続されている。
次に本実施例の動作について説明する。
半導体記憶システム２を含む電子計算機システムの立上
げ時におい【、磁気ディスク装置３２の記憶データが以
下のようにして磁気ディスク制御装置３１と半導体記憶
素子制御回路２２及び記憶制御装置１０によって、半導
体記憶素子２３に記憶させられる。
げ時におい【、磁気ディスク装置３２の記憶データが以
下のようにして磁気ディスク制御装置３１と半導体記憶
素子制御回路２２及び記憶制御装置１０によって、半導
体記憶素子２３に記憶させられる。
電子計算機システムの立上げ時、チャネルｌはボート回
路１１を通して記憶制御装置１０に対し、磁気ディスク
装置３２の記憶データを半導体記憶素子２３に記憶させ
るリストア指示を行う。リストア指示を受けた記憶制御
装置１０は、ボート回路２１を通して半導体記憶素子制
御回路２２及び磁気ディスダ制御装置３１に対しリスト
ア指示を行う。リストア指示を受けた半導体記憶素子制
御回路２２は、磁気ディスク装置３２に記憶されている
データが、磁気ディスク制御装置３１から記憶制御装置
１０を介して送られてくるのを待つ。
路１１を通して記憶制御装置１０に対し、磁気ディスク
装置３２の記憶データを半導体記憶素子２３に記憶させ
るリストア指示を行う。リストア指示を受けた記憶制御
装置１０は、ボート回路２１を通して半導体記憶素子制
御回路２２及び磁気ディスダ制御装置３１に対しリスト
ア指示を行う。リストア指示を受けた半導体記憶素子制
御回路２２は、磁気ディスク装置３２に記憶されている
データが、磁気ディスク制御装置３１から記憶制御装置
１０を介して送られてくるのを待つ。
リストア指示を受けた磁気ディスク制御装置３１は、磁
気ディスク装置３２から記憶データを読出し、記憶制御
装置１０を介して半導体記憶素子制御回路２２に送る。
気ディスク装置３２から記憶データを読出し、記憶制御
装置１０を介して半導体記憶素子制御回路２２に送る。
記憶データを受取った半導体記憶素子制御回路２２は、
記憶データを半導体記憶素子２３にｒ憶せしめる。
記憶データを半導体記憶素子２３にｒ憶せしめる。
以上のようにして、磁気ディスク装置３２の記憶データ
をすべて半導体記憶素子２３に記憶せしめ、終ると、記
憶制御装置１０はボート回路１１を通してチャネル１に
リストア動作が完了したことを知らせる。
をすべて半導体記憶素子２３に記憶せしめ、終ると、記
憶制御装置１０はボート回路１１を通してチャネル１に
リストア動作が完了したことを知らせる。
以上のようにして、磁気ディスク装置３２に記憶された
データが半導体記憶素子２３に記憶され、この後、半導
体記憶素子２３に記憶されたデータがチャネル１から使
用可能な状態となる。
データが半導体記憶素子２３に記憶され、この後、半導
体記憶素子２３に記憶されたデータがチャネル１から使
用可能な状態となる。
チャネル１からの半導体記憶素子２３へのアクセスは以
下のように行われる。
下のように行われる。
チャネル１からデータの読出し指示が、ボート回路１１
を遇して記憶制御装置１０に送られると。
を遇して記憶制御装置１０に送られると。
記憶制御装置１０はボート回路２１を通して、半導体記
憶素子制御回路２２に読出し指示を送る。
憶素子制御回路２２に読出し指示を送る。
読出し指示を受けた半導体記憶素子制御回路２２は、半
導体記憶素子２３からデータを読出し、ボート回路２１
を通して記憶制御装置１０に送る。
導体記憶素子２３からデータを読出し、ボート回路２１
を通して記憶制御装置１０に送る。
読出しデータを受取った記憶制御装置１０はボート回路
１１を通してチャネル１に読出しデータを送る。
１１を通してチャネル１に読出しデータを送る。
一方、チャネル１からデータの書込み指示が、ボート回
路１１を通して記憶制御装置１０に送られると、記憶制
御装量１０はボート回路２１を通して、半導体記憶素子
制御回路２２に書込み指示を送る。書込み指示を受けた
半導体記憶素子制御回路２２は、チャネル１かもボート
回路１１．記憶制御装置１０及びボート回路２１を通し
て送ら′れる書込データを半導体記憶素子２３に書込む
。
路１１を通して記憶制御装置１０に送られると、記憶制
御装量１０はボート回路２１を通して、半導体記憶素子
制御回路２２に書込み指示を送る。書込み指示を受けた
半導体記憶素子制御回路２２は、チャネル１かもボート
回路１１．記憶制御装置１０及びボート回路２１を通し
て送ら′れる書込データを半導体記憶素子２３に書込む
。
以上のようにして、チャネル１かも半導体記憶素子２３
に記憶されたデータのアクセスが行われる。
に記憶されたデータのアクセスが行われる。
半導体記憶システム２を含む電子計算機システムの電源
を落とすとき、半導体記憶素子２３に記憶され九データ
は以下のようにして磁気ディスク装置３２に退避される
。
を落とすとき、半導体記憶素子２３に記憶され九データ
は以下のようにして磁気ディスク装置３２に退避される
。
電子計算機システムの電源を落とすとき、チャネル１は
ボート回路１１を通して記憶制御装置１０に対し、半導
体記憶素子２３の記憶データを磁気ディスク装置３２に
退避させるセーブ指示を行う。セーブ指示を受けた記憶
制御装置１０は、ボート回路２１を通して半導体記憶素
子制御回路２２及び磁気ディスク制御装置３１に対し、
セーブ指示を行う。セーブ指示を受けた半導体記憶素子
゛制御回路２２祉、半導体記憶素子２３に記憶されてい
るデータを記憶制御装置１０を介して磁気ディスク制御
装置３１に送る。セーブ指示を受けた磁気ディスク制御
装置３１は、半導体記憶素子制御回路２２かも記憶制御
装置１０を介して送られるデータを磁気ディスク装置３
２に書込む。
ボート回路１１を通して記憶制御装置１０に対し、半導
体記憶素子２３の記憶データを磁気ディスク装置３２に
退避させるセーブ指示を行う。セーブ指示を受けた記憶
制御装置１０は、ボート回路２１を通して半導体記憶素
子制御回路２２及び磁気ディスク制御装置３１に対し、
セーブ指示を行う。セーブ指示を受けた半導体記憶素子
゛制御回路２２祉、半導体記憶素子２３に記憶されてい
るデータを記憶制御装置１０を介して磁気ディスク制御
装置３１に送る。セーブ指示を受けた磁気ディスク制御
装置３１は、半導体記憶素子制御回路２２かも記憶制御
装置１０を介して送られるデータを磁気ディスク装置３
２に書込む。
以上のようにして、半導体記憶素子２３に記憶されてい
るデータをすべ【磁気ディスク装置３２に書込み終わる
と、記憶制御装置ｌＯはボート回路１１を通して、チャ
ネル１に、セーフ゛：動作が完了したことを知らせる。
るデータをすべ【磁気ディスク装置３２に書込み終わる
と、記憶制御装置ｌＯはボート回路１１を通して、チャ
ネル１に、セーフ゛：動作が完了したことを知らせる。
以上のようにして、半導体記憶素子２３に記憶されたデ
ータが、磁気ディスク装置３２に退避され、この稜、電
子計算機システムの電源を落としても、データの保存は
保障される。
ータが、磁気ディスク装置３２に退避され、この稜、電
子計算機システムの電源を落としても、データの保存は
保障される。
また１本発明においては、磁気ディスク３７と磁気ディ
スク制御装置３６から成る補助記憶サブシステム３５を
構成することにより、半導体記憶素子２３に記憶された
データを磁気ディスク装置３２に退避するときに、磁気
ディスク装置３２又は磁気ディスク制御装置３１が故障
している場合でも、補助記憶サブシステム３５を使用す
ることによりデータの退避を行うことができる。
スク制御装置３６から成る補助記憶サブシステム３５を
構成することにより、半導体記憶素子２３に記憶された
データを磁気ディスク装置３２に退避するときに、磁気
ディスク装置３２又は磁気ディスク制御装置３１が故障
している場合でも、補助記憶サブシステム３５を使用す
ることによりデータの退避を行うことができる。
また、半導体記憶素子２３に記憶されているデータを磁
気ディスク装置３２に退避するときに、同様にして磁気
ディスク装置３７にも退避することができ、こうするこ
とによって、磁気ディスク装置に退避したデータを半導
体記憶素子２３に再記憶させる時に、補助記憶サブシス
テム３０，３５のいずれかが故障である場合も、故障し
ていない補助記憶サブシステムを使ってデータの再記憶
を行うことができる。
気ディスク装置３２に退避するときに、同様にして磁気
ディスク装置３７にも退避することができ、こうするこ
とによって、磁気ディスク装置に退避したデータを半導
体記憶素子２３に再記憶させる時に、補助記憶サブシス
テム３０，３５のいずれかが故障である場合も、故障し
ていない補助記憶サブシステムを使ってデータの再記憶
を行うことができる。
以上、説明したとおり、本実施例によれば、電子計算機
システムの動作時には、高速な半導体記憶素子を、電源
断時には二重化された不揮発性の磁気ディスク装置を用
いることにより、高性能、高信頼性の外部記憶装置とし
ての半導体記憶システムが得られる。
システムの動作時には、高速な半導体記憶素子を、電源
断時には二重化された不揮発性の磁気ディスク装置を用
いることにより、高性能、高信頼性の外部記憶装置とし
ての半導体記憶システムが得られる。
なお、本実施例においては、チャネル及び記憶制御装置
が１つずつで、補助記憶サブシステムの磁気ディスク装
置もそれぞれ１つとしたが１本発明はこれに限定される
ことなく、チャネルの数が多い場合とか、要求される信
頼度がより高い場合についてはそれらの条件に合せて適
切な数とすることにより所望の効果が得られる。
が１つずつで、補助記憶サブシステムの磁気ディスク装
置もそれぞれ１つとしたが１本発明はこれに限定される
ことなく、チャネルの数が多い場合とか、要求される信
頼度がより高い場合についてはそれらの条件に合せて適
切な数とすることにより所望の効果が得られる。
（発明の効果）
以上、詳細説明したとおり、本発明によれは、上記の構
成により、高性能かつ高信頼性の外部記憶装置としての
半導体記憶システムが得られ、その効果は大である。
成により、高性能かつ高信頼性の外部記憶装置としての
半導体記憶システムが得られ、その効果は大である。
第１図は本発明の一実施例を示すブロック図１る。
１・・・・・・チャネル、２・・・・・・半導体記憶シ
ステム、１０・・・・・・記憶制御装置、１１・・・・
・・ボート回路、２０・・・・・・半導体記憶装置、２
１・・・・・・ポート回路、２２・・・・・・半導体記
憶素子制御回路、２３・・・・・・半導体記憶素子、３
０，３５・・・・・・補助記憶サブシステム、３ｉ、３
６・・・・・・磁気ディスク制御装置、３２゜３７・・
・・・・磁気ディスク装置、
ステム、１０・・・・・・記憶制御装置、１１・・・・
・・ボート回路、２０・・・・・・半導体記憶装置、２
１・・・・・・ポート回路、２２・・・・・・半導体記
憶素子制御回路、２３・・・・・・半導体記憶素子、３
０，３５・・・・・・補助記憶サブシステム、３ｉ、３
６・・・・・・磁気ディスク制御装置、３２゜３７・・
・・・・磁気ディスク装置、
Claims (1)
- 少なくとも１つのチャネルに接続される第１のポート回
路を含み前記チャネルとの間でデータの送受を行う記憶
制御装置と、少なくとも１つの前記記憶制御装置と接続
される第２のポート回路とデータを記憶する半導体記憶
素子と前記第２のポート回路を介して前記記憶制御装置
と前記半導体記憶素子との間でデータの送受を行う半導
体記憶素子制御回路から成る半導体記憶装置と、少なく
とも１つの磁気ディスク装置と少なくとも１つの前記記
憶制御装置に接続され前記磁気ディ スフ装置と前記記
憶制御装置との間でデータの読出し／書込みを行う磁気
ディスク制御装置から成る代数の補助記憶サブシステム
とから構成され、前記記憶制御装置を介し℃前記磁気デ
ィスク装置と前記半導体記憶装置との間でデータの送受
を行うことにより前記半導体記憶素子に記憶されたデー
タを複数の前記磁気ディスク装置に退避し、またデータ
を退避したいずれか１つの前記磁気ディスク装置から退
避したデータを前記半導体記憶素子に再記憶せしめるこ
とを特徴とする半導体記憶システム０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072137A JPS60215264A (ja) | 1984-04-11 | 1984-04-11 | 半導体記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072137A JPS60215264A (ja) | 1984-04-11 | 1984-04-11 | 半導体記憶システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60215264A true JPS60215264A (ja) | 1985-10-28 |
Family
ID=13480596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59072137A Pending JPS60215264A (ja) | 1984-04-11 | 1984-04-11 | 半導体記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60215264A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6128124A (ja) * | 1984-07-18 | 1986-02-07 | Syst Instr Kk | 記憶装置 |
-
1984
- 1984-04-11 JP JP59072137A patent/JPS60215264A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6128124A (ja) * | 1984-07-18 | 1986-02-07 | Syst Instr Kk | 記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6397294B2 (en) | Disk system and power-on sequence for the same | |
| JPH0412859B2 (ja) | ||
| US5636358A (en) | Method and apparatus for transferring data in a storage device including a dual-port buffer | |
| US6430660B1 (en) | Unified memory hard disk drive system | |
| JPS60215264A (ja) | 半導体記憶システム | |
| JPS60179857A (ja) | キヤツシユ装置の制御方式 | |
| JPS60215262A (ja) | 半導体記憶システム | |
| JPS60215263A (ja) | 半導体記憶システム | |
| JPS61190644A (ja) | キヤツシユデイスクサプシステム | |
| JPS6331806B2 (ja) | ||
| JPS5931743B2 (ja) | 二重化システム | |
| JPH04358243A (ja) | 半導体ディスク装置 | |
| JPS60201430A (ja) | 半導体記憶システム | |
| JPS62140154A (ja) | 記憶装置のデ−タ保持方式 | |
| JPH07328072A (ja) | キャッシュ制御方法および情報処理装置 | |
| JPH04283825A (ja) | 半導体ディスク装置のデータ退避方法 | |
| JPS6027014A (ja) | 磁気デイスク制御装置 | |
| JP2000066843A (ja) | ディスクアレイ装置 | |
| JP2002222063A (ja) | ディスクアレイ装置およびそのデータ復元方法 | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPH10293656A (ja) | ディスク記憶システム及び同システムに適用する２重化方法 | |
| JPH09160839A (ja) | 半導体記憶装置 | |
| JPS59176856A (ja) | 二重化ボリユ−ムシステムの制御方式 | |
| JP2001125753A (ja) | ディスクアレイ装置 | |
| JPH04186414A (ja) | メモリボード及びそれを用いたシステム |