JPS60215263A - 半導体記憶システム - Google Patents
半導体記憶システムInfo
- Publication number
- JPS60215263A JPS60215263A JP59072136A JP7213684A JPS60215263A JP S60215263 A JPS60215263 A JP S60215263A JP 59072136 A JP59072136 A JP 59072136A JP 7213684 A JP7213684 A JP 7213684A JP S60215263 A JPS60215263 A JP S60215263A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- magnetic disk
- data
- circuit
- semiconductor storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体記憶素子を使用した半導体記憶システム
に関するものでおる。
に関するものでおる。
（を米技術）
電子計算機システムにおいて、近年、中央処理装置及び
主記憶装置の急速な性能の伸びに比べて外Ｓ記憶の中心
である磁気ディスク装置の性能の伸びは低い。これは中
央処理装置に使用さｎる半導体記憶素子の高速化や主配
憶装置に使用さ詐る半導体の高速化、大容量化の伸びに
比べて磁気ディスク装置の高速化、大容量化の伸びが低
いためである。
主記憶装置の急速な性能の伸びに比べて外Ｓ記憶の中心
である磁気ディスク装置の性能の伸びは低い。これは中
央処理装置に使用さｎる半導体記憶素子の高速化や主配
憶装置に使用さ詐る半導体の高速化、大容量化の伸びに
比べて磁気ディスク装置の高速化、大容量化の伸びが低
いためである。
このため、磁気ディスク装置の性能が電子計算機システ
ムの性能に大きく影響することになり、こｎを防ぐ目的
で高性能の外部配憶装置が必要とさＣ１このために半導
体記憶素子を使用した半導体記憶装置が考えらｎた◎ 半導体記憶装置は、主記憶装置と磁気ディスク装置との
ギャップを埋めるため、性能、容量１価格は両者の中間
に設定さｎる。また、磁気ディスク装置が不揮発性記憶
であるのに比較して半導体記憶装置は揮発性配憶である
ため、半導体記憶装置に記憶されたデータを保存するた
めに不揮発性の補助記憶装置が必要である。そして、半
導体記憶装置及び補助記憶装置から成る半導体配憶シス
テムの各部ハードウェアの故障を考えて信頼性の高い半
導体記憶システムを構成する必要がある。
ムの性能に大きく影響することになり、こｎを防ぐ目的
で高性能の外部配憶装置が必要とさＣ１このために半導
体記憶素子を使用した半導体記憶装置が考えらｎた◎ 半導体記憶装置は、主記憶装置と磁気ディスク装置との
ギャップを埋めるため、性能、容量１価格は両者の中間
に設定さｎる。また、磁気ディスク装置が不揮発性記憶
であるのに比較して半導体記憶装置は揮発性配憶である
ため、半導体記憶装置に記憶されたデータを保存するた
めに不揮発性の補助記憶装置が必要である。そして、半
導体記憶装置及び補助記憶装置から成る半導体配憶シス
テムの各部ハードウェアの故障を考えて信頼性の高い半
導体記憶システムを構成する必要がある。
すなわち、主記憶装置の急速な性能の伸びに対応して、
こｎに適応した高性能の外部記憶装置としての半導体記
憶システムの実現が強く要望さｎている。
こｎに適応した高性能の外部記憶装置としての半導体記
憶システムの実現が強く要望さｎている。
（発明の目的）
本発明の目的は、上記要望を満たすため、半導体記憶素
子を使用した半導体記憶装置と磁気ディスク装置を使用
した補助記憶サブシステムから構成ｓ−ｎる高性能な外
Ｓ起体装置としての半導体記憶システムを提供すること
にある。
子を使用した半導体記憶装置と磁気ディスク装置を使用
した補助記憶サブシステムから構成ｓ−ｎる高性能な外
Ｓ起体装置としての半導体記憶システムを提供すること
にある。
（発明の構成）
本発明の半導体配憶システムは、少なくとも１つのチャ
ネルに接！！！さｎる第１０ボート回路を含み前記チャ
ネルとの間でデータの送受を行う記憶制御装置と、少な
くとも１つの前記記憶制御装置と接続される第２のボー
ト回路とデータ１ｅ記憶する半導体記憶素子と前記第２
のボート回路を介して前記配憶制御装置と半導体記憶素
子との間でデータの送受を行う半導体記憶素子制御回路
から成る半導体記憶装置と、少なくとも１つの磁気ディ
スク装置と少なくとも１つの前記記憶制御装置に接続さ
ｆ′Ｌ前起磁気ディスク装置と前記記憶制御装置との間
でデータの読出し７畳込みを行う磁気ディスク制御装置
から成る補勢記憶サブシステムとから構成さｎ、前記配
憶制御装置を介して前記磁気ディスク装置と前記半導体
配憶装置との間でデータの送受を行うことに工９前記半
導体記憶素子に記憶さルたデータを前記磁気ディスク装
置に退避しまた前記磁気ディスク装置に退避したデータ
を前記半導体記憶素子に再記憶せしめることから構成さ
ｎる。
ネルに接！！！さｎる第１０ボート回路を含み前記チャ
ネルとの間でデータの送受を行う記憶制御装置と、少な
くとも１つの前記記憶制御装置と接続される第２のボー
ト回路とデータ１ｅ記憶する半導体記憶素子と前記第２
のボート回路を介して前記配憶制御装置と半導体記憶素
子との間でデータの送受を行う半導体記憶素子制御回路
から成る半導体記憶装置と、少なくとも１つの磁気ディ
スク装置と少なくとも１つの前記記憶制御装置に接続さ
ｆ′Ｌ前起磁気ディスク装置と前記記憶制御装置との間
でデータの読出し７畳込みを行う磁気ディスク制御装置
から成る補勢記憶サブシステムとから構成さｎ、前記配
憶制御装置を介して前記磁気ディスク装置と前記半導体
配憶装置との間でデータの送受を行うことに工９前記半
導体記憶素子に記憶さルたデータを前記磁気ディスク装
置に退避しまた前記磁気ディスク装置に退避したデータ
を前記半導体記憶素子に再記憶せしめることから構成さ
ｎる。
（実施例）
以下本発明の実施例について＠１ｌＴｌを参照して説明
する。
する。
第１図は本発明の一実施例を示すブロック図である。
不実施例の半導体記憶システム２は、第１のボート回路
１１を含む記憶制御装置１０と、第２のボート回路２１
．半導体記憶素子制御回Ｗ＆２２及び半導体記憶素子２
３から成る半導体記憶装置２０と、磁気ディスク装置３
２と磁気ディスク制御装置３１から成る補助記憶サブシ
ステム３０とが６構成さｎ１ボ一ト回路１１を介してチ
ャネル１と接続さｎている。
１１を含む記憶制御装置１０と、第２のボート回路２１
．半導体記憶素子制御回Ｗ＆２２及び半導体記憶素子２
３から成る半導体記憶装置２０と、磁気ディスク装置３
２と磁気ディスク制御装置３１から成る補助記憶サブシ
ステム３０とが６構成さｎ１ボ一ト回路１１を介してチ
ャネル１と接続さｎている。
次に、不実施例の動作について説明する。
半週体記憶システム２を含む電子計％機ＶスｆムＯ立上
げ時において、磁気ディスク装置３２の記憶データが、
以下のようにして磁気ディスク鄭制御装置３１と半導体
記憶素子制御回路２２及び記憶制御装置１０によって半
導体記憶素子２３１Ｃ！Ｅ憶させらｎる０ 電子計算機システムの立上げ時、チャネル１はボート回
Ｗ＆１１を通して記憶制御装［１０に対し、磁気ディス
ク装置３２の記憶データを半導体記憶素子２３に記憶さ
せるリストア指示を行う。１ノストア指示を受けた記憶
制御装置１０は、ボート回路２１を通して半導体配憶素
子制御回路２２及び磁気ディスク制御装置１１３１に対
しリストア指示を行う。リストア指示を受けた半導体ｉ
上体素子制御回路２２は、磁気ディスク装置３２に記憶
さｎているデータが、磁気ディスク制御装置３１から記
憶制御１ｔ１０に介して送らｎてくるのを待つ。
げ時において、磁気ディスク装置３２の記憶データが、
以下のようにして磁気ディスク鄭制御装置３１と半導体
記憶素子制御回路２２及び記憶制御装置１０によって半
導体記憶素子２３１Ｃ！Ｅ憶させらｎる０ 電子計算機システムの立上げ時、チャネル１はボート回
Ｗ＆１１を通して記憶制御装［１０に対し、磁気ディス
ク装置３２の記憶データを半導体記憶素子２３に記憶さ
せるリストア指示を行う。１ノストア指示を受けた記憶
制御装置１０は、ボート回路２１を通して半導体配憶素
子制御回路２２及び磁気ディスク制御装置１１３１に対
しリストア指示を行う。リストア指示を受けた半導体ｉ
上体素子制御回路２２は、磁気ディスク装置３２に記憶
さｎているデータが、磁気ディスク制御装置３１から記
憶制御１ｔ１０に介して送らｎてくるのを待つ。
リストア指示を受けた磁気ディスク制御装置３１は、磁
気ディスク装置３２から記憶データを読出し、記憶制御
装置１０を介して半導体記憶素子１１ｔｔ）御回路２２
に送る。記憶データを受取りた半導体配憶素子制御回路
２２は、記憶データを半導体記憶素子２３に記憶せしめ
る。
気ディスク装置３２から記憶データを読出し、記憶制御
装置１０を介して半導体記憶素子１１ｔｔ）御回路２２
に送る。記憶データを受取りた半導体配憶素子制御回路
２２は、記憶データを半導体記憶素子２３に記憶せしめ
る。
以上のようにして、磁気ディスク装置３２の記憶データ
をすべて、半導体記憶素子２３に配憶せしめ、終ると、
記憶制御装置１０は、ボート回路１１を通してチャネル
１にリストア動作が完了したことを知らせる。
をすべて、半導体記憶素子２３に配憶せしめ、終ると、
記憶制御装置１０は、ボート回路１１を通してチャネル
１にリストア動作が完了したことを知らせる。
以上のようにして、磁気ディスク装置３２に記憶さｎた
データが半導体記憶素子２３に記憶さ詐、この後、半導
体記憶素子２３に記憶さまたデータが、チャネル１から
使用可能な状態となる。
データが半導体記憶素子２３に記憶さ詐、この後、半導
体記憶素子２３に記憶さまたデータが、チャネル１から
使用可能な状態となる。
チャネル１からの半導体記憶素子２３へのアクセスは、
以下のように行われる。
以下のように行われる。
チャネル１からデータの読出し指示が、ボート回路１１
を通して記憶制御装置１０に送らｎると、記憶制御装置
１０は、ボート回路２１を通して半導体配憶素子制御回
路２２に読出し指示を送る。
を通して記憶制御装置１０に送らｎると、記憶制御装置
１０は、ボート回路２１を通して半導体配憶素子制御回
路２２に読出し指示を送る。
読出し指示を受けた半導体記憶素子制御回路２２は、半
導体記憶素子２３からデータを読出し、ボート回路２１
″Ｉｌ：通して記憶制御装置１０に送る。
導体記憶素子２３からデータを読出し、ボート回路２１
″Ｉｌ：通して記憶制御装置１０に送る。
読出レデータを受取りた記憶制御装置１０はボート回Ｗ
＆１１を通してチャネル１に絖出しデータを送る。
＆１１を通してチャネル１に絖出しデータを送る。
−１、チャネル１からデータの書込み指示が。
ボート回路ｌｉｔ通して記憶制御装置１０に送らｎると
、記憶制御装置１０はボート回路２１を通して、半導体
記憶素子制御回路２２に書込み指示を送る。書込み指示
を受けた半導体記憶素子制御回路２２は、チャネルｌか
らボート回路１１．記憶制御装置１０及びボート回路２
１を通して送らする書込みデータを、半導体記憶素子２
３に書込む。
、記憶制御装置１０はボート回路２１を通して、半導体
記憶素子制御回路２２に書込み指示を送る。書込み指示
を受けた半導体記憶素子制御回路２２は、チャネルｌか
らボート回路１１．記憶制御装置１０及びボート回路２
１を通して送らする書込みデータを、半導体記憶素子２
３に書込む。
以上のようにして、チャネル１から半導体記憶素子２３
に記憶さｎたデータのアクセスが行わｎる◎ 一半導体記憶システム２ｔ−含む電子計算機システムの
電源を落とすとき、半導体記憶素子２３に配憶さ詐たデ
ータは、以下のようにして磁気ディスク装置３２に退避
さルる＠ 電子計算機システムの電源を落とすとき、チャネル１は
ボート回路１１を通して記憶制御装置１０に対し、半導
体記憶素子２３の記憶データを磁気ディスク装ｆ１３２
に退避させるセーブ指示を行う＆セーブ指示を受けた記
憶制御装＆１０は、ポート回路２１′ｅ通して半導体記
憶素子制御回路２２及び磁気ディスク制御装置３１に対
しセーブ指示を行う。セーブ指示を受けた半導体記憶素
子制御回路２２は、半導体記憶素子に記憶されているデ
ータを、記憶制御装置１０ｔ−介して磁気ディスク制御
装置３１に送る。セーブ指示を受けた磁気ディスク制御
装置３１は、半導体記憶素子制御回路２２から配憶制御
装置１０１を介して送らルるデータを磁気ディスク装置
３２に書込む。
に記憶さｎたデータのアクセスが行わｎる◎ 一半導体記憶システム２ｔ−含む電子計算機システムの
電源を落とすとき、半導体記憶素子２３に配憶さ詐たデ
ータは、以下のようにして磁気ディスク装置３２に退避
さルる＠ 電子計算機システムの電源を落とすとき、チャネル１は
ボート回路１１を通して記憶制御装置１０に対し、半導
体記憶素子２３の記憶データを磁気ディスク装ｆ１３２
に退避させるセーブ指示を行う＆セーブ指示を受けた記
憶制御装＆１０は、ポート回路２１′ｅ通して半導体記
憶素子制御回路２２及び磁気ディスク制御装置３１に対
しセーブ指示を行う。セーブ指示を受けた半導体記憶素
子制御回路２２は、半導体記憶素子に記憶されているデ
ータを、記憶制御装置１０ｔ−介して磁気ディスク制御
装置３１に送る。セーブ指示を受けた磁気ディスク制御
装置３１は、半導体記憶素子制御回路２２から配憶制御
装置１０１を介して送らルるデータを磁気ディスク装置
３２に書込む。
以上の工うにして、半導体記憶素子２３に配憶さｎてい
るデータｔすべて磁気ディスク装置３２に書込み終わる
と、記憶制御装置１０は、ボート回路１１１ｃ通してチ
ャネル１に七−５１．動作が完了したことを知らせる。
るデータｔすべて磁気ディスク装置３２に書込み終わる
と、記憶制御装置１０は、ボート回路１１１ｃ通してチ
ャネル１に七−５１．動作が完了したことを知らせる。
以上のようにして、半導体記憶素子２３に記憶さｎたデ
ータが磁気ディスク装置３２に退避さ肛、この後、電子
計算機システムの電源を落としてもデータの保存は保障
さｎる。
ータが磁気ディスク装置３２に退避さ肛、この後、電子
計算機システムの電源を落としてもデータの保存は保障
さｎる。
以上、説明したとおシ、本実施例によ几ば、電子計算機
システムの動作時には、高速な半導体配憶素子を、電源
断時には不揮発性の磁気ディスク装置を用いることによ
シ、高性能の外部記憶装置としての半導体記憶システム
が樽られる。
システムの動作時には、高速な半導体配憶素子を、電源
断時には不揮発性の磁気ディスク装置を用いることによ
シ、高性能の外部記憶装置としての半導体記憶システム
が樽られる。
なお、本実施例においては、チャネル、記憶制御装置及
び磁気ディスク装置をそ１ぞれ１つとしたが、本発明は
こｎに限定さｎることなく、チャネルの数が多い場合又
は要求さｎる信頼度が高い場合については、そｎらの条
件に合せて適切な数とすることにニジ所望の効果が得ら
乳る。
び磁気ディスク装置をそ１ぞれ１つとしたが、本発明は
こｎに限定さｎることなく、チャネルの数が多い場合又
は要求さｎる信頼度が高い場合については、そｎらの条
件に合せて適切な数とすることにニジ所望の効果が得ら
乳る。
（発明の効果）
以上詳細説明したとおシ、本発明によれば、上記の構成
によシ、高性能の外Ｓ記憶装置としての半導体記憶シス
テムが得ら−ｎ１その効果は大である０
によシ、高性能の外Ｓ記憶装置としての半導体記憶シス
テムが得ら−ｎ１その効果は大である０
第１図は本発明の一実施例を示すブロック図である。
１・・・・・・チャネル、２・・・・・・半導体記憶シ
ステム、１０・・・・・・記憶制御装置、１１−・・・
・・ボート回路、２０・・・・・・半導体配憶装置、２
１・・・・・・ボート回路、２２・・・・・・半導体記
憶素子制御回路、２３・・・・・・半導体配憶素子、３
０・・・・・・補助記憶サブシステム、３１・・・・・
磁気ディスク制御装置、３２・・・・・・磁気ディスク
装置。 代理人 弁理士 内 原 晋
ステム、１０・・・・・・記憶制御装置、１１−・・・
・・ボート回路、２０・・・・・・半導体配憶装置、２
１・・・・・・ボート回路、２２・・・・・・半導体記
憶素子制御回路、２３・・・・・・半導体配憶素子、３
０・・・・・・補助記憶サブシステム、３１・・・・・
磁気ディスク制御装置、３２・・・・・・磁気ディスク
装置。 代理人 弁理士 内 原 晋
Claims (1)
- 少なくとも１つのチャネルに接続名ｎる第１のボート回
路を含み前記チャネルとの間でデータの送受を行う記憶
制御装置と、少なくとも１つの前記記憶制御装置と接続
される第２のボート回路とデータを記憶する半導体記憶
素子と前記第２ボート回路會介して＃起記憶制御装置と
半導体記憶素子との間でデータの送受を行う半導体配憶
素子制御回路から成る半導体記憶装置と、少なくとも１
つの磁気ディスク装置と少なくとも１つの前記配憶ｆｌ
ｔｔ制御装置に接続さｆ′Ｌ鋳記磁気ディスク装置と前
記記憶制御装置との間でデータの耽出し／ｌ込みを行う
磁気ディスク制御装置から成る補助記憶サツシるテムと
から構成され、前記記憶制御装置を介して前記磁気ディ
スク装置と前記半導体記憶装置との間でデータの送受を
行うことによル前記半導体記憶素子＆Ｃ配憶ｇｔ′Ｌ＊
データを前記磁気ディスク装置ｒｃ退避し、ｔたｍ起磁
気ディスク装置に退避したデータｋｎ紀半導体配憶素子
に再記憶せしめること１０徴とする半導体配憶システム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072136A JPS60215263A (ja) | 1984-04-11 | 1984-04-11 | 半導体記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072136A JPS60215263A (ja) | 1984-04-11 | 1984-04-11 | 半導体記憶システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60215263A true JPS60215263A (ja) | 1985-10-28 |
Family
ID=13480567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59072136A Pending JPS60215263A (ja) | 1984-04-11 | 1984-04-11 | 半導体記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60215263A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012406A (en) * | 1988-04-19 | 1991-04-30 | Power Card Supply | Line of power interruption in predetermined area of internal permanent memory |
-
1984
- 1984-04-11 JP JP59072136A patent/JPS60215263A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012406A (en) * | 1988-04-19 | 1991-04-30 | Power Card Supply | Line of power interruption in predetermined area of internal permanent memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889933A (en) | Adaptive power failure recovery | |
| US5109505A (en) | Semiconductor memory disk apparatus with backup device capable of being accessed immediately after power source is recovered | |
| JPS60215263A (ja) | 半導体記憶システム | |
| JPS60215264A (ja) | 半導体記憶システム | |
| JPS60215262A (ja) | 半導体記憶システム | |
| JPH064228A (ja) | 半導体ディスク装置 | |
| JPS6331806B2 (ja) | ||
| JPS60201430A (ja) | 半導体記憶システム | |
| JPS61190644A (ja) | キヤツシユデイスクサプシステム | |
| JPH05151094A (ja) | フアイル高速書き込み機構におけるバツクアツプ制御方式 | |
| JPS61201356A (ja) | 記憶装置 | |
| JP2570005B2 (ja) | 周辺機器制御装置 | |
| JPH06266626A (ja) | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 | |
| JPS62140154A (ja) | 記憶装置のデ−タ保持方式 | |
| JP3101290U (ja) | 伝送レートを高速化可能なストレージデバイス | |
| JP2861846B2 (ja) | 磁気ディスク制御システム | |
| JP2000066843A (ja) | ディスクアレイ装置 | |
| JPS59176856A (ja) | 二重化ボリユ−ムシステムの制御方式 | |
| JPH04127317A (ja) | 入出力装置に対する書込み／読出し方法 | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPS5854421B2 (ja) | 情報処理装置 | |
| JPH023150A (ja) | 半導体外部記憶装置 | |
| JPH04283825A (ja) | 半導体ディスク装置のデータ退避方法 | |
| JPH04338815A (ja) | 半導体ディスク装置 | |
| JPS6165344A (ja) | バツクアツプ付電子デイスク装置 |