JPH06266626A - 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 - Google Patents
半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置Info
- Publication number
- JPH06266626A JPH06266626A JP5053964A JP5396493A JPH06266626A JP H06266626 A JPH06266626 A JP H06266626A JP 5053964 A JP5053964 A JP 5053964A JP 5396493 A JP5396493 A JP 5396493A JP H06266626 A JPH06266626 A JP H06266626A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- auxiliary storage
- backup
- volatile
- semiconductor auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 半導体補助記憶装置、バックアップ用不揮発
性記憶装置間で、常時記憶内容の同一化を図った上で、
その補助記憶装置をバックアップするること。 【構成】 上位装置１から補助記憶制御回路３を介し転
送される書込みアドレスおよび書込みデータによって、
補助記憶装置６内のデータは更新されるが、それら書込
みアドレス、書込みデータは同時に記憶制御回路５内に
キューとして一時記憶された上、不揮発性記憶装置２に
速やかに転送記憶される一方、補助記憶装置６が初期設
定されるに際しては、不揮発性記憶装置２上のデータは
補助記憶装置６上にＤＭＡ転送記憶されているものであ
る。
性記憶装置間で、常時記憶内容の同一化を図った上で、
その補助記憶装置をバックアップするること。 【構成】 上位装置１から補助記憶制御回路３を介し転
送される書込みアドレスおよび書込みデータによって、
補助記憶装置６内のデータは更新されるが、それら書込
みアドレス、書込みデータは同時に記憶制御回路５内に
キューとして一時記憶された上、不揮発性記憶装置２に
速やかに転送記憶される一方、補助記憶装置６が初期設
定されるに際しては、不揮発性記憶装置２上のデータは
補助記憶装置６上にＤＭＡ転送記憶されているものであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、システムに、揮発性半
導体メモリより構成されてなる半導体補助記憶装置が収
容されている状態で、その半導体補助記憶装置に電源が
投入されるなど、半導体補助記憶装置が初期設定される
際に、その半導体補助記憶装置にバックアップデータを
転送記憶せしめるを可とした半導体補助記憶装置のバッ
クアップ方法、更には、電源投入等の初期設定時に、半
導体補助記憶装置にはバックアップデータが転送記憶可
とされた、その半導体補助記憶装置を含む不揮発化半導
体補助記憶装置に関するものである。
導体メモリより構成されてなる半導体補助記憶装置が収
容されている状態で、その半導体補助記憶装置に電源が
投入されるなど、半導体補助記憶装置が初期設定される
際に、その半導体補助記憶装置にバックアップデータを
転送記憶せしめるを可とした半導体補助記憶装置のバッ
クアップ方法、更には、電源投入等の初期設定時に、半
導体補助記憶装置にはバックアップデータが転送記憶可
とされた、その半導体補助記憶装置を含む不揮発化半導
体補助記憶装置に関するものである。
【０００２】
【従来の技術】これまでに、高速、大容量の揮発性半導
体メモリから構成されてなる記憶装置を不揮発化せしめ
る技術としては、例えば特開昭６１ー２０１３５６号公
報に記載のものが知られている。これによる場合、初期
設定時にあっては、不揮発性メモリより揮発性メモリ
に、または揮発性メモリより不揮発性メモリにデータ全
域転送記憶が行われる一方、上位装置より揮発性メモリ
に書込みアクセスがあった場合には、そのアクセスによ
る更新後のデータは、そのアクセス中以外の時間を利用
して、後に揮発性メモリより不揮発性メモリに転送記憶
されるものとなっている。
体メモリから構成されてなる記憶装置を不揮発化せしめ
る技術としては、例えば特開昭６１ー２０１３５６号公
報に記載のものが知られている。これによる場合、初期
設定時にあっては、不揮発性メモリより揮発性メモリ
に、または揮発性メモリより不揮発性メモリにデータ全
域転送記憶が行われる一方、上位装置より揮発性メモリ
に書込みアクセスがあった場合には、そのアクセスによ
る更新後のデータは、そのアクセス中以外の時間を利用
して、後に揮発性メモリより不揮発性メモリに転送記憶
されるものとなっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記公
報による場合には、上位装置からの書込みアクセスによ
って揮発性メモリ内のデータが更新された場合には、そ
のデータ更新に係るデータはそのアクセス中以外の後の
時点で、不揮発性メモリに転送記憶されていることか
ら、データ更新に係るデータは速やかに不揮発性メモリ
に転送記憶され得ないものとなっている。
報による場合には、上位装置からの書込みアクセスによ
って揮発性メモリ内のデータが更新された場合には、そ
のデータ更新に係るデータはそのアクセス中以外の後の
時点で、不揮発性メモリに転送記憶されていることか
ら、データ更新に係るデータは速やかに不揮発性メモリ
に転送記憶され得ないものとなっている。
【０００４】本発明の第１の目的は、上位装置からの書
込みアクセスによって揮発性半導体補助記憶装置内のデ
ータが更新される場合に、そのデータ更新に係るデータ
は速やかに不揮発性記憶装置に転送記憶され得る一方、
半導体補助記憶装置が初期設定投入されるに際しては、
不揮発性記憶装置に記憶されているデータは半導体補助
記憶装置にＤＭＡ転送記憶され得る半導体補助記憶装置
のバックアップ方法を供するにある。本発明の第２の目
的は、内部に半導体補助記憶装置を含み、しかもそのよ
うなバックアップ方法が実施可とされた不揮発化半導体
補助記憶装置を供するにある。
込みアクセスによって揮発性半導体補助記憶装置内のデ
ータが更新される場合に、そのデータ更新に係るデータ
は速やかに不揮発性記憶装置に転送記憶され得る一方、
半導体補助記憶装置が初期設定投入されるに際しては、
不揮発性記憶装置に記憶されているデータは半導体補助
記憶装置にＤＭＡ転送記憶され得る半導体補助記憶装置
のバックアップ方法を供するにある。本発明の第２の目
的は、内部に半導体補助記憶装置を含み、しかもそのよ
うなバックアップ方法が実施可とされた不揮発化半導体
補助記憶装置を供するにある。
【０００５】
【課題を解決するための手段】上記第１の目的は、上位
装置から補助記憶制御回路を介し半導体補助記憶装置に
転送される書込みアドレスおよび書込みデータは、同時
にバックアップ用記憶制御回路内にキューとして一時記
憶された上、バックアップ用不揮発性記憶装置に転送記
憶される一方、上記半導体補助記憶装置が初期設定され
るに際して、上記バックアップ用記憶制御回路による制
御下に、バックアップ用不揮発性記憶装置に記憶されて
いるデータは、ＤＭＡ転送記憶が終了されるまでの間、
上位装置から半導体補助記憶装置への読出し・書込みア
クセスが禁止された状態で、上記半導体補助記憶装置に
ＤＭＡ転送記憶されることで達成される。
装置から補助記憶制御回路を介し半導体補助記憶装置に
転送される書込みアドレスおよび書込みデータは、同時
にバックアップ用記憶制御回路内にキューとして一時記
憶された上、バックアップ用不揮発性記憶装置に転送記
憶される一方、上記半導体補助記憶装置が初期設定され
るに際して、上記バックアップ用記憶制御回路による制
御下に、バックアップ用不揮発性記憶装置に記憶されて
いるデータは、ＤＭＡ転送記憶が終了されるまでの間、
上位装置から半導体補助記憶装置への読出し・書込みア
クセスが禁止された状態で、上記半導体補助記憶装置に
ＤＭＡ転送記憶されることで達成される。
【０００６】上記第２の目的はまた、半導体補助記憶装
置に、バックアップ用不揮発性記憶装置を、該バックア
ップ用不揮発性記憶装置と上記半導体補助記憶装置との
間に介在された状態で、上位装置から補助記憶制御回路
を介し半導体補助記憶装置に転送される書込みアドレス
および書込みデータをキューとして一時記憶した上、バ
ックアップ用不揮発性記憶装置に転送記憶する一方、上
記半導体補助記憶装置が初期設定されるに際して、バッ
クアップ用不揮発性記憶装置に記憶されているデータ
を、ＤＭＡ転送記憶が終了されるまでの間、上位装置か
ら半導体補助記憶装置への読出し・書込みアクセスを禁
止した状態で、半導体補助記憶装置にＤＭＡ転送記憶せ
しめるバックアップ用記憶制御回路を介し一体的に収容
せしめることで達成される。
置に、バックアップ用不揮発性記憶装置を、該バックア
ップ用不揮発性記憶装置と上記半導体補助記憶装置との
間に介在された状態で、上位装置から補助記憶制御回路
を介し半導体補助記憶装置に転送される書込みアドレス
および書込みデータをキューとして一時記憶した上、バ
ックアップ用不揮発性記憶装置に転送記憶する一方、上
記半導体補助記憶装置が初期設定されるに際して、バッ
クアップ用不揮発性記憶装置に記憶されているデータ
を、ＤＭＡ転送記憶が終了されるまでの間、上位装置か
ら半導体補助記憶装置への読出し・書込みアクセスを禁
止した状態で、半導体補助記憶装置にＤＭＡ転送記憶せ
しめるバックアップ用記憶制御回路を介し一体的に収容
せしめることで達成される。
【０００７】
【作用】上位装置から補助記憶制御回路を介し転送され
る書込みアドレスおよび書込みデータによって、半導体
補助記憶装置内のデータは様々に更新されるが、その
際、それら書込みアドレス、書込みデータは半導体補助
記憶装置でのデータ書込み動作と同時並行して、バック
アップ用記憶制御回路内にキューとして一時記憶された
上、バックアップ用不揮発性記憶装置に速やかに転送記
憶されているものである。
る書込みアドレスおよび書込みデータによって、半導体
補助記憶装置内のデータは様々に更新されるが、その
際、それら書込みアドレス、書込みデータは半導体補助
記憶装置でのデータ書込み動作と同時並行して、バック
アップ用記憶制御回路内にキューとして一時記憶された
上、バックアップ用不揮発性記憶装置に速やかに転送記
憶されているものである。
【０００８】
【実施例】以下、本発明を図１、２により説明する。先
ず本発明に係る半導体補助記憶装置のシステム内での位
置付けについて説明すれば、図１はその半導体補助記憶
装置を含むシステムの一例でのシステム構成を示したも
のである。図示のように、その半導体補助記憶装置６は
揮発性半導体メモリより高速、大容量なものとして構成
された上、上位装置１から補助記憶制御回路３、メモリ
バス４を介し読出し・書込みアクセス可として配置され
たものとなっている。また、そのメモリバス４には、バ
ックアップ用記憶制御回路５を介しバックアップ用不揮
発性記憶装置２が収容されたものとなっている。このバ
ックアップ用不揮発性記憶装置２はその記憶内容が、半
導体補助記憶装置６でのそれと常時同一となるべく設け
られたものである。何等かの電源障害により一旦電源断
状態におかれた半導体補助記憶装置６に電源が再投入さ
れるなど、それ自体が初期設定される場合には、バック
アップ用不揮発性記憶装置２に記憶保存されているデー
タがバックアップ用として、バックアップ用記憶制御回
路５による制御下に、そのバックアップ用記憶制御回路
５、メモリバス４を介し半導体補助記憶装置６にＤＭＡ
転送記憶されているものである。
ず本発明に係る半導体補助記憶装置のシステム内での位
置付けについて説明すれば、図１はその半導体補助記憶
装置を含むシステムの一例でのシステム構成を示したも
のである。図示のように、その半導体補助記憶装置６は
揮発性半導体メモリより高速、大容量なものとして構成
された上、上位装置１から補助記憶制御回路３、メモリ
バス４を介し読出し・書込みアクセス可として配置され
たものとなっている。また、そのメモリバス４には、バ
ックアップ用記憶制御回路５を介しバックアップ用不揮
発性記憶装置２が収容されたものとなっている。このバ
ックアップ用不揮発性記憶装置２はその記憶内容が、半
導体補助記憶装置６でのそれと常時同一となるべく設け
られたものである。何等かの電源障害により一旦電源断
状態におかれた半導体補助記憶装置６に電源が再投入さ
れるなど、それ自体が初期設定される場合には、バック
アップ用不揮発性記憶装置２に記憶保存されているデー
タがバックアップ用として、バックアップ用記憶制御回
路５による制御下に、そのバックアップ用記憶制御回路
５、メモリバス４を介し半導体補助記憶装置６にＤＭＡ
転送記憶されているものである。
【０００９】即ち、上位装置１から半導体補助記憶装置
６に読出しアクセスが行われる際には、単に半導体補助
記憶装置６からは、その読出しアドレスに係るデータが
読み出された上、メモリバス４、補助記憶制御回路３を
介し上位装置１に転送されるだけであるから、特に問題
は生じないものとなっている。問題は、書込みアクセス
が行われる場合である。書込みアクセスが行われる際に
は、記憶内容の同一化を図る上で、半導体補助記憶装置
６、バックアップ用不揮発性記憶装置２各々での同一ア
ドレスには、同一データが書込みされる必要があるとい
うものである。本発明による場合、上位装置１からの書
込みアクセスは半導体補助記憶装置６、バックアップ用
不揮発性記憶装置２各々に対し同時並行して行われるも
のとなっている。メモリバス４上からの書込みアドレス
によって、半導体補助記憶装置６には書込みデータが書
込みされるが、この書込み動作に並行して、メモリバス
４上の書込みアドレスおよび書込みデータはバックアッ
プ用記憶制御回路５内にキューとして一時記憶された
上、バックアップ用不揮発性記憶装置２に転送記憶され
ているものである。したがって、半導体補助記憶装置６
に書込みアクセスが行われる度に、若干の時間遅れはあ
るにしても、バックアップ用不揮発性記憶装置２に対し
ても同一内容の書込みアクセスが行われることで、半導
体補助記憶装置６、バックアップ用不揮発性記憶装置２
間では、常時記憶内容の同一化が図られているものであ
る。
６に読出しアクセスが行われる際には、単に半導体補助
記憶装置６からは、その読出しアドレスに係るデータが
読み出された上、メモリバス４、補助記憶制御回路３を
介し上位装置１に転送されるだけであるから、特に問題
は生じないものとなっている。問題は、書込みアクセス
が行われる場合である。書込みアクセスが行われる際に
は、記憶内容の同一化を図る上で、半導体補助記憶装置
６、バックアップ用不揮発性記憶装置２各々での同一ア
ドレスには、同一データが書込みされる必要があるとい
うものである。本発明による場合、上位装置１からの書
込みアクセスは半導体補助記憶装置６、バックアップ用
不揮発性記憶装置２各々に対し同時並行して行われるも
のとなっている。メモリバス４上からの書込みアドレス
によって、半導体補助記憶装置６には書込みデータが書
込みされるが、この書込み動作に並行して、メモリバス
４上の書込みアドレスおよび書込みデータはバックアッ
プ用記憶制御回路５内にキューとして一時記憶された
上、バックアップ用不揮発性記憶装置２に転送記憶され
ているものである。したがって、半導体補助記憶装置６
に書込みアクセスが行われる度に、若干の時間遅れはあ
るにしても、バックアップ用不揮発性記憶装置２に対し
ても同一内容の書込みアクセスが行われることで、半導
体補助記憶装置６、バックアップ用不揮発性記憶装置２
間では、常時記憶内容の同一化が図られているものであ
る。
【００１０】さて、以上のようにして、常時記憶内容の
同一化が図られている状態で、何等かの電源障害により
半導体補助記憶装置６が一旦電源断状態におかれ、その
後の復旧により半導体補助記憶装置６に電源が再投入さ
れるなど、半導体補助記憶装置６が初期設定される場合
を想定すれば、その初期設定により半導体補助記憶装置
６での記憶内容は全て初期化状態にあることは明らかで
ある。したがって、このような場合には、システムとし
ての機能を逸早く立上げるべく、バックアップ用不揮発
性記憶装置２に記憶保存されているデータを、半導体補
助記憶装置６に速やかに転送記憶すればよいというもの
である。具体的には、バックアップ用不揮発性記憶装置
２に記憶保存されているデータは、バックアップ用記憶
制御回路５による制御下に、そのバックアップ用記憶制
御回路５をそのまま介し半導体補助記憶装置６にＤＭＡ
転送記憶されているものである。このＤＭＡ転送記憶が
行われている間は、上位装置１から半導体補助記憶装置
６への読出し・書込みアクセス禁止されるべく、バック
アップ用記憶制御回路５から上位装置１にはアクセス禁
止信号が出力されているものであり、ＤＭＡ転送記憶の
終了に伴いそのアクセス禁止が解除されることで、初め
てシステムは復旧状態におかれるものである。
同一化が図られている状態で、何等かの電源障害により
半導体補助記憶装置６が一旦電源断状態におかれ、その
後の復旧により半導体補助記憶装置６に電源が再投入さ
れるなど、半導体補助記憶装置６が初期設定される場合
を想定すれば、その初期設定により半導体補助記憶装置
６での記憶内容は全て初期化状態にあることは明らかで
ある。したがって、このような場合には、システムとし
ての機能を逸早く立上げるべく、バックアップ用不揮発
性記憶装置２に記憶保存されているデータを、半導体補
助記憶装置６に速やかに転送記憶すればよいというもの
である。具体的には、バックアップ用不揮発性記憶装置
２に記憶保存されているデータは、バックアップ用記憶
制御回路５による制御下に、そのバックアップ用記憶制
御回路５をそのまま介し半導体補助記憶装置６にＤＭＡ
転送記憶されているものである。このＤＭＡ転送記憶が
行われている間は、上位装置１から半導体補助記憶装置
６への読出し・書込みアクセス禁止されるべく、バック
アップ用記憶制御回路５から上位装置１にはアクセス禁
止信号が出力されているものであり、ＤＭＡ転送記憶の
終了に伴いそのアクセス禁止が解除されることで、初め
てシステムは復旧状態におかれるものである。
【００１１】以上、本発明の概要とその動作について説
明したが、図２はその要部としてのバックアップ用記憶
制御回路の一例での具体的構成を示したものである。本
例では、バックアップ用不揮発性記憶装置２として磁気
ディスクや光ディスクが想定されており、したがって、
バックアップ用不揮発性記憶装置２へのデータ書込みは
ブロック単位に行われるものとなっている。バックアッ
プ用記憶制御回路５による制御下に、バックアップ用不
揮発性記憶装置２からは、書込みアドレスを含むブロッ
ク内の全データが一旦バックアップ用記憶制御回路５内
にＤＭＡ転送記憶せしめられた状態で、その書込みアド
レス対応のデータのみが書込みデータに更新された後、
そのブロック内の全データがバックアップ用不揮発性記
憶装置２にＤＭＡ転送記憶せしめられているものであ
る。
明したが、図２はその要部としてのバックアップ用記憶
制御回路の一例での具体的構成を示したものである。本
例では、バックアップ用不揮発性記憶装置２として磁気
ディスクや光ディスクが想定されており、したがって、
バックアップ用不揮発性記憶装置２へのデータ書込みは
ブロック単位に行われるものとなっている。バックアッ
プ用記憶制御回路５による制御下に、バックアップ用不
揮発性記憶装置２からは、書込みアドレスを含むブロッ
ク内の全データが一旦バックアップ用記憶制御回路５内
にＤＭＡ転送記憶せしめられた状態で、その書込みアド
レス対応のデータのみが書込みデータに更新された後、
そのブロック内の全データがバックアップ用不揮発性記
憶装置２にＤＭＡ転送記憶せしめられているものであ
る。
【００１２】さて、その動作を図２により詳細に説明す
れば、先ず上位装置１から半導体補助記憶装置６が書込
みアクセスされる度に、メモリバス（データバス１１お
よびアドレスバス１２より構成）４上の書込みデ−タ、
書込みアドレスはそれぞれデ−タ線１６、アドレス線１
７を介しＦＩＦＯとしてのデ−タ用ハ−ドウェアキュ−
１９、アドレス用ハ−ドウェアキュ−２０に取り込まれ
るものとなっている。アドレス用ハ−ドウェアキュ−２
０に取り込まれた書込みアドレスは、その上位ビット
（この上位ビットは、バックアップ用不揮発性記憶装置
２でのデータエリア識別用ビットとして機能している）
がアドレススキャン部２６に読み出された上、制御部２
８に転送される一方、制御部２８では、その上位ビット
よりバックアップ用不揮発性記憶装置２でのデータブロ
ックが算出された上、ダイレクト・メモリ・アクセスコ
ントロ−ラ部３３に転送されるものとなっている。これ
にもとづきダイレクト・アクセス・メモリアクセスコン
トロ−ラ部３３では、インタフェ−ス制御部３４を介し
そのデータブロック内に含まれている全データをバック
アップ用不揮発性記憶装置２からＤＭＡによって読み出
した上、インタフェ−ス制御部３４を介しバッファ３０
に転送記憶せしめるが、その転送記憶が終了すれば、そ
の旨は制御部２８に報告されているものである。アドレ
ススキャン部２６では、上記転送中にアドレス用ハ−ド
ウェアキュ−２０からのアドレス読み出しを、先に制御
部２８に連絡した上位ビット以外の上位ビットが読み出
されるまで続け、それが読み出されたところで、先の上
位ビットに係る語数と次の上位ビットが制御部２８に連
絡されるようになっている。制御部２８では、ダイレク
ト・メモリ・アクセスコントロ−ラ部３３からの転送記
憶終了報告と、アドレススキャン部２６からの先の上位
ビットの語数および次の上位ビットの連絡を受けた場合
には、メモリ・アクセスコントローラ部２７にデ−タ用
ハ−ドウェアキュ−１９からバッファ３０へのその語数
分の書込みデータの転送と、アドレス用ハ−ドウェアキ
ュ−２０からバッファ３０へのその語数分の書込みアド
レスの転送とが指示される一方、ダイレクト・アクセス
・メモリアクセスコントロ−ラ部３３には、次の上位ビ
ットに対応する、バックアップ用不揮発性記憶装置２上
のデータブロックのＤＭＡ転送が指示されるものとなっ
ている。メモリ・アクセスコントローラ部２７では、メ
モリ・アクセスコントローラ部２７による制御下に、デ
−タ用ハ−ドウェアキュ−１９、アドレス用ハ−ドウェ
アキュ−２０各々からは、書込みデータと対としての書
込みアドレスが語数分順次読み出されることによって、
バッファ３０内のデータ内容はその語数分更新されてい
るものである。このデータ内容の更新が語数分実行され
れば、制御部２８には終了報告が送出されるようになっ
ている。一方、そのデータ更新動作に並行して、ダイレ
クト・アクセス・メモリアクセスコントロ−ラ部３３で
は、インタフェ−ス制御部３４を介しそのデータブロッ
ク内に含まれている全データをバックアップ用不揮発性
記憶装置２からＤＭＡによって読み出した上、インタフ
ェ−ス制御部３４を介しバッファ３１に転送記憶せしめ
るが、その転送記憶が終了すれば、その旨は制御部２８
に報告されるものとなっている。ところで、バッファ３
１へのＤＭＡ転送記憶が行われている間に、アドレスス
キャン部２６では、アドレス用ハ−ドウェアキュ−２０
からのアドレス読み出しを、先に制御部２８に連絡した
上記次の上位ビット以外の上位ビットが読み出されるま
で続け、それが読み出されたところで、上記次の上位ビ
ットに係る語数と次の上位ビット（上記次の上位ビット
以外の後続の上位ビット）が制御部２８に連絡されるよ
うになっている。したがって、制御部２８では、メモリ
・アクセスコントローラ部２７およびダイレクト・アク
セス・メモリアクセスコントロ−ラ部３３より終了報告
を受け取った場合には、メモリ・アクセスコントローラ
部２７には、先の場合と同様にして、バッファ３１内の
データ内容の更新が指示される一方、ダイレクト・アク
セス・メモリアクセスコントロ−ラ部３３には、バッフ
ァ３０内のデータのバックアップ用不揮発性記憶装置２
上へのＤＭＡ転送記憶が指示されるものである。このよ
うなデータ更新動作が随時繰返し行われることによっ
て、半導体補助記憶装置６、バックアップ用不揮発性記
憶装置２間では、常時記憶内容の同一化が図られている
わけである。
れば、先ず上位装置１から半導体補助記憶装置６が書込
みアクセスされる度に、メモリバス（データバス１１お
よびアドレスバス１２より構成）４上の書込みデ−タ、
書込みアドレスはそれぞれデ−タ線１６、アドレス線１
７を介しＦＩＦＯとしてのデ−タ用ハ−ドウェアキュ−
１９、アドレス用ハ−ドウェアキュ−２０に取り込まれ
るものとなっている。アドレス用ハ−ドウェアキュ−２
０に取り込まれた書込みアドレスは、その上位ビット
（この上位ビットは、バックアップ用不揮発性記憶装置
２でのデータエリア識別用ビットとして機能している）
がアドレススキャン部２６に読み出された上、制御部２
８に転送される一方、制御部２８では、その上位ビット
よりバックアップ用不揮発性記憶装置２でのデータブロ
ックが算出された上、ダイレクト・メモリ・アクセスコ
ントロ−ラ部３３に転送されるものとなっている。これ
にもとづきダイレクト・アクセス・メモリアクセスコン
トロ−ラ部３３では、インタフェ−ス制御部３４を介し
そのデータブロック内に含まれている全データをバック
アップ用不揮発性記憶装置２からＤＭＡによって読み出
した上、インタフェ−ス制御部３４を介しバッファ３０
に転送記憶せしめるが、その転送記憶が終了すれば、そ
の旨は制御部２８に報告されているものである。アドレ
ススキャン部２６では、上記転送中にアドレス用ハ−ド
ウェアキュ−２０からのアドレス読み出しを、先に制御
部２８に連絡した上位ビット以外の上位ビットが読み出
されるまで続け、それが読み出されたところで、先の上
位ビットに係る語数と次の上位ビットが制御部２８に連
絡されるようになっている。制御部２８では、ダイレク
ト・メモリ・アクセスコントロ−ラ部３３からの転送記
憶終了報告と、アドレススキャン部２６からの先の上位
ビットの語数および次の上位ビットの連絡を受けた場合
には、メモリ・アクセスコントローラ部２７にデ−タ用
ハ−ドウェアキュ−１９からバッファ３０へのその語数
分の書込みデータの転送と、アドレス用ハ−ドウェアキ
ュ−２０からバッファ３０へのその語数分の書込みアド
レスの転送とが指示される一方、ダイレクト・アクセス
・メモリアクセスコントロ−ラ部３３には、次の上位ビ
ットに対応する、バックアップ用不揮発性記憶装置２上
のデータブロックのＤＭＡ転送が指示されるものとなっ
ている。メモリ・アクセスコントローラ部２７では、メ
モリ・アクセスコントローラ部２７による制御下に、デ
−タ用ハ−ドウェアキュ−１９、アドレス用ハ−ドウェ
アキュ−２０各々からは、書込みデータと対としての書
込みアドレスが語数分順次読み出されることによって、
バッファ３０内のデータ内容はその語数分更新されてい
るものである。このデータ内容の更新が語数分実行され
れば、制御部２８には終了報告が送出されるようになっ
ている。一方、そのデータ更新動作に並行して、ダイレ
クト・アクセス・メモリアクセスコントロ−ラ部３３で
は、インタフェ−ス制御部３４を介しそのデータブロッ
ク内に含まれている全データをバックアップ用不揮発性
記憶装置２からＤＭＡによって読み出した上、インタフ
ェ−ス制御部３４を介しバッファ３１に転送記憶せしめ
るが、その転送記憶が終了すれば、その旨は制御部２８
に報告されるものとなっている。ところで、バッファ３
１へのＤＭＡ転送記憶が行われている間に、アドレスス
キャン部２６では、アドレス用ハ−ドウェアキュ−２０
からのアドレス読み出しを、先に制御部２８に連絡した
上記次の上位ビット以外の上位ビットが読み出されるま
で続け、それが読み出されたところで、上記次の上位ビ
ットに係る語数と次の上位ビット（上記次の上位ビット
以外の後続の上位ビット）が制御部２８に連絡されるよ
うになっている。したがって、制御部２８では、メモリ
・アクセスコントローラ部２７およびダイレクト・アク
セス・メモリアクセスコントロ−ラ部３３より終了報告
を受け取った場合には、メモリ・アクセスコントローラ
部２７には、先の場合と同様にして、バッファ３１内の
データ内容の更新が指示される一方、ダイレクト・アク
セス・メモリアクセスコントロ−ラ部３３には、バッフ
ァ３０内のデータのバックアップ用不揮発性記憶装置２
上へのＤＭＡ転送記憶が指示されるものである。このよ
うなデータ更新動作が随時繰返し行われることによっ
て、半導体補助記憶装置６、バックアップ用不揮発性記
憶装置２間では、常時記憶内容の同一化が図られている
わけである。
【００１３】次に、バックアップ用不揮発性記憶装置２
から半導体補助記憶装置６へのＤＭＡ転送記憶について
説明すれば、そのＤＭＡ転送記憶は一般にデータブロッ
ク単位に行われるものとなっている。制御部１８からア
ドレスレジスタ１８に、転送記憶対象としてのデータブ
ロックの先頭開始アドレスの上位ビット２１が更新設定
される度に、ダイレクト・アクセス・メモリアクセスコ
ントロ−ラ部３３から下位ビット１４を連続的に発生せ
しめる場合には、下位ビット１４はアドレスレジスタ１
８からの上位ビット１５とともに、バックアップ用不揮
発性記憶装置２には読出しアドレスとして、また、半導
体補助記憶装置６には書込みアドレスとして作用するも
のである。その読出しアドレスによりバックアップ用不
揮発性記憶装置２から読み出されたデータは、インタフ
ェ−ス制御部３４を介し書込みデータ１３として半導体
補助記憶装置６にＤＭＡ転送記憶されているものであ
る。
から半導体補助記憶装置６へのＤＭＡ転送記憶について
説明すれば、そのＤＭＡ転送記憶は一般にデータブロッ
ク単位に行われるものとなっている。制御部１８からア
ドレスレジスタ１８に、転送記憶対象としてのデータブ
ロックの先頭開始アドレスの上位ビット２１が更新設定
される度に、ダイレクト・アクセス・メモリアクセスコ
ントロ−ラ部３３から下位ビット１４を連続的に発生せ
しめる場合には、下位ビット１４はアドレスレジスタ１
８からの上位ビット１５とともに、バックアップ用不揮
発性記憶装置２には読出しアドレスとして、また、半導
体補助記憶装置６には書込みアドレスとして作用するも
のである。その読出しアドレスによりバックアップ用不
揮発性記憶装置２から読み出されたデータは、インタフ
ェ−ス制御部３４を介し書込みデータ１３として半導体
補助記憶装置６にＤＭＡ転送記憶されているものであ
る。
【００１４】
【発明の効果】以上、説明したように、請求項１による
場合は、上位装置からの書込みアクセスによって揮発性
半導体補助記憶装置内のデータが更新される場合に、そ
のデータ更新に係るデータは速やかに不揮発性記憶装置
に転送記憶され得る、半導体補助記憶装置のバックアッ
プ方法が、また、請求項２による場合には、その揮発性
半導体補助記憶装置を含むようにして、そのようなバッ
クアップ方法が実施可とされた不揮発化半導体補助記憶
装置がそれぞれ得られるものとなっている。
場合は、上位装置からの書込みアクセスによって揮発性
半導体補助記憶装置内のデータが更新される場合に、そ
のデータ更新に係るデータは速やかに不揮発性記憶装置
に転送記憶され得る、半導体補助記憶装置のバックアッ
プ方法が、また、請求項２による場合には、その揮発性
半導体補助記憶装置を含むようにして、そのようなバッ
クアップ方法が実施可とされた不揮発化半導体補助記憶
装置がそれぞれ得られるものとなっている。
【図１】図１は、本発明に係る半導体補助記憶装置を含
むシステムの一例でのシステム構成を示す図
むシステムの一例でのシステム構成を示す図
【図２】図２は、その要部としてのバックアップ用記憶
制御回路の一例での具体的構成を示す図
制御回路の一例での具体的構成を示す図
１…上位装置、２…バックアップ用不揮発性記憶装置、
３…補助記憶制御回路、４…メモリバス、５…バックア
ップ用記憶制御回路、６…（揮発性）半導体補助記憶装
置
３…補助記憶制御回路、４…メモリバス、５…バックア
ップ用記憶制御回路、６…（揮発性）半導体補助記憶装
置
Claims (2)
- 【請求項１】 上位装置から補助記憶制御回路を介し読
出し・書込みアクセス可として配置されている、揮発性
半導体メモリより構成されている半導体補助記憶装置の
バックアップ方法であって、上位装置から補助記憶制御
回路を介し半導体補助記憶装置に転送される書込みアド
レスおよび書込みデータは、同時にバックアップ用記憶
制御回路内にキューとして一時記憶された上、バックア
ップ用不揮発性記憶装置に転送記憶される一方、上記半
導体補助記憶装置が初期設定されるに際して、上記バッ
クアップ用記憶制御回路による制御下に、バックアップ
用不揮発性記憶装置に記憶されているデータは、ＤＭＡ
転送記憶が終了されるまでの間、上位装置から半導体補
助記憶装置への読出し・書込みアクセスが禁止された状
態で、上記半導体補助記憶装置にＤＭＡ転送記憶される
ようにした、半導体補助記憶装置のバックアップ方法。 - 【請求項２】 上位装置から補助記憶制御回路を介し読
出し・書込みアクセス可として配置されている、揮発性
半導体メモリより構成されている半導体補助記憶装置を
含む不揮発化半導体補助記憶装置であって、半導体補助
記憶装置に、バックアップ用不揮発性記憶装置と、該バ
ックアップ用不揮発性記憶装置と上記半導体補助記憶装
置との間に介在された状態で、上位装置から補助記憶制
御回路を介し半導体補助記憶装置に転送される書込みア
ドレスおよび書込みデータをキューとして一時記憶した
上、バックアップ用不揮発性記憶装置に転送記憶する一
方、上記半導体補助記憶装置が初期設定されるに際し
て、バックアップ用不揮発性記憶装置に記憶されている
データを、ＤＭＡ転送記憶が終了されるまでの間、上位
装置から半導体補助記憶装置への読出し・書込みアクセ
スを禁止した状態で、半導体補助記憶装置にＤＭＡ転送
記憶せしめるバックアップ用記憶制御回路と、が一体的
に付加されてなる不揮発化半導体補助記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053964A JPH06266626A (ja) | 1993-03-15 | 1993-03-15 | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053964A JPH06266626A (ja) | 1993-03-15 | 1993-03-15 | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06266626A true JPH06266626A (ja) | 1994-09-22 |
Family
ID=12957366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5053964A Pending JPH06266626A (ja) | 1993-03-15 | 1993-03-15 | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06266626A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010070803A (ko) * | 2001-06-08 | 2001-07-27 | 하창섭 | 복구 및 백업 시스템과 그 방법 |
| JP2007219809A (ja) * | 2006-02-16 | 2007-08-30 | Nec Corp | データ記憶システム、データ記憶方法、データ記憶プログラム |
| JP2009169747A (ja) * | 2008-01-17 | 2009-07-30 | Toshiba Corp | 情報処理装置およびデータ復旧方法 |
-
1993
- 1993-03-15 JP JP5053964A patent/JPH06266626A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010070803A (ko) * | 2001-06-08 | 2001-07-27 | 하창섭 | 복구 및 백업 시스템과 그 방법 |
| JP2007219809A (ja) * | 2006-02-16 | 2007-08-30 | Nec Corp | データ記憶システム、データ記憶方法、データ記憶プログラム |
| JP2009169747A (ja) * | 2008-01-17 | 2009-07-30 | Toshiba Corp | 情報処理装置およびデータ復旧方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10320512A (ja) | 不揮発性半導体ディスク装置 | |
| US6212609B1 (en) | Alternate access mechanism for saving and restoring state of read-only register | |
| JPH06266626A (ja) | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 | |
| US6209001B1 (en) | Back-up system capable of performing back-up operation at optional time | |
| JPH1021106A (ja) | 半導体集積回路 | |
| JPH09213092A (ja) | 半導体集積回路装置 | |
| JPH0520196A (ja) | デイスク・キヤツシユ制御装置 | |
| JPH0546328A (ja) | 半導体記憶装置のステージング方法 | |
| JPS6331806B2 (ja) | ||
| JP2701739B2 (ja) | プロセッサの系切替え方式 | |
| JP2001125659A (ja) | 情報処理装置 | |
| JPH052529A (ja) | フラツシユ・メモリのアクセス方法及びその回路 | |
| JP4009401B2 (ja) | ディスク制御装置及びプログラムを記録した記録媒体 | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JP2005025371A (ja) | ディスクアレイ装置及びデータ書き込み制御方法 | |
| KR0174211B1 (ko) | 병렬처리 프로그램형 제어기용 데이터 액서스 장치 | |
| JPH09161489A (ja) | 不揮発性メモリ装置 | |
| JPH0298761A (ja) | 記憶装置 | |
| JPH0341849B2 (ja) | ||
| JPS607825B2 (ja) | メモリ−システム | |
| JPH0391853A (ja) | 不揮発性メモリ回路 | |
| JP2005004619A (ja) | 冗長系メモリ、その再書き込み方法、及びこれを用いたコンピュータシステム | |
| JPH04291613A (ja) | 活線挿抜可能な回路ユニット | |
| JPH0675866A (ja) | メモリ制御回路 | |
| JPH03237527A (ja) | データ記憶装置 |