JPH0546328A - 半導体記憶装置のステージング方法 - Google Patents

半導体記憶装置のステージング方法

Info

Publication number
JPH0546328A
JPH0546328A JP20209091A JP20209091A JPH0546328A JP H0546328 A JPH0546328 A JP H0546328A JP 20209091 A JP20209091 A JP 20209091A JP 20209091 A JP20209091 A JP 20209091A JP H0546328 A JPH0546328 A JP H0546328A
Authority
JP
Japan
Prior art keywords
data
staging
host device
semiconductor memory
completed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20209091A
Other languages
English (en)
Inventor
Shinichi Kamata
真一 釜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20209091A priority Critical patent/JPH0546328A/ja
Publication of JPH0546328A publication Critical patent/JPH0546328A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 半導体記憶装置に関し、上位装置からのアク
セスを待たせる時間を短縮させることを目的とする。 【構成】 揮発性半導体記憶部4と、揮発性半導体記憶
部4のデータを退避させると共に、ステージングを行う
不揮発性記憶部5と、揮発性半導体記憶部4と不揮発性
記憶部5との間のデータ転送を制御すると共に、揮発性
半導体記憶部4と上位装置1との間のデータ転送を制御
する制御手段3とを備えた半導体記憶装置2において、
電源投入後、レディ状態を上位装置1に報告してからス
テージングを開始させ、上位装置1からのアクセスを受
付けて、ステージング完了のデータは直ちにデータの転
送を開始し、ステージング未完了のデータはビジー状態
を報告してステージング完了を待ち、ステージングが完
了した時ビジー状態を解除して、データの転送を開始す
るように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は揮発性の半導体記憶部に
データを記憶させている半導体記憶装置に係り、特に不
揮発性記憶部に退避させたデータを該半導体記憶部にス
テージングする際に、上位装置からのアクセスを待たせ
る時間を短縮させる半導体記憶装置のステージング方法
に関する。
【0002】近年、計算機システムの外部記憶装置とし
て、半導体ディスク装置の如きアクセス速度の速い半導
体記憶装置が使用されているが、この半導体記憶装置は
揮発性の半導体記憶部にデータを格納しているため、電
源断によってデータが消滅する。従って、停電時にはデ
ィスク装置の如き不揮発性記憶部に半導体記憶部からデ
ータを退避させている。
【0003】このため、半導体記憶装置は、電源投入が
行われる度に、不揮発性記憶部から半導体記憶部に退避
させたデータを格納するステージングを行っている。と
ころで、半導体記憶部の記憶容量が大きくなって、デー
タの退避は複数のディスク装置に退避させることが多く
なってきており、従って、ステージングに要する時間も
長くなってきている。
【0004】このため、電源投入時における半導体記憶
装置に対する上位装置からのアクセスは、長時間待たさ
れることとなるが、この時間は短いことが必要である。
【0005】
【従来の技術】図4は従来技術の一例を説明するフロー
チャートである。ステップ(1) で装置の電源が投入され
ると、半導体記憶装置の制御部は、内部に格納されてい
る診断用のプログラムの指示に基づき、ステップ(2) で
装置診断処理を行い、各部の動作が正常であれば、ステ
ップ(3) でデータを全てステージングする。
【0006】即ち、不揮発性記憶部に退避させたデータ
を全て読出して、半導体記憶部に転送し格納する。そし
て、ステージングが完了すると、ステップ(4) でレディ
信号を上位装置に送出し、ステップ(5) でレディ状態、
即ち、データ転送準備完了状態となって、ステップ(6)
で上位装置からのアクセスを待つ。
【0007】そして、データの書込み/読出しを指示す
るコマンドが上位装置から与えられると、ステップ(7)
でデータの転送を行った後、ステップ(6) の処理に戻
る。即ち、上位装置と半導体記憶部との間でデータの転
送を行い、データの書込みを指示されている場合は、半
導体記憶部の指定されたアドレスからデータの書込みを
行い、データの読出しを指示された場合は、半導体記憶
部の指定されたアドレスからデータを読出して上位装置
に送出する。
【0008】
【発明が解決しようとする課題】上記の如く、従来は不
揮発性記憶部から、全てのデータを読出して、半導体記
憶部にステージングし終わるまで、上位装置に対してレ
ディ信号を送出しないが、一般にこのステージングに要
する時間は長い。
【0009】従って、上位装置は電源投入が完了してか
ら、レディ信号を受信するまで長時間アクセスを待たさ
れているという問題がある。本発明はこのような問題点
に鑑み、ステージング開始前にレディ信号を送出するよ
うにして、上位装置からのアクセスがあった時、対象デ
ータのステージングが完了していれば、直ちにデータ転
送を行い、ステージングが未完了であれば、ビジー信号
を送出して、対象データのステージング完了まで待たせ
るようにして、上位装置のアクセス待ち時間を短縮させ
ることを目的としている。
【0010】
【課題を解決するための手段】図1は本発明の原理を説
明するブロック図である。半導体記憶装置2は、揮発性
半導体記憶部4と、この揮発性半導体記憶部4が記憶す
るデータを退避させると共に、この揮発性半導体記憶部
4に対し退避したデータを格納するステージングを行う
不揮発性記憶部5と、この揮発性半導体記憶部4と不揮
発性記憶部5との間のデータ退避又はステージングのた
めのデータ転送を制御すると共に、揮発性半導体記憶部
4と上位装置2との間のデータ転送を制御する制御手段
3とを備えている。
【0011】そして、電源投入による初期診断終了後、
レディ状態を該上位装置1に報告してからステージング
を開始させ、上位装置1からのアクセスを受付けて、ス
テージング完了のデータに対しては直ちにデータの転送
を開始し、ステージング未完了のデータに対してはビジ
ー状態を報告してステージングの完了を待ち、このデー
タのステージングが完了した時ビジー状態を解除して、
データの転送を開始する。
【0012】
【作用】上記の如く構成することにより、上位装置1は
未使用のデータを含めた全退避データのステージングが
完了するのを待つ必要が無く、ステージングが完了して
いるデータはアクセス後直ちにデータ転送することが可
能であり、未ステージングのデータも、ステージングが
完了すれば、データ転送することが可能となるため、長
時間アクセスを待たされることが防止される。
【0013】
【実施例】図2は本発明の一実施例を示す回路のブロッ
ク図である。半導体ディスク装置6の制御回路7は、電
源が投入されると図示省略したROMに格納されている
プログラムを読出して動作し、ROMから診断プログラ
ムを読出して各部の診断を行う。
【0014】即ち、診断プログラムの指示する内容に対
応して、ディスク制御回路8やメモリ制御回路10等の
動作に異常がないか調べる。そして、異常が検出されな
いと、上位装置1に対しデータ転送準備完了を報告する
レディ信号を送出する。
【0015】そして、バス12を経てディスク制御回路
8とメモリ制御回路10に指示し、ディスク9に格納さ
れている退避データのステージングを開始させる。ディ
スク制御回路8はディスク9の先頭アドレスから、例え
ば、バイト単位でデータを読出し、バス12を経てメモ
リ制御回路10に転送し、メモリ制御回路10は、半導
体メモリ11の先頭アドレスから順次バイト単位でデー
タの書込みを行う。
【0016】制御回路7はディスク9から半導体メモリ
11に転送されたデータ量を、例えば、ディスク9が複
数のマイクロディスクで構成されている場合、マイクロ
ディスク単位で監視しており、上位装置1からアクセス
されると、ステージングが完了したデータであるか調べ
る。
【0017】若し、ステージングが完了したマイクロデ
ィスク内のデータを指定したアドレスであれば、メモリ
制御回路10を制御して、書込み命令であれば、指定さ
れたアドレスの半導体メモリ11のデータ領域に、上位
装置1が送出するデータを書込み、読出し命令であれ
ば、指定されたアドレスの半導体メモリ11のデータ領
域からデータを読出させて、上位装置1に転送する。
【0018】若し、ステージングが未完了のマイクロデ
ィスク内のデータを指定したアドレスであれば、制御回
路7はビジー信号を上位装置1に送出して、上位装置1
のアクセスを待たせ、ステージングの完了を待つ。
【0019】そして、指定されたアドレスのマイクロデ
ィスク内のデータがステージングされると、ビジー信号
を解除して、上位装置1から再度書込み命令又は読出し
命令を発行させ、メモリ制御回路10を制御して、書込
み命令であれば、指定されたアドレスの半導体メモリ1
1のデータ領域に、上位装置1が送出するデータを書込
み、読出し命令であれば、指定されたアドレスの半導体
メモリ11のデータ領域からデータを読出させて、上位
装置1に転送する。
【0020】制御回路7は、図示省略した電源装置から
電源断の通知を受けると、メモリ制御回路10とディス
ク制御回路8に指示して、半導体メモリ11のデータを
先頭アドレスからバイト単位に読出させ、バス7を経て
ディスク9に転送させて、ディスク9の先頭アドレスか
ら書込ませ、半導体メモリ11が記憶している全てのデ
ータを退避させる。
【0021】図3は図2の動作を説明するフローチャー
トである。制御回路7は、ステップ(10)で装置電源が投
入されると、ステップ(11)でROMから読出した診断プ
ログラムによって、各部が正常に動作するか装置の診断
処理を行い、正常に動作すると診断されると、ステップ
(12)でレディ信号を上位装置1に送出する。
【0022】制御回路7は、ステップ(13)でレディ状態
となって、何時でも上位装置1からのアクセスを受信す
る状態となり、ステップ(14)で上位装置1からのアクセ
スを待つ。
【0023】そして、制御回路7はステップ(14)で上位
装置1からアクセスされると、ステップ(15)で当該デー
タのステージングは完了したか調べる。即ち、指定され
たアドレスのデータはステージングが完了しているか調
べる。
【0024】前記の如く、指定されたアドレスが既にス
テージングの完了したマイクロディスク内のデータであ
れば、制御回路7はステップ(16)でメモリ制御回路10
を制御して、半導体メモリ11の指定されたアドレス領
域と上位装置1との間のデータ転送を行わせた後、ステ
ップ(14)の処理に戻る。
【0025】制御回路7は、ステップ(15)でステージン
グが未完了であると、ステップ(17)で上位装置1にビジ
ー信号を送出して、上位装置1のアクセスを待たせる
と、ステップ(18)で当該データのステージングが完了し
たか調べ、ステージングの完了するのを待つ。
【0026】そして、制御回路7は前記の如く、指定さ
れたアドレスのデータを格納しているマイクロディスク
内のデータがステージングされると、ステップ(19)でビ
ジー信号を解除し、ステップ(14)の処理に戻る。
【0027】
【発明の効果】以上説明した如く、本発明は未使用のデ
ータを含む全てのデータのステージング完了を待って、
半導体メモリに対する上位装置のアクセスを開始させる
のでは無く、上位装置の希望する時点でアクセスするこ
とを許可するため、ステージングが完了していれば、直
ちにデータの転送が可能となり、ステージングが未完了
であれば、希望するデータのステージング完了によっ
て、データ転送が可能となるため、上位装置のアクセス
が待たされる時間を短縮することが出来る。
【図面の簡単な説明】
【図1】 本発明の原理を説明するブロック図
【図2】 本発明の一実施例を示す回路のブロック図
【図3】 図2の動作を説明するフローチャート
【図4】 従来技術の一例を説明するフローチャート
【符号の説明】
1 上位装置 2 半導体記憶装置 3 制御手段 4 揮発性半導体記憶部 5 不揮発性記憶部 6 半導体ディスク装置 7 制御回路 8 ディスク制御回路 9 ディスク 10 メモリ制御回路 11 半導体メモリ 12 バス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 揮発性半導体記憶部(4) と、該揮発性半
    導体記憶部(4) が記憶するデータを退避させると共に、
    該揮発性半導体記憶部(4)に対し退避したデータを格納
    するステージングを行う不揮発性記憶部(5)と、該揮発
    性半導体記憶部(4) と該不揮発性記憶部(5) との間のデ
    ータ退避又はステージングのためのデータ転送を制御す
    ると共に、該揮発性半導体記憶部(4) と上位装置(1) と
    の間のデータ転送を制御する制御手段(3) とを備えた半
    導体記憶装置(2) において、 電源投入による初期診断終了後、レディ状態を該上位装
    置(1) に報告してからステージングを開始させ、該上位
    装置(1) からのアクセスを受付けて、ステージング完了
    のデータに対しては直ちにデータの転送を開始し、ステ
    ージング未完了のデータに対してはビジー状態を報告し
    てステージングの完了を待ち、該データのステージング
    が完了した時ビジー状態を解除して、データの転送を開
    始することを特徴とする半導体記憶装置のステージング
    方法。
JP20209091A 1991-08-13 1991-08-13 半導体記憶装置のステージング方法 Withdrawn JPH0546328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20209091A JPH0546328A (ja) 1991-08-13 1991-08-13 半導体記憶装置のステージング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20209091A JPH0546328A (ja) 1991-08-13 1991-08-13 半導体記憶装置のステージング方法

Publications (1)

Publication Number Publication Date
JPH0546328A true JPH0546328A (ja) 1993-02-26

Family

ID=16451804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20209091A Withdrawn JPH0546328A (ja) 1991-08-13 1991-08-13 半導体記憶装置のステージング方法

Country Status (1)

Country Link
JP (1) JPH0546328A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000090004A (ja) * 1998-09-11 2000-03-31 Fujitsu Ltd メモリ管理テーブル作成方法及びメモリ装置
US7554830B2 (en) 2001-06-11 2009-06-30 Renesas Technology Corp. Semiconductor device with non-volatile memory and random access memory
JP2010225161A (ja) * 2010-04-13 2010-10-07 Renesas Electronics Corp 半導体記憶装置
JP2011192299A (ja) * 2011-05-20 2011-09-29 Renesas Electronics Corp メモリモジュールとコントローラ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000090004A (ja) * 1998-09-11 2000-03-31 Fujitsu Ltd メモリ管理テーブル作成方法及びメモリ装置
US7554830B2 (en) 2001-06-11 2009-06-30 Renesas Technology Corp. Semiconductor device with non-volatile memory and random access memory
US7872895B2 (en) 2001-06-11 2011-01-18 Renesas Electronics Corporation Semiconductor device with non-volatile memory and random access memory
US8432716B2 (en) 2001-06-11 2013-04-30 Renesas Electronics Corporation Semiconductor device with non-volatile memory and random access memory
JP2010225161A (ja) * 2010-04-13 2010-10-07 Renesas Electronics Corp 半導体記憶装置
JP2011192299A (ja) * 2011-05-20 2011-09-29 Renesas Electronics Corp メモリモジュールとコントローラ

Similar Documents

Publication Publication Date Title
US6507881B1 (en) Method and system for programming a peripheral flash memory via an IDE bus
JPH10320512A (ja) 不揮発性半導体ディスク装置
JPH03194774A (ja) 外部記憶装置の不良ブロック交替処理方式
EP0173967B1 (en) Microprogram load unit
US7447853B2 (en) Data copy device
JPH0546328A (ja) 半導体記憶装置のステージング方法
US6209001B1 (en) Back-up system capable of performing back-up operation at optional time
JPH01235075A (ja) ディスクメモリ制御装置
JP3550256B2 (ja) 情報処理装置
JPS5856165A (ja) レコ−ド更新方式
JPS63305445A (ja) 電源切断時のデ−タ書込み方式
JPH06348503A (ja) マスタ/スレーブ制御系を有する装置と、その制御方法
JP2002278705A (ja) コンピュータシステム
JPH0554009A (ja) プログラムロード方式
JPH06266626A (ja) 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置
JP3131844B2 (ja) 端末装置及び端末装置のメモリ・ダンプ転送方式
KR900007279B1 (ko) 사설교환기에서의 플로피 디스크 드라이버의 제어방법
JP4009401B2 (ja) ディスク制御装置及びプログラムを記録した記録媒体
JP2005025371A (ja) ディスクアレイ装置及びデータ書き込み制御方法
JP2002244857A (ja) 制御装置
JPH0621984B2 (ja) マイクロプログラムロ−ド方式
JPH11353170A (ja) フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法
JPH0227689B2 (ja)
JPH02129748A (ja) ユニットの動作設定方法
JPS62271163A (ja) 半導体フアイル装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981112