JPH0227689B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、情報処理装置におけるデータの処理
に先立つマイクロプログラムのロードに関し、特
にマイクロプログラムロードと初期設定とに関連
した論理装置の立上げ方式に関する。

（従来技術） 一般に、制御記憶回路にマイクロプログラムを
ロードし、このマイクロプログラムを順次読出し
てデータ処理を行う種類の論理装置を備えた情報
処理装置においては、データ処理の開始に先立つ
てマイクロプログラムを外部記憶装置から読出
し、それを制御記憶回路にロードすると共に、初
期設定を行う必要のあるレジスタにシフトパスを
用いて初期設定を行う必要がある。このようなマ
イクロプログラムロードは、システムの立上げ時
や、システムダウン後のシステム再立上げ時に実
施されるものであるため、初期設定は必要不可欠
であることは言うまでもない。

書換え可能な制御記憶回路では、電源が切断さ
れるごとに、その内容が破壊されてしまうため、
電源の切断状態からシステムを立上げるときには
必ずマイクロプログラムをロードする必要があ
る。しかしながら、電源が印加されている状態
で、再度立上げるときには、２回目以降から制御
記憶回路にマイクロプログラムをロードする必要
はないことは言うまでもない。しかし、従来この
種の情報処理装置では起動がかかる都度、論理装
置の制御記憶回路にマイクロプログラムをロード
していた。このため、システムダウン時に論理装
置の制御記憶回路に再度、マイクロプログラムを
ロードする必要のないときであつても、常にロー
ドが行われるため、平均修復時間が長くなつてし
まうという欠点があつた。

（発明の目的） 本発明の目的は、論理装置に起動がかかる都
度、あらかじめ設定された制御記憶回路にマイク
ロプログラムをロードするか否かを指示し、ロー
ドの指示が存在する場合に限つてマイクロプログ
ラムを制御記憶回路にロードすることにより、上
記欠点を解決し、システムダウン時の再立上げに
要する時間を短縮して平均修復時間を短かくして
保守性を高めた情報処理装置を提供することにあ
る。

（発明の構成） 本発明による情報処理装置は、制御記憶回路に
マイクロプログラムをロードし、このマイクロプ
ログラムを順次読み出してデータ処理を行う論理
装置において、演算制御回路と、制御記憶回路
と、スタートアツプ制御回路を含む指示手段と、
外部記憶装置を含む設定手段とを備えたものであ
る。

演算制御回路は、論理装置に初期設定要求があ
つたとき、シフトパスを使用して初期設定を行う
必要のあるレジスタを備えたものである。

制御記憶回路は書きかえ可能であつて、マイク
ロプログラムを記憶し、演算制御回路にマイクロ
命令を与えるためのものである。

スタートアツプ制御回路を含む指示手段、制御
記憶回路に対して、論理装置に初期設定要求があ
つたとき、マイクロプログラムをロードするか否
かを指示するためのものである。

外部記憶装置を含む設定手段は、前記論理装置
に初期設定要求があつた時、指示手段の制御のも
とで電源切断状態からシステムを立ち上げるとき
は、前記マイクロプログラムを前記制御記憶回路
にロードして、電源を加えたままの状態で再度シ
ステムを立ち上げるときには前記マイクロプログ
ラムを前記制御記憶回路にロードしないように制
御し、その後、レジスタにデータをセツトするた
めのものである。

（実施例） 次に本発明について図面を参照して詳細に説明
する。

本発明による情報処理装置の一実施例を第１図
に示す。第１図において、情報処理装置は制御記
憶回路１と、演算制御回路２と、制御記憶アドレ
スレジスタ３と、制御記憶読出しレジスタ４と、
制御記憶書込みレジスタ５と、シフトデータメモ
リ６と、シフトデータメモリアドレスレジスタ７
と、シフト制御回路８と、スタートアツプ制御回
路９と、外部記憶装置１０とを具備して構成した
ものである。

制御記憶装置１はマイクロプログラムを記憶す
るためのものであり、制御記憶読出しレジスタ４
は制御記憶回路１からの読出しデータを格納する
ためのものである。演算制御回路２は制御記憶読
出しレジスタ４に格納されたマイクロ命令にした
がつて制御され、主要な演算および装置全体の制
御を行うためのものである。演算制御回路２には
シフトパスを使用して初期設定を行う必要のある
レジスタが含まれている。制御記憶アドレスレジ
スタ３は制御記憶回路１のアドレスを格納するた
めのものであり、制御記憶書込みレジスタ５は制
御記憶回路１にマイクロプログラムをロードする
とき、ロードデータを格納するためのものであ
る。シフトデータメモリ６はシフトデータを格納
するためのものであり、シフトデータメモリアド
レスレジスタ７はシフトデータメモリ６のアドレ
スを格納するためのものである。外部記憶装置１
０は制御記憶回路１に格納するためのマイクロプ
ログラムのデータや、あらかじめシフトパスを使
用して初期設定する必要のあるレジスタに格納す
るための初期設定データを格納しておくためのも
のである。スタートアツプ制御回路９は、信号線
３１上のスタートアツプ指示信号に応じて制御記
憶回路１にマイクロプログラムをロードするか否
かを指示するための信号線３２上のマイクロプロ
グラムロードバイパス信号にしたがつて、外部記
憶装置１０からデータをシフトデータメモリ６に
転送するものである。シフト制御回路８は信号線
３３上のロード指示信号にしたがつて制御を行
い、シフトデータメモリ６の内容をシフトパスを
使用して制御記憶書込みレジスタ５と、制御記憶
アドレスレジスタ３と、演算制御回路２に含まれ
た初期設定の必要なレジスタとに格納するための
ものである。ここで、信号線３０はライトパルス
信号をスタートアツプ制御回路路９から制御記憶
回路１に与えるためのものであり、ライトパルス
信号は制御記憶書込みレジスタ５の内容を、その
ときの制御記憶アドレスレジスタ３の内容にした
がつて制御記憶回路１に書込むよう指示するもの
である。

本発明による情報処理装置の通常の動作時に
は、制御記憶アドレスレジスタ３の内容にしたが
つて、制御記憶回路１から制御記憶読出しレジス
タ４に読出されたマイクロ命令にしたがつて演算
制御回路２が制御され、演算制御回路２は次に読
出すべきマイクロ命令のアドレスを生成し、制御
記憶アドレスレジスタ３にこれを格納してデータ
処理を行う。

電源を切断した状態からシステムを立上げると
きには、制御記憶回路１にマイクロプログラムを
ロードする必要があるので、マイクロプログラム
ロードバイパス信号は０にセツトされ、その後で
信号線３１上のスタートアツプ指示信号により論
理装置に起動がかけられる。スタートアツプ指示
信号により起動をかけられたスタートアツプ制御
回路９は、最初にマイクロプログラムを外部記憶
装置１０から制御記憶回路１にロードする。すな
わち、外部記憶装置１０に格納されたマイクロプ
ログラムのアドレスデータとマイクロ命令データ
とをデータメモリ６に格納し、信号線３３上のロ
ード指示信号によりシフト制御回路８に対してシ
フトパスを使用して制御記憶アドレスレジスタ３
と、制御記憶書込みレジスタ５とにそれぞれ格納
するよう指示する。シフト制御回路８は、シフト
データメモリ６に格納された制御記憶回路１のア
ドレスと付随したデータとをそれぞれシフトデー
タメモリアドレスレジスタ７にセツトされたアド
レスにしたがつて読出し、シフトパスを使用して
制御記憶アドレスレジスタ３と、制御記憶書込み
レジスタ５とにそれぞれ格納する。

次にスタートアツプ制御回路９は、制御記憶ア
ドレスレジスタ３の内容にしたがい、信号線３０
上のライトパルス信号を使用して制御記憶書込み
レジスタ５の内容を制御記憶回路１にロードす
る。同様の手順により、外部記憶装置１０から制
御記憶回路１のアドレスと付随したデータとを取
出し、順次、制御記憶回路１にロードする。制御
記憶回路１へのマイクロプログラムローデイング
が完了すると、次にスタートアツプ制御回路９は
演算制御回路２に含まれた初期設定の必要なレジ
スタに対して、外部記憶装置１０からの初期設定
データをシフトデータメモリ６に格納し、シフト
パスを使用してシフト制御回路８の制御のもとに
演算制御回路２に含まれた初期設定の必要なレジ
スタにシフトインする。

以上により、電源切断状態からシステムを立上
げるときのマイクロプログラムロードは終了す
る。この場合、１ワードづつライトパルス信号を
用いて制御記憶回路１にロードしなければならな
いので、マイクロプログラムを制御記憶回路１に
ロードするのにマイクロプログラムロード時間の
大半が費やされるわけである。

電源を加えたままの状態で再度システムを立上
げるときには、２回目以降から制御記憶回路１に
マイクロプログラムをロードする必要はない。こ
の場合には、信号線３２上のマイクロプログラム
ロードバイパス信号の状態を１にして、信号線３
１上のスタートアツプ指示信号によりスタートア
ツプ制御回路９に起動をかける。

信号線３２上のマイクロプログラムロードバイ
パス信号の状態が１のときには、スタートアツプ
制御回路９は制御記憶回路１にマイクロプログラ
ムをロードせず、演算制御回路２に含まれた初期
設定が必要なレジスタだけにシフトパスを使用し
て外部記憶装置１０からの初期設定データをセツ
トする。この場合、マイクロプログラムロードに
費やされる時間は、制御記憶回路１にマイクロプ
ログラムをロードする必要のあるときに比べて極
めて短かいので、システムのスタートアツプ時間
を短縮することができる。

（発明の効果） 本発明には以上説明したように、制御記憶回路
にマイクロプログラムをロードするか否かを指定
する信号にしたがい、その制御のもとでマイクロ
プログラムを制御記憶回路にロードし、あらかじ
めシフトパスを使用して初期設定する必要のある
レジスタだけにデータをセツトすることによりシ
ステムダウン時の再立上げにおいて、電源を切断
した状態から立上げる必要がないため、平均修復
時間を短縮できるという効果がある。

【図面の簡単な説明】

第１図は、本発明による情報処理装置の構成を
示すブロツク図である。 １……制御記憶回路、２……演算制御回路、３
……制御記憶アドレスレジスタ、４……制御記憶
読出しレジスタ、５……制御記憶書込みレジス
タ、６……シフトデータメモリ、７……シフトデ
ータメモリアドレスレジスタ、８……シフト制御
回路、９……スタートアツプ制御回路、１０……
外部記憶装置、３０〜３３……信号線。

Claims (1)

【特許請求の範囲】
1. １ 制御記憶回路にマイクロプログラムをロード
   し、このマイクロプログラムを順次読み出してデ
   ータ処理を行う論理装置において、論理装置に初
   期設定要求があつた時、シフトパスを使用して初
   期設定を行う必要のあるレジスタを備えた演算制
   御回路と、書きかえ可能であつてマイクロプログ
   ラムを記憶し、前記演算制御回路にマイクロ命令
   を与えるための制御記憶回路と、前記制御記憶回
   路に、論理装置に初期設定要求があつた時、マイ
   クロプログラムをロードするか否かを指示するた
   めのスタートアツプ制御回路を含む指示手段と、
   前記論理装置に初期設定要求があつた時、前記指
   示手段の制御のもとで電源切断状態からシステム
   を立ち上げるときは、前記マイクロプログラムを
   前記制御記憶回路にロードして、電源を加えたま
   まの状態で再度システムを立ち上げるときには前
   記マイクロプログラムを前記制御記憶回路にロー
   ドしないように制御し、その後、前記レジスタに
   データをセツトするための外部記憶装置を含む設
   定手段とを具備して構成したことを特徴とする情
   報処理装置。