JPH11143718A - Ｂｉｏｓ格納並びに制御方法 - Google Patents
Ｂｉｏｓ格納並びに制御方法Info
- Publication number
- JPH11143718A JPH11143718A JP9302919A JP30291997A JPH11143718A JP H11143718 A JPH11143718 A JP H11143718A JP 9302919 A JP9302919 A JP 9302919A JP 30291997 A JP30291997 A JP 30291997A JP H11143718 A JPH11143718 A JP H11143718A
- Authority
- JP
- Japan
- Prior art keywords
- bios
- storage device
- processing unit
- central processing
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 ＢＩＯＳの格納専用のフラッシュＲＯＭを使
用せず、小型コンピュータの装置構成を簡単化し、コス
トを削減を図る。また、ＢＩＯＳ内容の増加に対し、容
易にＢＩＯＳ内容の変更を可能とし、保守性の向上を図
る。 【解決手段】 本発明による小型コンピュータは、ＢＩ
ＯＳをＨＤＤ固定記憶装置の所定の領域に格納してお
く。電源投入後、ＣＰＵを初期化状態にしておくことに
より、ＣＰＵがアクセスすることを防ぐ。初期化状態の
間に、ＨＤＤに格納されたＢＩＯＳをメモリに展開す
る。ＢＩＯＳのメモリへの展開が終了したら、ＣＰＵの
初期化を解除し、ＢＩＯＳが展開されているメモリへの
アクセスを開始する。
用せず、小型コンピュータの装置構成を簡単化し、コス
トを削減を図る。また、ＢＩＯＳ内容の増加に対し、容
易にＢＩＯＳ内容の変更を可能とし、保守性の向上を図
る。 【解決手段】 本発明による小型コンピュータは、ＢＩ
ＯＳをＨＤＤ固定記憶装置の所定の領域に格納してお
く。電源投入後、ＣＰＵを初期化状態にしておくことに
より、ＣＰＵがアクセスすることを防ぐ。初期化状態の
間に、ＨＤＤに格納されたＢＩＯＳをメモリに展開す
る。ＢＩＯＳのメモリへの展開が終了したら、ＣＰＵの
初期化を解除し、ＢＩＯＳが展開されているメモリへの
アクセスを開始する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＩＯＳの格納方
法に関し、特に、小型コンピュータ装置のＢＩＯＳ格納
並びに制御方法に関する。
法に関し、特に、小型コンピュータ装置のＢＩＯＳ格納
並びに制御方法に関する。
【０００２】
【従来の技術】従来、小型コンピュータのＢＩＯＳ（Ba
sic I/O Software）は、ＢＩＯＳ専用のフラッシュＲＯ
Ｍに格納されている。
sic I/O Software）は、ＢＩＯＳ専用のフラッシュＲＯ
Ｍに格納されている。
【０００３】図３は、従来のＢＩＯＳ格納並びに制御方
法を説明するための小型コンピュータの一例を示すブロ
ック図である。
法を説明するための小型コンピュータの一例を示すブロ
ック図である。
【０００４】ＣＰＵ１０１は小型コンピュータを動作さ
せる中央処理装置である。メモリ１０３は主記憶装置で
メモリコントローラ１０２により制御される。フラッシ
ュＲＯＭ１０５はＢＩＯＳを格納しており、システムコ
ントローラ１０４により制御される。
せる中央処理装置である。メモリ１０３は主記憶装置で
メモリコントローラ１０２により制御される。フラッシ
ュＲＯＭ１０５はＢＩＯＳを格納しており、システムコ
ントローラ１０４により制御される。
【０００５】ＨＤＤ１０７は固定記憶装置で、ＨＤＤコ
ントローラ１０６により制御される。
ントローラ１０６により制御される。
【０００６】次に動作を説明する。電源投入後、ＣＰＵ
１０１は、初期命令をリードするためにアクセスを開始
する。それに応じてシステムコントローラ１０４はＢＩ
ＯＳの格納されたフラッシュＲＯＭ１０５からデータを
ＣＰＵに渡す。ＣＰＵ１０１は命令が実行可能になるま
でフラッシュＲＯＭ１０５からＢＩＯＳデータをリード
することを繰り返す。メモリコントローラ１０２と、メ
モリ１０３と、ＨＤＤコントローラ１０６と、ＨＤＤ１
０７は何もしない。
１０１は、初期命令をリードするためにアクセスを開始
する。それに応じてシステムコントローラ１０４はＢＩ
ＯＳの格納されたフラッシュＲＯＭ１０５からデータを
ＣＰＵに渡す。ＣＰＵ１０１は命令が実行可能になるま
でフラッシュＲＯＭ１０５からＢＩＯＳデータをリード
することを繰り返す。メモリコントローラ１０２と、メ
モリ１０３と、ＨＤＤコントローラ１０６と、ＨＤＤ１
０７は何もしない。
【０００７】
【発明が解決しようとする課題】第１の問題点は、ＢＩ
ＯＳをフラッシュＲＯＭに格納するためのフラッシュＲ
ＯＭが必要となることである。
ＯＳをフラッシュＲＯＭに格納するためのフラッシュＲ
ＯＭが必要となることである。
【０００８】第２の問題点は、ＢＩＯＳを格納している
フラッシュＲＯＭが、小容量で一定容量に限られている
ため、容量を増加させるには、フラッシュＲＯＭ自体の
変更が必要となることである。その結果、ＢＩＯＳの内
容変更によるＢＩＯＳ容量の増加は容易に対応できな
い。
フラッシュＲＯＭが、小容量で一定容量に限られている
ため、容量を増加させるには、フラッシュＲＯＭ自体の
変更が必要となることである。その結果、ＢＩＯＳの内
容変更によるＢＩＯＳ容量の増加は容易に対応できな
い。
【０００９】本発明の目的は、ＢＩＯＳの格納専用のフ
ラッシュＲＯＭを削除し、小型コンピュータの装置構成
を簡単化し、コストを削減することである。
ラッシュＲＯＭを削除し、小型コンピュータの装置構成
を簡単化し、コストを削減することである。
【００１０】本発明の他の目的は、ＢＩＯＳ内容を変更
した際、ＢＩＯＳの容量が増加しても、容易にＢＩＯＳ
内容を変更し保守性を向上させることである。
した際、ＢＩＯＳの容量が増加しても、容易にＢＩＯＳ
内容を変更し保守性を向上させることである。
【００１１】
【課題を解決するための手段】本発明のＢＩＯＳ格納方
法は、ＢＩＯＳをフラッシュＲＯＭに格納するのではな
く、ＨＤＤ固定記憶装置に格納しておく領域（図１の６
１）を有しており、電源投入後、ＣＰＵを初期化状態に
しておき、その間、ＢＩＯＳをＨＤＤから主記憶装置へ
展開するステップと、ＢＩＯＳの主記憶装置への展開が
終了したら、ＣＰＵの初期化を解除し、ＢＩＯＳが展開
されている主記憶装置へのアクセスを開始するステップ
とを有している。
法は、ＢＩＯＳをフラッシュＲＯＭに格納するのではな
く、ＨＤＤ固定記憶装置に格納しておく領域（図１の６
１）を有しており、電源投入後、ＣＰＵを初期化状態に
しておき、その間、ＢＩＯＳをＨＤＤから主記憶装置へ
展開するステップと、ＢＩＯＳの主記憶装置への展開が
終了したら、ＣＰＵの初期化を解除し、ＢＩＯＳが展開
されている主記憶装置へのアクセスを開始するステップ
とを有している。
【００１２】本発明では、ＢＩＯＳをＨＤＤに格納して
いる。このため、小型コンピュータは、ＢＩＯＳを格納
するためのフラッシュＲＯＭの必要がなくなり、装置構
成が簡易化する。
いる。このため、小型コンピュータは、ＢＩＯＳを格納
するためのフラッシュＲＯＭの必要がなくなり、装置構
成が簡易化する。
【００１３】本発明による小型コンピュータは、電源投
入後、ＣＰＵを初期化状態にしておくことにより、ＣＰ
Ｕがアクセスすることを防ぐ。ＨＤＤコントローラ及び
メモリコントローラは、ＣＰＵが初期化状態の間に、Ｈ
ＤＤに格納されたＢＩＯＳを主記憶装置に展開し、展開
終了後に、ＣＰＵへの初期化を解除し、ＣＰＵが主記憶
装置をアクセスすることで、ＢＩＯＳデータを読み取
る。
入後、ＣＰＵを初期化状態にしておくことにより、ＣＰ
Ｕがアクセスすることを防ぐ。ＨＤＤコントローラ及び
メモリコントローラは、ＣＰＵが初期化状態の間に、Ｈ
ＤＤに格納されたＢＩＯＳを主記憶装置に展開し、展開
終了後に、ＣＰＵへの初期化を解除し、ＣＰＵが主記憶
装置をアクセスすることで、ＢＩＯＳデータを読み取
る。
【００１４】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００１５】図１は本発明のＢＩＯＳ格納並びに制御方
法による装置構成の一実施例を示すブロック図である。
装置構成は、図を参照すると、ＣＰＵ１と、メモリ３
と、メモリ３を制御するメモリコントローラ２と、小型
コンピュータを制御するシステムコントローラ４と、Ｈ
ＤＤ６と、ＨＤＤ６を制御し、ＨＤＤ６のデータをメモ
リ３に転送するＨＤＤコントローラ５により構成されて
いる。
法による装置構成の一実施例を示すブロック図である。
装置構成は、図を参照すると、ＣＰＵ１と、メモリ３
と、メモリ３を制御するメモリコントローラ２と、小型
コンピュータを制御するシステムコントローラ４と、Ｈ
ＤＤ６と、ＨＤＤ６を制御し、ＨＤＤ６のデータをメモ
リ３に転送するＨＤＤコントローラ５により構成されて
いる。
【００１６】ＢＩＯＳはＨＤＤ６のＢＩＯＳ格納領域６
１に格納されている。システムコントローラ４は、電源
投入時、ＣＰＵ初期化信号４１をアクティブにし、ＣＰ
Ｕに通知しておく。 ＨＤＤコントローラ５は、ＨＤＤ
６内のＢＩＯＳ格納領域６１のデータの転送を終了する
と、ＣＰＵ初期化解除信号５１をアクティブにし、シス
テムコントローラ４に通知する。システムコントローラ
４は、ＨＤＤコントローラ５からＣＰＵ初期化解除信号
５１がアクティブであることが通知されると、ＣＰＵ初
期化信号４１をインアクティブにする。
１に格納されている。システムコントローラ４は、電源
投入時、ＣＰＵ初期化信号４１をアクティブにし、ＣＰ
Ｕに通知しておく。 ＨＤＤコントローラ５は、ＨＤＤ
６内のＢＩＯＳ格納領域６１のデータの転送を終了する
と、ＣＰＵ初期化解除信号５１をアクティブにし、シス
テムコントローラ４に通知する。システムコントローラ
４は、ＨＤＤコントローラ５からＣＰＵ初期化解除信号
５１がアクティブであることが通知されると、ＣＰＵ初
期化信号４１をインアクティブにする。
【００１７】ＣＰＵ１は、電源投入後、ＣＰＵ初期化信
号４１により、初期化状態になっているが、ＣＰＵ初期
化信号４１がインアクティブになると、初期命令を読み
取るために、アクセスを開始する。メモリ３はメモリコ
ントローラ２により制御され、ＨＤＤ６内のＢＩＯＳ格
納領域６１のデータを展開しておく。
号４１により、初期化状態になっているが、ＣＰＵ初期
化信号４１がインアクティブになると、初期命令を読み
取るために、アクセスを開始する。メモリ３はメモリコ
ントローラ２により制御され、ＨＤＤ６内のＢＩＯＳ格
納領域６１のデータを展開しておく。
【００１８】次に、本発明の実施の形態の動作につい
て、図を参照して詳細に説明する。図２は本発明のＢＩ
ＯＳ格納並びに制御方法の動作を示すフローチャートで
ある。
て、図を参照して詳細に説明する。図２は本発明のＢＩ
ＯＳ格納並びに制御方法の動作を示すフローチャートで
ある。
【００１９】まず、小型コンピュータは、電源投入され
た後、ＨＤＤコントローラ５から最初にアクセスされる
領域としてＨＤＤ６にＢＩＯＳ格納領域６１が設けら
れ、ＢＩＯＳデータがＢＩＯＳ格納領域６１に格納され
ているものとする（Ｓ−１）。
た後、ＨＤＤコントローラ５から最初にアクセスされる
領域としてＨＤＤ６にＢＩＯＳ格納領域６１が設けら
れ、ＢＩＯＳデータがＢＩＯＳ格納領域６１に格納され
ているものとする（Ｓ−１）。
【００２０】小型コンピュータの電源投入後、システム
コントローラ４は、ＣＰＵ初期化信号４１をアクティブ
にし、ＣＰＵ１に通知する。ＣＰＵ１が、初期命令を読
み取るために、アクセスを開始しようとするが、ＣＰＵ
１は初期化状態のままとなっている（Ｓ−２）。
コントローラ４は、ＣＰＵ初期化信号４１をアクティブ
にし、ＣＰＵ１に通知する。ＣＰＵ１が、初期命令を読
み取るために、アクセスを開始しようとするが、ＣＰＵ
１は初期化状態のままとなっている（Ｓ−２）。
【００２１】ＨＤＤコントローラ５は、ＨＤＤ６内のＢ
ＩＯＳ格納領域６１に存在するＢＩＯＳデータをメモリ
コントローラ２の制御下でメモリ３に展開を開始する
（３−３）。
ＩＯＳ格納領域６１に存在するＢＩＯＳデータをメモリ
コントローラ２の制御下でメモリ３に展開を開始する
（３−３）。
【００２２】ＨＤＤコントローラ５はＢＩＯＳデータを
ＢＩＯＳ格納領域６１からすべて、メモリ３に展開終了
した後、ＣＰＵ初期化解除信号５１をアクティブにし、
システムコントローラ４に通知する。ＣＰＵ初期化解除
信号５１がアクティブになったことを通知されたシステ
ムコントローラ４は、電源投入後からアクティブにして
おいたＣＰＵ初期化信号４１をインアクティブにし、Ｃ
ＰＵ１に通知する（Ｓ−４）。
ＢＩＯＳ格納領域６１からすべて、メモリ３に展開終了
した後、ＣＰＵ初期化解除信号５１をアクティブにし、
システムコントローラ４に通知する。ＣＰＵ初期化解除
信号５１がアクティブになったことを通知されたシステ
ムコントローラ４は、電源投入後からアクティブにして
おいたＣＰＵ初期化信号４１をインアクティブにし、Ｃ
ＰＵ１に通知する（Ｓ−４）。
【００２３】ＣＰＵ１はＣＰＵ初期化信号４１がインア
クティブになったことで、初期化状態が解除され、初期
命令をリードするためにアクセスを開始する。ＣＰＵ１
がアクセスを開始すると、メモリコントローラ２はメモ
リ３に展開されたＢＩＯＳデータをＣＰＵ１に渡す。Ｃ
ＰＵ１は、命令実行が可能になるまでメモリ３からＢＩ
ＯＳデータの読み取りを繰り返す（Ｓ−５）。
クティブになったことで、初期化状態が解除され、初期
命令をリードするためにアクセスを開始する。ＣＰＵ１
がアクセスを開始すると、メモリコントローラ２はメモ
リ３に展開されたＢＩＯＳデータをＣＰＵ１に渡す。Ｃ
ＰＵ１は、命令実行が可能になるまでメモリ３からＢＩ
ＯＳデータの読み取りを繰り返す（Ｓ−５）。
【００２４】
【発明の効果】本発明によれば、従来ＢＩＯＳ格納用と
して存在したフラッシュＲＯＭが不要になり、ＢＩＯＳ
がＨＤＤに格納されるので、小型コンピュータが小型化
し、回路も簡素化し、コスト削減ができると言う効果が
ある。また、一般にＢＩＯＳ容量に比較し、ＨＤＤの容
量が極めて大きいので、ＢＩＯＳの内容変更によるＢＩ
ＯＳ容量増加に容易に対応でき、小型コンピュータの機
能向上、保守性向上が図れると言う効果がある。
して存在したフラッシュＲＯＭが不要になり、ＢＩＯＳ
がＨＤＤに格納されるので、小型コンピュータが小型化
し、回路も簡素化し、コスト削減ができると言う効果が
ある。また、一般にＢＩＯＳ容量に比較し、ＨＤＤの容
量が極めて大きいので、ＢＩＯＳの内容変更によるＢＩ
ＯＳ容量増加に容易に対応でき、小型コンピュータの機
能向上、保守性向上が図れると言う効果がある。
【図面の簡単な説明】
【図１】本発明のＢＩＯＳ格納並びに制御方法による装
置構成の一実施例を示すブロック図である。
置構成の一実施例を示すブロック図である。
【図２】本発明のＢＩＯＳ格納並びに制御方法の動作を
示すフローチャートである。
示すフローチャートである。
【図３】従来のＢＩＯＳ格納並びに制御方法を説明する
ための小型コンピュータの一例を示すブロック図であ
る。
ための小型コンピュータの一例を示すブロック図であ
る。
１ ＣＰＵ ２ メモリコントローラ ３ メモリ ４ システムコントローラ ５ ＨＤＤコントローラ ６ ＨＤＤ ４１ ＣＰＵ初期化信号 ５１ ＣＰＵ初期化解除信号 ６１ ＢＩＯＳ格納領域
Claims (7)
- 【請求項１】 小型コンピュータのＢＩＯＳ格納並びに
制御方法において、 ＢＩＯＳを固定記憶装置に格納させておくステップと、 電源投入後、中央処理装置を初期化状態にして、中央処
理装置がアクセスすることを防ぎ、初期化状態の間に、
固定記憶装置に格納されたＢＩＯＳを主記憶装置に展開
し、展開終了後、中央処理装置の初期化を解除し、主記
憶装置へのアクセスを開始するステップを有することを
特徴とするＢＩＯＳ格納並びに制御方法。 - 【請求項２】 小型コンピュータのＢＩＯＳ格納並びに
制御方法において、 電源投入時から、初期化解除命令が出るまでの一定期
間、中央処理装置を初期化状態にしておくステップと、 ＢＩＯＳを固定記憶装置固定記憶装置の所定の領域に格
納しておき、前記初期化状態の間に、固定記憶装置に格
納されたＢＩＯＳを主記憶装置に展開し、展開終了後、
中央処理装置の初期化を解除し、主記憶装置へのアクセ
スを開始するステップを有することを特徴とするＢＩＯ
Ｓ格納並びに制御方法。 - 【請求項３】 小型コンピュータのＢＩＯＳ格納並びに
制御方法において、 電源投入後、固定記憶装置に格納されているＢＩＯＳを
中央処理装置の介在なしに主記憶装置に展開するステッ
プと、 ＢＩＯＳを固定記憶装置固定記憶装置の所定の領域に格
納しておき、電源投入後、中央処理装置を初期化状態に
しておくことにより、中央処理装置がアクセスすること
を防ぎ、前記ＢＩＯＳの主記憶装置への展開終了後、中
央処理装置の初期化を解除し、主記憶装置へのアクセス
を開始するステップを有することを特徴とするＢＩＯＳ
格納並びに制御方法。 - 【請求項４】 小型コンピュータのＢＩＯＳ格納並びに
制御方法において、 固定記憶装置から主記憶装置にＢＩＯＳの展開を終了し
たことを初期化解除命令として中央処理装置に通知する
ステップと、 ＢＩＯＳを固定記憶装置固定記憶装置の所定の領域に格
納しておき、電源投入後、中央処理装置を初期化状態に
しておくことにより、中央処理装置がアクセスすること
を防ぎ、初期化状態の間に、固定記憶装置に格納された
ＢＩＯＳを主記憶装置に展開し、 ＢＩＯＳが展開され
ている主記憶装置へのアクセスを開始するステップを有
することを特徴とするＢＩＯＳ格納並びに制御方法。 - 【請求項５】 小型コンピュータのＢＩＯＳ格納並びに
制御方法において、 中央処理装置の初期化が解除された直後、該中央処理装
置が、主記憶装置へアクセス開始するステップと、 ＢＩＯＳを固定記憶装置固定記憶装置の所定の領域に格
納しておき、電源投入後、中央処理装置を初期化状態に
しておくことにより、中央処理装置がアクセスすること
を防ぎ、初期化状態の間に、固定記憶装置に格納された
ＢＩＯＳを主記憶装置に展開し、展開終了後、中央処理
装置の初期化を解除するステップを有することを特徴と
するＢＩＯＳ格納並びに制御方法。 - 【請求項６】 小型コンピュータのＢＩＯＳ格納並びに
制御方法において、 電源投入時から、初期化解除命令が出るまでの一定期
間、中央処理装置を初期化状態にしておくステップと、 電源投入後、ＢＩＯＳを固定記憶装置の所定の領域に格
納しておき、格納されているＢＩＯＳを中央処理装置の
介在なしに主記憶装置に展開するステップと、 固定記憶装置から主記憶装置にＢＩＯＳの展開を終了し
たことを初期化解除命令として中央処理装置に通知する
ステップと、 中央処理装置の初期化が解除された直後、該中央処理装
置が、主記憶装置へアクセス開始するステップを有する
ことを特徴とするＢＩＯＳ格納並びに制御方法。 - 【請求項７】 小型コンピュータのＢＩＯＳ格納並びに
制御方法において、 ＢＩＯＳを固定記憶装置に格納するステップと、 電源投入時から、初期化解除命令が出るまでの一定期
間、中央処理装置を初期化状態にしておくステップと、 電源投入後、固定記憶装置に格納されているＢＩＯＳを
中央処理装置の介在なしに主記憶装置に展開するステッ
プと、 固定記憶装置から主記憶装置にＢＩＯＳの展開を終了し
たことを初期化解除命令として中央処理装置に通知する
ステップと、 中央処理装置の初期化が解除された直後、該中央処理装
置が、主記憶装置へアクセス開始するステップを有する
ことを特徴とするＢＩＯＳ格納並びに制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9302919A JPH11143718A (ja) | 1997-11-05 | 1997-11-05 | Ｂｉｏｓ格納並びに制御方法 |
| US09/186,441 US6286096B1 (en) | 1997-11-05 | 1998-11-05 | System for preventing a CPU from an input of a power source until the completion of transferring BIOS data from a hard disk to a main memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9302919A JPH11143718A (ja) | 1997-11-05 | 1997-11-05 | Ｂｉｏｓ格納並びに制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11143718A true JPH11143718A (ja) | 1999-05-28 |
Family
ID=17914706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9302919A Pending JPH11143718A (ja) | 1997-11-05 | 1997-11-05 | Ｂｉｏｓ格納並びに制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6286096B1 (ja) |
| JP (1) | JPH11143718A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7237105B2 (en) | 2003-05-07 | 2007-06-26 | International Business Machines Corporation | Startup system and method using boot code |
| US7356684B2 (en) | 2004-04-07 | 2008-04-08 | Samsung Electronics Co., Ltd. | Booting system and/or method for initializing peripherals |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004101560A1 (en) * | 2003-05-13 | 2004-11-25 | Synthon B.V. | Processes for making thiazolidinedione derivatives and compounds thereof |
| GB2411982B (en) * | 2004-03-11 | 2007-04-11 | Giga Byte Tech Co Ltd | Apparatus and method for fast booting computer |
| KR101085898B1 (ko) * | 2005-01-20 | 2011-11-23 | 삼성전자주식회사 | 하드 디스크 드라이브에 시스템 프로그램을 저장하는복합영상기기 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4896289A (en) * | 1987-07-29 | 1990-01-23 | Xitron, Inc. | Expansion interface board system for connecting several personal computers to an electronic typesetter connected to a host personal computer |
| JPH01154226A (ja) | 1987-12-10 | 1989-06-16 | Nec Corp | Ｂｉｏｓ内蔵ハードディスク装置システム |
| JPH01292531A (ja) | 1988-05-20 | 1989-11-24 | Nec Corp | 制御プログラムの転送方式 |
| US5022077A (en) * | 1989-08-25 | 1991-06-04 | International Business Machines Corp. | Apparatus and method for preventing unauthorized access to BIOS in a personal computer system |
| JPH03256127A (ja) | 1990-03-07 | 1991-11-14 | Mitsubishi Heavy Ind Ltd | マイクロプロセッサシステム |
| JPH0488432A (ja) | 1990-07-25 | 1992-03-23 | Nec Corp | パーソナル・コンピュータ |
| US5430881A (en) * | 1990-12-28 | 1995-07-04 | Dia Semicon Systems Incorporated | Supervisory control method and power saving control unit for computer system |
| JPH0561821A (ja) * | 1991-07-30 | 1993-03-12 | Canon Inc | データ転送方法 |
| US5420998A (en) * | 1992-04-10 | 1995-05-30 | Fujitsu Limited | Dual memory disk drive |
| US5610981A (en) * | 1992-06-04 | 1997-03-11 | Integrated Technologies Of America, Inc. | Preboot protection for a data security system with anti-intrusion capability |
| US5600801A (en) * | 1993-07-15 | 1997-02-04 | Dell Usa, L.P. | Multiple function interface device for option card |
| US5687392A (en) * | 1994-05-11 | 1997-11-11 | Microsoft Corporation | System for allocating buffer to transfer data when user buffer is mapped to physical region that does not conform to physical addressing limitations of controller |
| US5696917A (en) * | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
| JP2988866B2 (ja) * | 1996-02-29 | 1999-12-13 | 株式会社東芝 | コンピュータシステム |
| US5829012A (en) * | 1996-04-19 | 1998-10-27 | Unisys Corporation | System for programmably providing modified read signals within a ROM-based memory |
| US5842012A (en) * | 1996-05-15 | 1998-11-24 | Vlsi Technology, Inc. | Efficient soft reset in a personal computer |
| US5892943A (en) * | 1996-12-30 | 1999-04-06 | Standard Microsystems Corp. | Shared bios ROM warm boot |
-
1997
- 1997-11-05 JP JP9302919A patent/JPH11143718A/ja active Pending
-
1998
- 1998-11-05 US US09/186,441 patent/US6286096B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7237105B2 (en) | 2003-05-07 | 2007-06-26 | International Business Machines Corporation | Startup system and method using boot code |
| US7356684B2 (en) | 2004-04-07 | 2008-04-08 | Samsung Electronics Co., Ltd. | Booting system and/or method for initializing peripherals |
Also Published As
| Publication number | Publication date |
|---|---|
| US6286096B1 (en) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002245022A (ja) | マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム | |
| JP4824345B2 (ja) | 活性ファームウェア交換装置 | |
| JPH11143718A (ja) | Ｂｉｏｓ格納並びに制御方法 | |
| JPH067380B2 (ja) | マルチプロセッサシステム | |
| JPS61180352A (ja) | プログラムダウンロ−ド方式 | |
| JP2006260092A (ja) | 情報処理装置またはデータ転送制御装置 | |
| JP2001101004A (ja) | 電子装置 | |
| JP2006261996A (ja) | 情報処理装置 | |
| JPH0546328A (ja) | 半導体記憶装置のステージング方法 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH0227689B2 (ja) | ||
| JP2561340B2 (ja) | 情報処理装置 | |
| JPH04273556A (ja) | 通信処理装置起動方式 | |
| JP2001256055A (ja) | プログラムダウンロード方式 | |
| JPH10320366A (ja) | 非常駐型プログラム・ローディング方式 | |
| JPH1185529A (ja) | データ記憶システム及びコンピュータシステムの起動方法 | |
| JP2024070705A (ja) | 情報処理装置、データ制御方法、及びデータ制御プログラム | |
| JPH01229289A (ja) | 外字処理方式 | |
| JPH0869444A (ja) | マルチプロセッサシステム | |
| JPS6345660A (ja) | Ｒａｍデイスクを用いたパソコンの起動方法 | |
| JPS6213704B2 (ja) | ||
| JP2005025371A (ja) | ディスクアレイ装置及びデータ書き込み制御方法 | |
| JPH04169929A (ja) | ブートプライオリティ変更装置 | |
| JPH11250028A (ja) | マイクロプログラムの高速ローディング方法及び制御装置 | |
| JPS5842484B2 (ja) | オ−バラン防止方式 |