JPH11250028A - マイクロプログラムの高速ローディング方法及び制御装置 - Google Patents
マイクロプログラムの高速ローディング方法及び制御装置Info
- Publication number
- JPH11250028A JPH11250028A JP4674298A JP4674298A JPH11250028A JP H11250028 A JPH11250028 A JP H11250028A JP 4674298 A JP4674298 A JP 4674298A JP 4674298 A JP4674298 A JP 4674298A JP H11250028 A JPH11250028 A JP H11250028A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- processor
- shared memory
- processors
- loading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】マルチプロセッサアーキテクチャを採用し、各
プロセッサからアクセス可能、かつマイクロプログラム
を格納可能な共有メモリを有しているシステムにおい
て、マイクロプログラムの転送をサービスプロセッサと
の間の通信により実現する場合、プロセッサ数が増加す
るとマイクロプログラムの転送に要する総和時間が大き
くなる。このことは、高性能を目的としているシステム
においては好ましくないため、システムのマイクロプロ
グラムローディング方式の検討によるマイクロプログラ
ムのローディング所要時間の短縮が必要となっている。 【解決手段】マイクロプログラムを共有メモリに配置
し、共有メモリから同時に各プロセッサへマイクロプロ
グラムを転送することにより、マイクロプログラムを高
速にローディングすることを可能となる。マイクロプロ
グラム交換の際、および、複数の新しいプロセッサをシ
ステムに追加する際の所要時間の短縮を可能としてい
る。
プロセッサからアクセス可能、かつマイクロプログラム
を格納可能な共有メモリを有しているシステムにおい
て、マイクロプログラムの転送をサービスプロセッサと
の間の通信により実現する場合、プロセッサ数が増加す
るとマイクロプログラムの転送に要する総和時間が大き
くなる。このことは、高性能を目的としているシステム
においては好ましくないため、システムのマイクロプロ
グラムローディング方式の検討によるマイクロプログラ
ムのローディング所要時間の短縮が必要となっている。 【解決手段】マイクロプログラムを共有メモリに配置
し、共有メモリから同時に各プロセッサへマイクロプロ
グラムを転送することにより、マイクロプログラムを高
速にローディングすることを可能となる。マイクロプロ
グラム交換の際、および、複数の新しいプロセッサをシ
ステムに追加する際の所要時間の短縮を可能としてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、制御装置に関し、
特に、マルチプロセッサアーキテクチャを用いた情報処
理システムにおいて、システムを制御するマイクロプロ
グラムのオンラインローディング方式及び制御装置に関
する。
特に、マルチプロセッサアーキテクチャを用いた情報処
理システムにおいて、システムを制御するマイクロプロ
グラムのオンラインローディング方式及び制御装置に関
する。
【０００２】
【従来の技術】近年、制御装置の高性能、高信頼性、高
拡張性を目的として、マルチプロセッサアーキテクチャ
の採用が盛んに行われるようになった。複数のプロセッ
サで並列処理をすることにより性能の向上を実現し、同
一の機能を有するプロセッサを複数有することでプロセ
ッサ故障の際にシステム動作の継続を可能とすることに
より信頼性の向上を実現し、複数のプロセッサを共通バ
スに接続することにより高拡張性を実現している。
拡張性を目的として、マルチプロセッサアーキテクチャ
の採用が盛んに行われるようになった。複数のプロセッ
サで並列処理をすることにより性能の向上を実現し、同
一の機能を有するプロセッサを複数有することでプロセ
ッサ故障の際にシステム動作の継続を可能とすることに
より信頼性の向上を実現し、複数のプロセッサを共通バ
スに接続することにより高拡張性を実現している。
【０００３】マルチプロセッサアーキテクチャを採用し
ているシステムでは、システムのもつ冗長性により、一
部のプロセッサでマイクロプログラムのローディング中
も、残りのプロセッサを用いてシステム動作を停止する
ことなく、システムを制御するマイクロプログラムの交
換を実現している。また、概システムにおいて、プロセ
ッサの交換やプロセッサの増設を行う際も、現在動作中
のプロセッサのマイクロプログラムと同じものを、新し
くシステムに加わるプロセッサにローディングすること
により、概プロセッサのシステムへの参加を可能にして
いる。
ているシステムでは、システムのもつ冗長性により、一
部のプロセッサでマイクロプログラムのローディング中
も、残りのプロセッサを用いてシステム動作を停止する
ことなく、システムを制御するマイクロプログラムの交
換を実現している。また、概システムにおいて、プロセ
ッサの交換やプロセッサの増設を行う際も、現在動作中
のプロセッサのマイクロプログラムと同じものを、新し
くシステムに加わるプロセッサにローディングすること
により、概プロセッサのシステムへの参加を可能にして
いる。
【０００４】
【発明が解決しようとする課題】マルチプロセッサアー
キテクチャを採用しているシステムにおいて、システム
を制御するマイクロプログラムの交換、プロセッサの交
換、プロセッサ数の増設を行う際のマイクロプログラム
のローディングのためのマイクロプログラムの転送は、
サービスプロセッサとそれぞれのプロセッサとの間の通
信により、サービスプロセッサに格納してあるマイクロ
プログラムをそれぞれのプロセッサに転送することによ
り、実現している。
キテクチャを採用しているシステムにおいて、システム
を制御するマイクロプログラムの交換、プロセッサの交
換、プロセッサ数の増設を行う際のマイクロプログラム
のローディングのためのマイクロプログラムの転送は、
サービスプロセッサとそれぞれのプロセッサとの間の通
信により、サービスプロセッサに格納してあるマイクロ
プログラムをそれぞれのプロセッサに転送することによ
り、実現している。
【０００５】しかし、この方法では、サービスプロセッ
サと概プロセッサとの通信が一対一であるため、マイク
ロプログラムのローディングを必要とするプロセッサ数
が増加すればするほどマイクロプログラムの転送に要す
る総和時間が大きくなり、システム全体としての、マイ
クロプログラムの交換に要する時間が大きくなり、サー
ビスプロセッサの動作がマイクロプログラムの転送に占
有される時間が大きくなる。高性能を目的としてマルチ
プロセッサアーキテクチャを採用しているシステムにお
いて、マイクロプログラムのローディングに要する時間
が大きいことは好ましくない。
サと概プロセッサとの通信が一対一であるため、マイク
ロプログラムのローディングを必要とするプロセッサ数
が増加すればするほどマイクロプログラムの転送に要す
る総和時間が大きくなり、システム全体としての、マイ
クロプログラムの交換に要する時間が大きくなり、サー
ビスプロセッサの動作がマイクロプログラムの転送に占
有される時間が大きくなる。高性能を目的としてマルチ
プロセッサアーキテクチャを採用しているシステムにお
いて、マイクロプログラムのローディングに要する時間
が大きいことは好ましくない。
【０００６】本発明は、こうした課題を踏まえ、システ
ムのマイクロプログラムローディング時間の短縮、サー
ビスプロセッサがマイクロプログラム転送に占有される
時間の短縮に寄与する。
ムのマイクロプログラムローディング時間の短縮、サー
ビスプロセッサがマイクロプログラム転送に占有される
時間の短縮に寄与する。
【０００７】
【課題を解決するための手段】前述した目的を達成する
ために、マイクロプログラムを格納するために用いる領
域を確保した不揮発メモリを有する複数のプロセッサ、
各プロセッサからアクセス可能、かつマイクロプログラ
ムを格納するために用いる領域を確保した共有メモリ、
および、システムを構成しているプロセッサと通信可
能、かつ外部からマイクロプログラムをインストールす
ることが可能なサービスプロセッサを有する制御装置に
おいて、本発明によるマイクロプログラムのローディン
グ方式では、同じマイクロプログラムを複数のプロセッ
サで動作させ、各々のプロセッサの動作を停止しても他
のプロセッサの動作によって、システム全体としての動
作条件を保つことが、システムを構成しているすべての
プロセッサに関して可能であり、サービスプロセッサか
らシステムを構成しているプロセッサを経由して共有メ
モリにマイクロプログラムを転送してマイクロプログラ
ムを共有メモリに配置することにより、システムのマイ
クロプログラム交換の際、あるいは、新しいプロセッサ
をシステムに追加する際、各プロセッサが同時にマイク
ロプログラムを共有メモリからプロセッサ内のローカル
メモリに転送し、マイクロプログラムを高速にローディ
ングすること、および、サービスプロセッサの動作を必
要としないことを可能としている。
ために、マイクロプログラムを格納するために用いる領
域を確保した不揮発メモリを有する複数のプロセッサ、
各プロセッサからアクセス可能、かつマイクロプログラ
ムを格納するために用いる領域を確保した共有メモリ、
および、システムを構成しているプロセッサと通信可
能、かつ外部からマイクロプログラムをインストールす
ることが可能なサービスプロセッサを有する制御装置に
おいて、本発明によるマイクロプログラムのローディン
グ方式では、同じマイクロプログラムを複数のプロセッ
サで動作させ、各々のプロセッサの動作を停止しても他
のプロセッサの動作によって、システム全体としての動
作条件を保つことが、システムを構成しているすべての
プロセッサに関して可能であり、サービスプロセッサか
らシステムを構成しているプロセッサを経由して共有メ
モリにマイクロプログラムを転送してマイクロプログラ
ムを共有メモリに配置することにより、システムのマイ
クロプログラム交換の際、あるいは、新しいプロセッサ
をシステムに追加する際、各プロセッサが同時にマイク
ロプログラムを共有メモリからプロセッサ内のローカル
メモリに転送し、マイクロプログラムを高速にローディ
ングすること、および、サービスプロセッサの動作を必
要としないことを可能としている。
【０００８】また、システムを構成している複数のプロ
セッサのうち、一部のプロセッサの動作を停止し、残り
のプロセッサの動作を継続し、その後、動作を停止して
いるプロセッサに新しいマイクロプログラムのローディ
ングを行い、その後、停止していた動作を再開し、次
に、同じ方法を用いて、新しいプログラムをローディン
グしていないプロセッサのマイクロプログラムのローデ
ィングを行い、システム全体としての動作を停止するこ
となくマイクロプログラムの交換を行う際のローディン
グに上記の方法を用いることにより、マイクロプログラ
ム交換時間の短縮を可能としている。
セッサのうち、一部のプロセッサの動作を停止し、残り
のプロセッサの動作を継続し、その後、動作を停止して
いるプロセッサに新しいマイクロプログラムのローディ
ングを行い、その後、停止していた動作を再開し、次
に、同じ方法を用いて、新しいプログラムをローディン
グしていないプロセッサのマイクロプログラムのローデ
ィングを行い、システム全体としての動作を停止するこ
となくマイクロプログラムの交換を行う際のローディン
グに上記の方法を用いることにより、マイクロプログラ
ム交換時間の短縮を可能としている。
【０００９】また、上記方式に従ってマイクロプログラ
ムのローディングを行うとともに、プロセッサ内部の不
揮発メモリへのマイクロプログラムの格納を行い、ま
た、共有メモリに格納するマイクロプログラム、不揮発
メモリに格納するプログラムのそれぞれにプログラムの
バージョンを特徴づける符号を付加することにより、共
有メモリからマイクロプログラムを取得できない場合、
あるいは、取得する必要がないと判断した場合には、不
揮発メモリからマイクロプログラムをローディングする
ことにより、共有メモリアクセス不可時のマイクロプロ
グラムのローディング、および、不要な共有メモリアク
セスの削減を可能としている。
ムのローディングを行うとともに、プロセッサ内部の不
揮発メモリへのマイクロプログラムの格納を行い、ま
た、共有メモリに格納するマイクロプログラム、不揮発
メモリに格納するプログラムのそれぞれにプログラムの
バージョンを特徴づける符号を付加することにより、共
有メモリからマイクロプログラムを取得できない場合、
あるいは、取得する必要がないと判断した場合には、不
揮発メモリからマイクロプログラムをローディングする
ことにより、共有メモリアクセス不可時のマイクロプロ
グラムのローディング、および、不要な共有メモリアク
セスの削減を可能としている。
【００１０】
【発明の実施の形態】本発明の実施例について、図面を
用いて以下詳細に説明する。図１は、本発明方式を適用
した制御装置のシステムブロック図である。プロセッサ
１、２、３、４、各プロセッサからアクセス可能な共有
メモリ５、プロセッサ１、２から制御される制御対象部
位６、プロセッサ３、４から制御される制御対象部位
７、プロセッサ１、２、３、４と通信可能なサービスプ
ロセッサ８、プロセッサ１、２、３、４と共有メモリ５
とのアクセスに用いる共有メモリアクセス用バス９、プ
ロセッサ１、２、３、４とサービスプロセッサ８との通
信に用いられるサービスプロセッサ−プロセッサ間通信
バス１０で構成される。プロセッサ１、２、３、４は、
それぞれプロセッサ制御部１１、２１、３１、４１、不
揮発メモリ１２、２２、３２、４２、ローカルメモリ１
３、２３、３３、４３、マイクロプログラム格納エリア
１４、２４、３４、４４、マイクロプログラムローディ
ングエリア１５、２５、３５、４５から構成され、共有
メモリ５にはマイクロプログラム格納エリア５１があ
り、サービスプロセッサ８にはプロセッサ制御部８１、
マイクロプログラム格納エリア８２がある。
用いて以下詳細に説明する。図１は、本発明方式を適用
した制御装置のシステムブロック図である。プロセッサ
１、２、３、４、各プロセッサからアクセス可能な共有
メモリ５、プロセッサ１、２から制御される制御対象部
位６、プロセッサ３、４から制御される制御対象部位
７、プロセッサ１、２、３、４と通信可能なサービスプ
ロセッサ８、プロセッサ１、２、３、４と共有メモリ５
とのアクセスに用いる共有メモリアクセス用バス９、プ
ロセッサ１、２、３、４とサービスプロセッサ８との通
信に用いられるサービスプロセッサ−プロセッサ間通信
バス１０で構成される。プロセッサ１、２、３、４は、
それぞれプロセッサ制御部１１、２１、３１、４１、不
揮発メモリ１２、２２、３２、４２、ローカルメモリ１
３、２３、３３、４３、マイクロプログラム格納エリア
１４、２４、３４、４４、マイクロプログラムローディ
ングエリア１５、２５、３５、４５から構成され、共有
メモリ５にはマイクロプログラム格納エリア５１があ
り、サービスプロセッサ８にはプロセッサ制御部８１、
マイクロプログラム格納エリア８２がある。
【００１１】図１の構成をもつ制御装置において、プロ
セッサ１、２、３、４の動作を行うマイクロプログラム
は、外部よりサービスプロセッサ８の中にあるマイクロ
プログラム格納エリア８２にインストールされる。マイ
クロプログラム格納エリア８２にあるマイクロプログラ
ムは、サービスプロセッサ−プロセッサ間通信バス１
０、プロセッサ１、２、３、４のいずれか、共有メモリ
アクセス用バス９を経由して、共有メモリ５の中にある
マイクロプログラム格納エリア５１に転送される。
セッサ１、２、３、４の動作を行うマイクロプログラム
は、外部よりサービスプロセッサ８の中にあるマイクロ
プログラム格納エリア８２にインストールされる。マイ
クロプログラム格納エリア８２にあるマイクロプログラ
ムは、サービスプロセッサ−プロセッサ間通信バス１
０、プロセッサ１、２、３、４のいずれか、共有メモリ
アクセス用バス９を経由して、共有メモリ５の中にある
マイクロプログラム格納エリア５１に転送される。
【００１２】プロセッサ１のローカルメモリ１３の中の
マイクロプログラムローディングエリア１５にマイクロ
プログラムをローディングするには、プロセッサ制御部
１１の制御により、共有メモリ５の中のマイクロプログ
ラム格納エリア５１から、共有メモリアクセス用バス９
を経由してローカルメモリ１３に転送したマイクロプロ
グラムをローディングする。また、同様にして、マイク
ロプログラムは不揮発メモリ１２の中にあるマイクロプ
ログラム格納エリアにも格納される。プロセッサ２、
３、４に関しても、同様にしてマイクロプログラムをロ
ーディングすることができる。
マイクロプログラムローディングエリア１５にマイクロ
プログラムをローディングするには、プロセッサ制御部
１１の制御により、共有メモリ５の中のマイクロプログ
ラム格納エリア５１から、共有メモリアクセス用バス９
を経由してローカルメモリ１３に転送したマイクロプロ
グラムをローディングする。また、同様にして、マイク
ロプログラムは不揮発メモリ１２の中にあるマイクロプ
ログラム格納エリアにも格納される。プロセッサ２、
３、４に関しても、同様にしてマイクロプログラムをロ
ーディングすることができる。
【００１３】プロセッサ１、２、３、４のうち、複数の
プロセッサでマイクロプログラムのローディングを行う
時は、共有メモリ５からのマイクロプログラムの転送を
複数のプロセッサで並行して行うことができる。マイク
ロプログラムの転送を複数のプロセッサで並行して行う
ことができる効果、および、共有メモリアクセス用バス
９は、サービスプロセッサ−プロセッサ間通信バス１０
より転送速度が大きい効果により、マイクロプログラム
のローディングをサービスプロセッサ８とプロセッサ
１、２、３、４間のサービスプロセッサ−プロセッサ間
通信バス１０を介して行う場合と比較して、大幅な時間
短縮が可能である。
プロセッサでマイクロプログラムのローディングを行う
時は、共有メモリ５からのマイクロプログラムの転送を
複数のプロセッサで並行して行うことができる。マイク
ロプログラムの転送を複数のプロセッサで並行して行う
ことができる効果、および、共有メモリアクセス用バス
９は、サービスプロセッサ−プロセッサ間通信バス１０
より転送速度が大きい効果により、マイクロプログラム
のローディングをサービスプロセッサ８とプロセッサ
１、２、３、４間のサービスプロセッサ−プロセッサ間
通信バス１０を介して行う場合と比較して、大幅な時間
短縮が可能である。
【００１４】プロセッサ１の交換を行う場合、新しいプ
ロセッサ１のマイクロプログラムのローディングは、前
記の方法により、共有メモリ５からのマイクロプログラ
ムの転送により行う。複数のプロセッサ２、４の交換を
行う場合、新しいプロセッサ２、４のマイクロプログラ
ムの転送は、前記の方法により、同時に行うことができ
る。よって、サービスプロセッサ８との通信により行う
場合と比較して、マイクロプログラムの転送時間の短縮
により、複数のプロセッサの交換に要する時間の短縮が
可能である。
ロセッサ１のマイクロプログラムのローディングは、前
記の方法により、共有メモリ５からのマイクロプログラ
ムの転送により行う。複数のプロセッサ２、４の交換を
行う場合、新しいプロセッサ２、４のマイクロプログラ
ムの転送は、前記の方法により、同時に行うことができ
る。よって、サービスプロセッサ８との通信により行う
場合と比較して、マイクロプログラムの転送時間の短縮
により、複数のプロセッサの交換に要する時間の短縮が
可能である。
【００１５】プロセッサ１、３のみからなるシステム
に、プロセッサ２、４を追加する場合にも同様な理由に
より、複数のプロセッサの増設に要する時間の短縮が可
能である。
に、プロセッサ２、４を追加する場合にも同様な理由に
より、複数のプロセッサの増設に要する時間の短縮が可
能である。
【００１６】図１の構成をもつ制御装置において、制御
対象部位６、７の動作を継続したまま、プロセッサ１、
２、３、４のマイクロプログラムの交換を高速に行うた
めには、まずプロセッサ１、３の制御動作を停止し、プ
ロセッサ１、３は同時に共有メモリ５からのマイクロプ
ログラムを転送してローディングを行い、プロセッサ
１、３の制御動作を回復する。その後、プロセッサ２、
４についても同様にしてマイクロプログラムのローディ
ングを行う。この場合にも、同様な理由により、マイク
ロプログラムの交換に要する時間の短縮が可能である。
対象部位６、７の動作を継続したまま、プロセッサ１、
２、３、４のマイクロプログラムの交換を高速に行うた
めには、まずプロセッサ１、３の制御動作を停止し、プ
ロセッサ１、３は同時に共有メモリ５からのマイクロプ
ログラムを転送してローディングを行い、プロセッサ
１、３の制御動作を回復する。その後、プロセッサ２、
４についても同様にしてマイクロプログラムのローディ
ングを行う。この場合にも、同様な理由により、マイク
ロプログラムの交換に要する時間の短縮が可能である。
【００１７】いずれの場合にも、所要時間の短縮効果
は、対象となるプロセッサの数が多いほど大きくなる。
は、対象となるプロセッサの数が多いほど大きくなる。
【００１８】マイクロプログラムは、共有メモリ５の中
のマイクロプログラム格納エリア５１とプロセッサ１、
２、３、４の不揮発メモリ１２、２２、３２、４２の中
のマイクロプログラム格納エリア１４、２４、３４、４
４に格納してあるため、プロセッサ制御部１１の判断に
より、ローカルメモリ１３、２３、３３、４３へ転送す
るマイクロプログラムは、共有メモリ５と不揮発メモリ
１２、２２、３２、４２のどちらからも取得することが
できる。プロセッサ１、２、３、４から共有メモリ５に
アクセスできない場合、あるいは、共有メモリ５の中の
マイクロプログラム格納エリア５１にマイクロプログラ
ムが格納していない場合、共有メモリ５と不揮発メモリ
１２、２２、３２、４２のマイクロプログラムが同じも
のである場合は、マイクロプログラムは不揮発メモリ１
２、２２、３２、４２から取得し、転送する。
のマイクロプログラム格納エリア５１とプロセッサ１、
２、３、４の不揮発メモリ１２、２２、３２、４２の中
のマイクロプログラム格納エリア１４、２４、３４、４
４に格納してあるため、プロセッサ制御部１１の判断に
より、ローカルメモリ１３、２３、３３、４３へ転送す
るマイクロプログラムは、共有メモリ５と不揮発メモリ
１２、２２、３２、４２のどちらからも取得することが
できる。プロセッサ１、２、３、４から共有メモリ５に
アクセスできない場合、あるいは、共有メモリ５の中の
マイクロプログラム格納エリア５１にマイクロプログラ
ムが格納していない場合、共有メモリ５と不揮発メモリ
１２、２２、３２、４２のマイクロプログラムが同じも
のである場合は、マイクロプログラムは不揮発メモリ１
２、２２、３２、４２から取得し、転送する。
【００１９】図２は、本発明が適用される制御装置のタ
スク生成シーケンスである。プロセッサを起動すると
（１０１）、プロセッサの内部にある不揮発メモリ１０
５からルートプログラム１０６をローディングし（１１
４）、ルートタスク１０２を生成する（１１３）。ルー
トタスク１０２は、不揮発メモリ１０５からマイクロプ
ログラムローディングプログラム１０７をローディング
し（１１６）、マイクロプログラムローディングタスク
１０３を生成する（１１５）。マイクロプログラムロー
ディングタスク１０３は、不揮発メモリ１０５中のメイ
ンプログラム１０８、共有メモリ１０９中のメインプロ
グラム１１２のいずれかをローディングし（１１８）、
メインタスク１０４を生成する（１１７）。
スク生成シーケンスである。プロセッサを起動すると
（１０１）、プロセッサの内部にある不揮発メモリ１０
５からルートプログラム１０６をローディングし（１１
４）、ルートタスク１０２を生成する（１１３）。ルー
トタスク１０２は、不揮発メモリ１０５からマイクロプ
ログラムローディングプログラム１０７をローディング
し（１１６）、マイクロプログラムローディングタスク
１０３を生成する（１１５）。マイクロプログラムロー
ディングタスク１０３は、不揮発メモリ１０５中のメイ
ンプログラム１０８、共有メモリ１０９中のメインプロ
グラム１１２のいずれかをローディングし（１１８）、
メインタスク１０４を生成する（１１７）。
【００２０】図３は、図２のマイクロプログラムローデ
ィングタスク１０３の処理フローである（２０１）。マ
イクロプログラムローディングタスクは、起動すると、
共有メモリアクセスバス設定（２０２）、共有メモリア
クセスパス確立（２０３）を行う。共有メモリアクセス
バスが使用可能か否かを判定し（２０４）、使用可能な
らば、共有メモリ中のマイクロプログラムが有効か否か
を判定する（２０５）。有効ならば、共有メモリのマイ
クロプログラムと不揮発メモリのマイクロプログラムが
異なるか否かを判定する（２０６）。マイクロプログラ
ムが異なるならば、共有メモリからマイクロプログラム
をローディングする（２０７）。ローディングに成功し
たか否かを判定し（２０８）、成功したならば、共有メ
モリのマイクロ有効フラグをＯＮにする（２０９）。さ
らに、ローディングに成功したか否かを判定し（２１
０）、成功したならば、メインタスクを生成し（２１
１）、処理を終了する（２１２）。２０４の判定でバス
が使用可能でなかった時や、２０６の判定で共有メモリ
のマイクロと不揮発メモリのマイクロが同じ時は、不揮
発メモリからマイクロプログラムをローディングする
（２１４）。また、２０５の判定で、共有メモリ中のマ
イクロプログラムが、共有メモリの揮発、障害等により
有効でなかった時や、２０８の判定で共有メモリからの
ローディングに成功しなかった時は、共有メモリのマイ
クロプログラム無効フラグをＯＮにしてから（２１
３）、不揮発メモリからマイクロプログラムをローディ
ングする（２１４）。そして、ローディングに成功した
か否かを判定し（２１０）、成功したならば、メインタ
スクを生成し（２１１）、処理を終了する（２１２）。
ィングタスク１０３の処理フローである（２０１）。マ
イクロプログラムローディングタスクは、起動すると、
共有メモリアクセスバス設定（２０２）、共有メモリア
クセスパス確立（２０３）を行う。共有メモリアクセス
バスが使用可能か否かを判定し（２０４）、使用可能な
らば、共有メモリ中のマイクロプログラムが有効か否か
を判定する（２０５）。有効ならば、共有メモリのマイ
クロプログラムと不揮発メモリのマイクロプログラムが
異なるか否かを判定する（２０６）。マイクロプログラ
ムが異なるならば、共有メモリからマイクロプログラム
をローディングする（２０７）。ローディングに成功し
たか否かを判定し（２０８）、成功したならば、共有メ
モリのマイクロ有効フラグをＯＮにする（２０９）。さ
らに、ローディングに成功したか否かを判定し（２１
０）、成功したならば、メインタスクを生成し（２１
１）、処理を終了する（２１２）。２０４の判定でバス
が使用可能でなかった時や、２０６の判定で共有メモリ
のマイクロと不揮発メモリのマイクロが同じ時は、不揮
発メモリからマイクロプログラムをローディングする
（２１４）。また、２０５の判定で、共有メモリ中のマ
イクロプログラムが、共有メモリの揮発、障害等により
有効でなかった時や、２０８の判定で共有メモリからの
ローディングに成功しなかった時は、共有メモリのマイ
クロプログラム無効フラグをＯＮにしてから（２１
３）、不揮発メモリからマイクロプログラムをローディ
ングする（２１４）。そして、ローディングに成功した
か否かを判定し（２１０）、成功したならば、メインタ
スクを生成し（２１１）、処理を終了する（２１２）。
【００２１】図４は、図２のメインタスク１０４の処理
フローである（３０１）。メインタスクは、起動する
と、制御装置のハード、マイクロのさまざまな初期設定
３０２を行う。マイクロプログラムローディングタスク
にて共有メモリのマイクロ有効フラグをＯＮにした場合
（２０９）、共有メモリのマイクロ有効フラグがＯＮか
否かの判定（３０３）は、ＯＮとなり、共有メモリから
不揮発メモリにマイクロプログラムを転送する（３０
４）。３０３の判定結果がＯＮでない時は、処理３０４
をスキップする。マイクロプログラムローディングタス
クにて共有メモリのマイクロ無効フラグをＯＮにした場
合（２１３）、共有メモリのマイクロ無効フラグがＯＮ
か否かの判定（３０５）は、ＯＮとなり、不揮発メモリ
から共有メモリにマイクロプログラムを転送する（３０
６）。転送に成功したか否かの判定を行い（３０７）、
成功したならば、共有メモリのマイクロ無効フラグをＯ
ＦＦにし（３０８）、メインタスクの初期設定を終了す
る（３０９）。３０５の判定で、共有メモリのマイクロ
無効フラグがＯＮでなかった時は、そのままメインタス
クの初期設定を終了する（３０９）。また、３０７の判
定で、転送に成功しなかった時は、そのままメインタス
クの初期設定を終了する。
フローである（３０１）。メインタスクは、起動する
と、制御装置のハード、マイクロのさまざまな初期設定
３０２を行う。マイクロプログラムローディングタスク
にて共有メモリのマイクロ有効フラグをＯＮにした場合
（２０９）、共有メモリのマイクロ有効フラグがＯＮか
否かの判定（３０３）は、ＯＮとなり、共有メモリから
不揮発メモリにマイクロプログラムを転送する（３０
４）。３０３の判定結果がＯＮでない時は、処理３０４
をスキップする。マイクロプログラムローディングタス
クにて共有メモリのマイクロ無効フラグをＯＮにした場
合（２１３）、共有メモリのマイクロ無効フラグがＯＮ
か否かの判定（３０５）は、ＯＮとなり、不揮発メモリ
から共有メモリにマイクロプログラムを転送する（３０
６）。転送に成功したか否かの判定を行い（３０７）、
成功したならば、共有メモリのマイクロ無効フラグをＯ
ＦＦにし（３０８）、メインタスクの初期設定を終了す
る（３０９）。３０５の判定で、共有メモリのマイクロ
無効フラグがＯＮでなかった時は、そのままメインタス
クの初期設定を終了する（３０９）。また、３０７の判
定で、転送に成功しなかった時は、そのままメインタス
クの初期設定を終了する。
【００２２】
【発明の効果】本発明のマイクロプログラムローディン
グ方式においては、システムを構成する複数のプロセッ
サが同時に共有メモリからマイクロプログラムを転送す
ることにより、システムのマイクロプログラムローディ
ング時間の短縮に有効であり、サービスプロセッサの動
作時間の短縮に有効である。
グ方式においては、システムを構成する複数のプロセッ
サが同時に共有メモリからマイクロプログラムを転送す
ることにより、システムのマイクロプログラムローディ
ング時間の短縮に有効であり、サービスプロセッサの動
作時間の短縮に有効である。
【００２３】これにより、システム動作を継続したま
ま、システムを構成する全プロセッサのマイクロプログ
ラムを交換する際、および、複数のプロセッサをシステ
ムに同時に参加させる際のマイクロプログラムのローデ
ィング時間の大幅な短縮に有効である。
ま、システムを構成する全プロセッサのマイクロプログ
ラムを交換する際、および、複数のプロセッサをシステ
ムに同時に参加させる際のマイクロプログラムのローデ
ィング時間の大幅な短縮に有効である。
【００２４】また、マイクロプログラムをプロセッサ内
部の不揮発メモリに格納し、マイクロプログラムのロー
ディングの際に共有メモリと概不揮発メモリのどちらか
らマイクロプログラムをローディングするかを判定する
ことにより、プロセッサから共有メモリにアクセスでき
ない場合のマイクロプログラムのローディングを可能と
し、また、不要な共有メモリへのアクセスも抑止するこ
とが可能である。
部の不揮発メモリに格納し、マイクロプログラムのロー
ディングの際に共有メモリと概不揮発メモリのどちらか
らマイクロプログラムをローディングするかを判定する
ことにより、プロセッサから共有メモリにアクセスでき
ない場合のマイクロプログラムのローディングを可能と
し、また、不要な共有メモリへのアクセスも抑止するこ
とが可能である。
【図１】本発明が適用される制御装置のブロック図
【図２】本発明が適用される制御装置のタスク生成シー
ケンス
ケンス
【図３】マイクロプログラムローディングタスクの処理
フロー
フロー
【図４】メインタスクの処理フロー
１，２，３，４：プロセッサ ５：共有メモリ ６：制御対象部位 ７：制御対象部位 ８：サービスプロセッサ ９：共有メモリア
クセス用バス １０：サービスプロセッサ−プロセッサ間通信バス １１：プロセッサ制御部 １２：不揮発メモ
リ １３：ローカルメモリ １４：マイクロプ
ログラム格納エリア １５：マイクロプログラムローディングエリア ２１：プロセッサ制御部 ２２：不揮発メモ
リ ２３：ローカルメモリ ２４：マイクロプログラム格納エリア ２５：マイクロプログラムローディングエリア ３１：プロセッサ制御部 ３２：不揮発メモ
リ ３３：ローカルメモリ ３４：マイクロプ
ログラム格納エリア ３５：マイクロプログラムローディングエリア ４１：プロセッサ制御部 ４２：不揮発メモ
リ ４３：ローカルメモリ ４４：マイクロプ
ログラム格納エリア ４５：マイクロプログラムローディングエリア ５１：マイクロプログラム格納エリア ８１：プロセッサ制御部 ８２：マイクロプ
ログラム格納エリア
クセス用バス １０：サービスプロセッサ−プロセッサ間通信バス １１：プロセッサ制御部 １２：不揮発メモ
リ １３：ローカルメモリ １４：マイクロプ
ログラム格納エリア １５：マイクロプログラムローディングエリア ２１：プロセッサ制御部 ２２：不揮発メモ
リ ２３：ローカルメモリ ２４：マイクロプログラム格納エリア ２５：マイクロプログラムローディングエリア ３１：プロセッサ制御部 ３２：不揮発メモ
リ ３３：ローカルメモリ ３４：マイクロプ
ログラム格納エリア ３５：マイクロプログラムローディングエリア ４１：プロセッサ制御部 ４２：不揮発メモ
リ ４３：ローカルメモリ ４４：マイクロプ
ログラム格納エリア ４５：マイクロプログラムローディングエリア ５１：マイクロプログラム格納エリア ８１：プロセッサ制御部 ８２：マイクロプ
ログラム格納エリア
Claims (5)
- 【請求項１】マイクロプログラムを格納する記憶手段を
有する複数のプロセッサと、各プロセッサからアクセス
可能であり、マイクロプログラムを格納する共有メモ
リ、および、前記複数のプロセッサに接続されるサービ
スプロセッサを有する制御装置のマイクロプログラムの
ローディング方法であって、 前記サービスプロセッサから共有メモリにマイクロプロ
グラムを送り、 前記プロセッサが該マイクロプログラムを共有メモリか
ら前記プロセッサ内の記憶手段に読み込むことを特徴と
するマイクロプログラムのローディング方法。 - 【請求項２】前記サービスプロセッサから前記プロセッ
サを介して前記共有メモリにマイクロプログラムを送る
ことを特徴とする請求項１記載のマイクロプログラムの
ローディング方法 - 【請求項３】前記サービスプロセッサから前記プロセッ
サを介して前記共有メモリにマイクロプログラムを送る
ときは該プロセッサの前記マイクロプログラム転送以外
の動作を停止し、前記共有メモリから前記プロセッサの
記憶手段に前記マイクロプログラムを送るときは該プロ
セッサの前記マイクロプログラム読み込み以外の動作を
停止することを特徴とする請求項１記載のマイクロプロ
グラムのローディング方法。 - 【請求項４】マイクロプログラムを格納する記憶手段を
有する複数のプロセッサと、各プロセッサからアクセス
可能であり、マイクロプログラムを格納する共有メモ
リ、および、前記複数のプロセッサに接続されるサービ
スプロセッサを有する制御装置であって、 前記サービスプロセッサは、共有メモリにマイクロプロ
グラムを送り、 前記プロセッサは、該マイクロプログラムを共有メモリ
から前記プロセッサ内の記憶手段に読み込むことを特徴
とする制御装置。 - 【請求項５】前記サービスプロセッサは、前記プロセッ
サを介して前記共有メモリにマイクロプログラムを送る
ことを特徴とする請求項１記載の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4674298A JPH11250028A (ja) | 1998-02-27 | 1998-02-27 | マイクロプログラムの高速ローディング方法及び制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4674298A JPH11250028A (ja) | 1998-02-27 | 1998-02-27 | マイクロプログラムの高速ローディング方法及び制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11250028A true JPH11250028A (ja) | 1999-09-17 |
Family
ID=12755798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4674298A Pending JPH11250028A (ja) | 1998-02-27 | 1998-02-27 | マイクロプログラムの高速ローディング方法及び制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11250028A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100354851C (zh) * | 2002-06-19 | 2007-12-12 | 阿尔卡塔尔加拿大公司 | 有共享程序存储器的多处理器计算设备及存储器访问方法 |
| WO2009051135A1 (ja) * | 2007-10-15 | 2009-04-23 | Nec Corporation | マルチプロセッサシステム、プログラム更新方法、及び、プロセッサボード |
-
1998
- 1998-02-27 JP JP4674298A patent/JPH11250028A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100354851C (zh) * | 2002-06-19 | 2007-12-12 | 阿尔卡塔尔加拿大公司 | 有共享程序存储器的多处理器计算设备及存储器访问方法 |
| WO2009051135A1 (ja) * | 2007-10-15 | 2009-04-23 | Nec Corporation | マルチプロセッサシステム、プログラム更新方法、及び、プロセッサボード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8214573B2 (en) | Method and system for handling a management interrupt event in a multi-processor computing device | |
| US8688800B2 (en) | Remote configuration of persistent memory system ATT tables | |
| US5553293A (en) | Interprocessor interrupt processing system | |
| US8650339B2 (en) | Control of data transfer | |
| JP2002245022A (ja) | マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム | |
| JP2003015826A (ja) | ディスクアレイ制御装置における共有メモリコピー機能 | |
| CA1178378A (en) | High-speed external memory system | |
| JP2793517B2 (ja) | データ転送制御装置 | |
| US6473843B2 (en) | Alternate access mechanism for saving and restoring state of write-only register | |
| US20080270713A1 (en) | Method and System for Achieving Varying Manners of Memory Access | |
| JPH11250028A (ja) | マイクロプログラムの高速ローディング方法及び制御装置 | |
| JPH08235092A (ja) | データ転送制御装置 | |
| US5748967A (en) | Program rewriting method and apparatus for multiprocessor system | |
| US7127478B1 (en) | Data base for persistent data | |
| JPH09218788A (ja) | インサービス直接ダウンロード方式 | |
| JPH0950405A (ja) | バックアップ機能付き記憶装置および同記憶装置を有する情報処理システム | |
| JP3108042B2 (ja) | マルチノード情報処理システムにおけるチケット分配方法 | |
| JP2010198127A (ja) | 半導体記憶デバイス及びその制御方法 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH10283302A (ja) | 複数のプロセッサに接続されたバスにデータを供給する方法およびシステム | |
| JPH0973370A (ja) | 情報処理システム | |
| JPH0546328A (ja) | 半導体記憶装置のステージング方法 | |
| JPH04168518A (ja) | ディスク制御装置のシャットダウン方法および立ち上げ方法ならびにディスク制御装置 | |
| JPH0619867A (ja) | メモリチェック方式 | |
| JPS63311555A (ja) | マルチプロセッサシステムにおける共有デ−タ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Effective date: 20040419 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040608 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050201 |