WO2009051135A1 - マルチプロセッサシステム、プログラム更新方法、及び、プロセッサボード - Google Patents

マルチプロセッサシステム、プログラム更新方法、及び、プロセッサボード Download PDF

Info

Publication number
WO2009051135A1
WO2009051135A1 PCT/JP2008/068659 JP2008068659W WO2009051135A1 WO 2009051135 A1 WO2009051135 A1 WO 2009051135A1 JP 2008068659 W JP2008068659 W JP 2008068659W WO 2009051135 A1 WO2009051135 A1 WO 2009051135A1
Authority
WO
WIPO (PCT)
Prior art keywords
processor
program information
processor board
rom
shared memory
Prior art date
Application number
PCT/JP2008/068659
Other languages
English (en)
French (fr)
Inventor
Satoshi Hatakeyama
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Publication of WO2009051135A1 publication Critical patent/WO2009051135A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates

Abstract

　第１のプロセッサは、第２のプロセッサを搭載するプロセッサボードに対して、第２のプロセッサを除いて、プロセッサボードをリセット状態から復帰させるリセット解除要求を発行する。リセット解除要求が発行されると、ＲＯＭ情報転送部は、プロセッサボードのＲＯＭからプログラム情報を取得し、これを第１及び第２のプロセッサが共通にアクセス可能な共有メモリに書き込む。第１のプロセッサは、共有メモリを参照して、第２のプロセッサのプログラム情報を取得し、これと、第１のプロセッサが利用するＲＯＭに記憶されたプログラムとを比較して、その比較結果を共有メモリに書き込む。
PCT/JP2008/068659 2007-10-15 2008-10-15 マルチプロセッサシステム、プログラム更新方法、及び、プロセッサボード WO2009051135A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007267617 2007-10-15
JP2007-267617 2007-10-15

Publications (1)

Publication Number Publication Date
WO2009051135A1 true WO2009051135A1 (ja) 2009-04-23

Family

ID=40567397

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/068659 WO2009051135A1 (ja) 2007-10-15 2008-10-15 マルチプロセッサシステム、プログラム更新方法、及び、プロセッサボード

Country Status (1)

Country Link
WO (1) WO2009051135A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016519816A (ja) * 2013-03-29 2016-07-07 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． コンピューティングノードにおけるエージェント間でのファームウェアの共有
JP2016122318A (ja) * 2014-12-25 2016-07-07 サンデンホールディングス株式会社 無線通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61243533A (ja) * 1985-04-19 1986-10-29 Fuji Electric Co Ltd プログラム版数管理方式
JPH1131076A (ja) * 1997-07-10 1999-02-02 Nec Robotics Eng Ltd マルチｃｐｕシステム
JPH11250028A (ja) * 1998-02-27 1999-09-17 Hitachi Ltd マイクロプログラムの高速ローディング方法及び制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61243533A (ja) * 1985-04-19 1986-10-29 Fuji Electric Co Ltd プログラム版数管理方式
JPH1131076A (ja) * 1997-07-10 1999-02-02 Nec Robotics Eng Ltd マルチｃｐｕシステム
JPH11250028A (ja) * 1998-02-27 1999-09-17 Hitachi Ltd マイクロプログラムの高速ローディング方法及び制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016519816A (ja) * 2013-03-29 2016-07-07 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． コンピューティングノードにおけるエージェント間でのファームウェアの共有
JP2016122318A (ja) * 2014-12-25 2016-07-07 サンデンホールディングス株式会社 無線通信装置

Similar Documents

Publication Publication Date Title
WO2006031414A3 (en) Resolving cache conflicts
WO2009067219A8 (en) Contention management for a hardware transactional memory
WO2006130763A3 (en) Partial page scheme for memory technologies
WO2009140631A3 (en) Distributed computing system with universal address system and method
TW200710674A (en) Processor, data processing system, and method for initializing a memory block
WO2005103887A3 (en) Methods and apparatus for address map optimization on a multi-scalar extension
WO2010080442A3 (en) Buses for pattern-recognition processors
WO2007003370A3 (en) A memory arrangement for multi-processor systems
TW200802082A (en) Shared nonvolatile memory architecture
WO2006077068A3 (en) Operating-system-friendly bootloader
WO2007098424A3 (en) System and method for multi-processor application support
WO2009023637A3 (en) Memory device and method having on-board processing logic for facilitating interface with multiple processors, and computer system using same
WO2008016489A3 (en) Methods and systems for modifying an integrity measurement based on user athentication
WO2009017890A3 (en) Cache locking device and methods thereof
WO2006127613A3 (en) Symmetric multiprocessor fault tolerant computer system
WO2010147926A3 (en) Catalog-based software component management
WO2014164839A3 (en) Systems and methods of flexibility activating temporary attended delivery/pickup locations
WO2009006023A3 (en) Memory transaction grouping
SG144103A1 (en) Systems, methods, and computer program products for supporting multiple applications and multiple instances of the same application on a wireless smart device
WO2009039376A3 (en) Computer system with tunneling
WO2009120620A3 (en) Multi-core memory thermal throttling algorithms for improving power/performance tradeoffs
GB2447200A (en) Transactional memory in out-of-order processors
WO2006094142A3 (en) Bus access arbitration scheme
WO2006033992A3 (en) Gaming machine with secure fault-tolerant memory
WO2007126837A3 (en) Managing execution of programs by multiple computing systems

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08839742

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08839742

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP