JPH1131076A - マルチｃｐｕシステム - Google Patents
マルチｃｐｕシステムInfo
- Publication number
- JPH1131076A JPH1131076A JP18523197A JP18523197A JPH1131076A JP H1131076 A JPH1131076 A JP H1131076A JP 18523197 A JP18523197 A JP 18523197A JP 18523197 A JP18523197 A JP 18523197A JP H1131076 A JPH1131076 A JP H1131076A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- function
- cpu
- sub cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】機能実現プログラムを予め書き込むためのＲＯ
Ｍを必要とせず、このＲＯＭにこのプログラムを書き込
み実装する手間が掛からないようにする。 【解決手段】メインＣＰＵ１は、機能実現用プログラム
と転送プログラムとを共有メモリ５にロードし、アドレ
ス切り替え要求信号を出力する。サブＣＰＵボード４内
のアドレス切り替え回路７は、アドレス切り替え要求信
号により、リセットの状態が解除されたときにサブＣＰ
Ｕ６が実行を開始するアドレスを共有メモリ５内の転送
プログラムのアドレスに設定する。メインＣＰＵ１が、
リセット解除要求を出力すると、サブＣＰＵ６は、リセ
ットの状態が解除され、転送プログラムを実行して機能
実現用プログラムをメモリＡ８に転送し、この機能実現
用プログラムを実行し、予め定められたこのサブＣＰＵ
ボード４の実現すべき機能を実現する。
Ｍを必要とせず、このＲＯＭにこのプログラムを書き込
み実装する手間が掛からないようにする。 【解決手段】メインＣＰＵ１は、機能実現用プログラム
と転送プログラムとを共有メモリ５にロードし、アドレ
ス切り替え要求信号を出力する。サブＣＰＵボード４内
のアドレス切り替え回路７は、アドレス切り替え要求信
号により、リセットの状態が解除されたときにサブＣＰ
Ｕ６が実行を開始するアドレスを共有メモリ５内の転送
プログラムのアドレスに設定する。メインＣＰＵ１が、
リセット解除要求を出力すると、サブＣＰＵ６は、リセ
ットの状態が解除され、転送プログラムを実行して機能
実現用プログラムをメモリＡ８に転送し、この機能実現
用プログラムを実行し、予め定められたこのサブＣＰＵ
ボード４の実現すべき機能を実現する。
Description
【０００１】
【発明の属する技術分野】本発明はマルチＣＰＵシステ
ムに関し、特にサブＣＰＵボード内のメモリにこのサブ
ＣＰＵボードの機能を実現するためのプログラムを書き
込むようにしたマルチＣＰＵシステムに関する。
ムに関し、特にサブＣＰＵボード内のメモリにこのサブ
ＣＰＵボードの機能を実現するためのプログラムを書き
込むようにしたマルチＣＰＵシステムに関する。
【０００２】
【従来の技術】従来、この種のマルチＣＰＵシステム
は、サブＣＰＵボード内のメモリにこのサブＣＰＵボー
ドの機能を実現するためのプログラムを書き込むのため
に用いられている。
は、サブＣＰＵボード内のメモリにこのサブＣＰＵボー
ドの機能を実現するためのプログラムを書き込むのため
に用いられている。
【０００３】この従来のマルチＣＰＵシステムのブロッ
ク図である図３を参照すると、従来のマルチＣＰＵシス
テムは、メインＣＰＵ３１，メモリＢ３２，メモリＣ３
３及びサブＣＰＵボード３４により構成され、サブＣＰ
Ｕボード３４は、サブＣＰＵ３６，共有メモリ３５，Ｒ
ＯＭ３７及びメモリＡ３８により構成されている。次
に、従来のマルチＣＰＵシステムの動作の一例を示す流
れ図である図４を参照して、この従来のマルチＣＰＵシ
ステムの動作を説明する。すなわち、電源投入時、メイ
ンＣＰＵ３１は、メモリＢ３２に予め格納されたメイン
プログラムを実行しサブＣＰＵ３６に対してリセット解
除要求を行う（Ｓ１）。リセット解除要求を受けたサブ
ＣＰＵ３６は、初期化プログラムとメモリＡ転送プログ
ラムとが予め書き込まれて実装されたＲＯＭ３７内のこ
の初期化プログラムを実行しサブＣＰＵボード３４を初
期化する（Ｓ２）。次に、メインＣＰＵ３１は、サブＣ
ＰＵボード３４の予め定められた機能を実現するための
機能実現プログラムをメモリＣ３３から読み出して、メ
インＣＰＵ３１とサブＣＰＵボード３４とで共有する共
有メモリ３５に転送する（Ｓ３）。そして、メインＣＰ
Ｕ３１からサブＣＰＵ３６に対しメモリＡ転送要求を出
力する（Ｓ４）。サブＣＰＵ３６は、ＲＯＭ３７内のメ
モリＡ転送プログラムを実行し、共有メモリ３５内の機
能実現プログラムをメモリＡ３８に転送し（Ｓ５）、転
送後この機能実現プログラムを実行してサブＣＰＵボー
ド３４の予め定められた機能を実現する（Ｓ６）。
ク図である図３を参照すると、従来のマルチＣＰＵシス
テムは、メインＣＰＵ３１，メモリＢ３２，メモリＣ３
３及びサブＣＰＵボード３４により構成され、サブＣＰ
Ｕボード３４は、サブＣＰＵ３６，共有メモリ３５，Ｒ
ＯＭ３７及びメモリＡ３８により構成されている。次
に、従来のマルチＣＰＵシステムの動作の一例を示す流
れ図である図４を参照して、この従来のマルチＣＰＵシ
ステムの動作を説明する。すなわち、電源投入時、メイ
ンＣＰＵ３１は、メモリＢ３２に予め格納されたメイン
プログラムを実行しサブＣＰＵ３６に対してリセット解
除要求を行う（Ｓ１）。リセット解除要求を受けたサブ
ＣＰＵ３６は、初期化プログラムとメモリＡ転送プログ
ラムとが予め書き込まれて実装されたＲＯＭ３７内のこ
の初期化プログラムを実行しサブＣＰＵボード３４を初
期化する（Ｓ２）。次に、メインＣＰＵ３１は、サブＣ
ＰＵボード３４の予め定められた機能を実現するための
機能実現プログラムをメモリＣ３３から読み出して、メ
インＣＰＵ３１とサブＣＰＵボード３４とで共有する共
有メモリ３５に転送する（Ｓ３）。そして、メインＣＰ
Ｕ３１からサブＣＰＵ３６に対しメモリＡ転送要求を出
力する（Ｓ４）。サブＣＰＵ３６は、ＲＯＭ３７内のメ
モリＡ転送プログラムを実行し、共有メモリ３５内の機
能実現プログラムをメモリＡ３８に転送し（Ｓ５）、転
送後この機能実現プログラムを実行してサブＣＰＵボー
ド３４の予め定められた機能を実現する（Ｓ６）。
【０００４】
【発明が解決しようとする課題】上述した従来のマルチ
ＣＰＵシステムは、メインＣＰＵから共有メモリに転送
された機能実現プログラムを、サブＣＰＵボードに実装
されたＲＯＭ内のメモリＡ転送プログラムを実行させて
共有メモリからメモリＡに転送し、この転送した機能実
現プログラムを実行してサブＣＰＵボードの予め定めら
れた機能を実現するようにしているため、メモリＡ転送
プログラムをＲＯＭに予め書き込みこのＲＯＭを予め実
装する必要があるので、機能実現プログラムを予め書き
込むためのＲＯＭが必要であり、このＲＯＭに機能実現
プログラムを書き込みこのＲＯＭをサブＣＰＵボードに
実装するための手間が掛かるという問題がある。
ＣＰＵシステムは、メインＣＰＵから共有メモリに転送
された機能実現プログラムを、サブＣＰＵボードに実装
されたＲＯＭ内のメモリＡ転送プログラムを実行させて
共有メモリからメモリＡに転送し、この転送した機能実
現プログラムを実行してサブＣＰＵボードの予め定めら
れた機能を実現するようにしているため、メモリＡ転送
プログラムをＲＯＭに予め書き込みこのＲＯＭを予め実
装する必要があるので、機能実現プログラムを予め書き
込むためのＲＯＭが必要であり、このＲＯＭに機能実現
プログラムを書き込みこのＲＯＭをサブＣＰＵボードに
実装するための手間が掛かるという問題がある。
【０００５】本発明の目的はこのような従来の欠点を除
去するため、機能実現プログラムを予め書き込むための
ＲＯＭを必要とせず、このＲＯＭに機能実現プログラム
を書き込んだりサブＣＰＵボードに実装したりするため
の手間が掛からないマルチＣＰＵシステムを提供するこ
とにある。
去するため、機能実現プログラムを予め書き込むための
ＲＯＭを必要とせず、このＲＯＭに機能実現プログラム
を書き込んだりサブＣＰＵボードに実装したりするため
の手間が掛からないマルチＣＰＵシステムを提供するこ
とにある。
【０００６】
【課題を解決するための手段】本発明のマルチＣＰＵシ
ステムは、メインＣＰＵと、このメインＣＰＵによりロ
ードされる機能実現用プログラムを実行することにより
予め定めた機能を実現する、サブＣＰＵを有するサブＣ
ＰＵボードとを備え、電源投入時に前記メインＣＰＵ
が、このメインＣＰＵと前記サブＣＰＵボードとで共有
する共有メモリに前記機能実現用プログラムと前記サブ
ＣＰＵボード内のメモリＡへ前記機能実現用プログラム
を転送するための転送プログラムとをロードし、前記サ
ブＣＰＵボード内の前記サブＣＰＵが、前記共有メモリ
内の前記転送プログラムを実行して前記機能実現用プロ
グラムを前記メモリＡに転送して格納させ、このメモリ
Ａに格納した前記機能実現用プログラムを実行すること
により予め定めた前記機能を実現するようにしている。
ステムは、メインＣＰＵと、このメインＣＰＵによりロ
ードされる機能実現用プログラムを実行することにより
予め定めた機能を実現する、サブＣＰＵを有するサブＣ
ＰＵボードとを備え、電源投入時に前記メインＣＰＵ
が、このメインＣＰＵと前記サブＣＰＵボードとで共有
する共有メモリに前記機能実現用プログラムと前記サブ
ＣＰＵボード内のメモリＡへ前記機能実現用プログラム
を転送するための転送プログラムとをロードし、前記サ
ブＣＰＵボード内の前記サブＣＰＵが、前記共有メモリ
内の前記転送プログラムを実行して前記機能実現用プロ
グラムを前記メモリＡに転送して格納させ、このメモリ
Ａに格納した前記機能実現用プログラムを実行すること
により予め定めた前記機能を実現するようにしている。
【０００７】また、本発明のマルチＣＰＵシステムは、
電源投入により、メモリＢに予め格納されたメインプロ
グラムを実行して、メモリＣに予め格納された機能実現
用プログラムと転送プログラムとを共有メモリにロード
し、ロード後にアドレス切り替え要求信号を出力してリ
セット解除要求を出力するメインＣＰＵと、前記メイン
ＣＰＵと共有する前記共有メモリを備え、電源投入時に
はリセットの状態が継続しこの状態を解除するための前
記メインＣＰＵが出力した前記リセット解除要求により
前記リセットの状態が解除され、前記メインＣＰＵが出
力した前記アドレス切り替え要求信号により切り替えた
アドレスにある前記共有メモリ内の前記転送プログラム
を実行して前記共有メモリ内の前記機能実現用プログラ
ムをメモリＡに転送して格納し、格納した前記機能実現
用プログラムを実行することにより予め定めた機能を実
現するようにしたサブＣＰＵボードと、を備えて構成さ
れている。
電源投入により、メモリＢに予め格納されたメインプロ
グラムを実行して、メモリＣに予め格納された機能実現
用プログラムと転送プログラムとを共有メモリにロード
し、ロード後にアドレス切り替え要求信号を出力してリ
セット解除要求を出力するメインＣＰＵと、前記メイン
ＣＰＵと共有する前記共有メモリを備え、電源投入時に
はリセットの状態が継続しこの状態を解除するための前
記メインＣＰＵが出力した前記リセット解除要求により
前記リセットの状態が解除され、前記メインＣＰＵが出
力した前記アドレス切り替え要求信号により切り替えた
アドレスにある前記共有メモリ内の前記転送プログラム
を実行して前記共有メモリ内の前記機能実現用プログラ
ムをメモリＡに転送して格納し、格納した前記機能実現
用プログラムを実行することにより予め定めた機能を実
現するようにしたサブＣＰＵボードと、を備えて構成さ
れている。
【０００８】さらに、本発明のマルチＣＰＵシステムの
前記サブＣＰＵボードは、電源投入時に前記メインＣＰ
Ｕによりロードされる前記機能実現用プログラムと前記
転送プログラムとを格納する、前記メインＣＰＵと共有
する共有メモリと、前記転送プログラムにより前記共有
メモリ内より転送された前記機能実現用プログラムを格
納するメモリＡと、電源投入時にはリセットの状態が継
続し前記メインＣＰＵが出力した前記リセット解除要求
により前記リセットの状態が解除され、前記共有メモリ
内の前記転送プログラムを実行して前記機能実現用プロ
グラムを前記メモリＡに転送して格納し、この格納した
前記機能実現用プログラムを実行することにより予め定
めた機能を実現するようにしたサブＣＰＵと、前記メイ
ンＣＰＵが出力した前記アドレス切り替え要求信号によ
り、前記リセットの状態が解除されたときに前記サブＣ
ＰＵが実行するアドレスを前記共有メモリ内の前記転送
プログラムのアドレスに設定するアドレス切り替え回路
と、を備えて構成されている。
前記サブＣＰＵボードは、電源投入時に前記メインＣＰ
Ｕによりロードされる前記機能実現用プログラムと前記
転送プログラムとを格納する、前記メインＣＰＵと共有
する共有メモリと、前記転送プログラムにより前記共有
メモリ内より転送された前記機能実現用プログラムを格
納するメモリＡと、電源投入時にはリセットの状態が継
続し前記メインＣＰＵが出力した前記リセット解除要求
により前記リセットの状態が解除され、前記共有メモリ
内の前記転送プログラムを実行して前記機能実現用プロ
グラムを前記メモリＡに転送して格納し、この格納した
前記機能実現用プログラムを実行することにより予め定
めた機能を実現するようにしたサブＣＰＵと、前記メイ
ンＣＰＵが出力した前記アドレス切り替え要求信号によ
り、前記リセットの状態が解除されたときに前記サブＣ
ＰＵが実行するアドレスを前記共有メモリ内の前記転送
プログラムのアドレスに設定するアドレス切り替え回路
と、を備えて構成されている。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１０】図１は、本発明のマルチＣＰＵシステムの
一つの実施の形態を示すブロック図である。
一つの実施の形態を示すブロック図である。
【００１１】図１に示す本実施の形態は、電源投入によ
り、ＲＯＭ等のメモリＢに予め格納されたメインプログ
ラムを実行して、外部記憶装置等のメモリＣに予め格納
された機能実現用プログラムと転送プログラムとを共有
メモリにロードし、ロード後にアドレス切り替え要求信
号を出力してリセット解除要求を出力するメインＣＰＵ
１と、メインＣＰＵ１と共有する共有メモリを備え、電
源投入時にはリセットの状態が継続しこの状態を解除す
るためのメインＣＰＵ１が出力したリセット解除要求に
よりリセットの状態が解除され、メインＣＰＵ１が出力
したアドレス切り替え要求信号により切り替えたアドレ
スにある共有メモリ内の転送プログラムを実行して共有
メモリ内の機能実現用プログラムをメモリＡに転送して
格納し、格納した機能実現用プログラムを実行すること
により予め定めた機能を実現するようにしたサブＣＰＵ
ボードとにより構成されている。
り、ＲＯＭ等のメモリＢに予め格納されたメインプログ
ラムを実行して、外部記憶装置等のメモリＣに予め格納
された機能実現用プログラムと転送プログラムとを共有
メモリにロードし、ロード後にアドレス切り替え要求信
号を出力してリセット解除要求を出力するメインＣＰＵ
１と、メインＣＰＵ１と共有する共有メモリを備え、電
源投入時にはリセットの状態が継続しこの状態を解除す
るためのメインＣＰＵ１が出力したリセット解除要求に
よりリセットの状態が解除され、メインＣＰＵ１が出力
したアドレス切り替え要求信号により切り替えたアドレ
スにある共有メモリ内の転送プログラムを実行して共有
メモリ内の機能実現用プログラムをメモリＡに転送して
格納し、格納した機能実現用プログラムを実行すること
により予め定めた機能を実現するようにしたサブＣＰＵ
ボードとにより構成されている。
【００１２】サブＣＰＵボードは、電源投入時にメイン
ＣＰＵ１によりロードされる機能実現用プログラムと転
送プログラムとを格納する、メインＣＰＵ１と共有する
共有メモリと、転送プログラムにより共有メモリ内より
転送された機能実現用プログラムを格納するメモリＡ
と、電源投入時にはリセットの状態が継続しメインＣＰ
Ｕ１が出力したリセット解除要求によりリセットの状態
が解除され、共有メモリ内の転送プログラムを実行して
機能実現用プログラムをメモリＡに転送して格納し、こ
の格納した機能実現用プログラムを実行することにより
予め定めた機能を実現するようにしたサブＣＰＵと、メ
インＣＰＵ１が出力したアドレス切り替え要求信号によ
り、リセットの状態が解除されたときにサブＣＰＵが実
行するアドレスを共有メモリ内の転送プログラムのアド
レスに設定するアドレス切り替え回路とにより構成され
ている。
ＣＰＵ１によりロードされる機能実現用プログラムと転
送プログラムとを格納する、メインＣＰＵ１と共有する
共有メモリと、転送プログラムにより共有メモリ内より
転送された機能実現用プログラムを格納するメモリＡ
と、電源投入時にはリセットの状態が継続しメインＣＰ
Ｕ１が出力したリセット解除要求によりリセットの状態
が解除され、共有メモリ内の転送プログラムを実行して
機能実現用プログラムをメモリＡに転送して格納し、こ
の格納した機能実現用プログラムを実行することにより
予め定めた機能を実現するようにしたサブＣＰＵと、メ
インＣＰＵ１が出力したアドレス切り替え要求信号によ
り、リセットの状態が解除されたときにサブＣＰＵが実
行するアドレスを共有メモリ内の転送プログラムのアド
レスに設定するアドレス切り替え回路とにより構成され
ている。
【００１３】メモリＡは、例えば、電気的に消去と書き
込みとができる不揮発性メモリである。
込みとができる不揮発性メモリである。
【００１４】次に、本実施の形態のマルチＣＰＵシステ
ムの動作を図２を参照して詳細に説明する。
ムの動作を図２を参照して詳細に説明する。
【００１５】図２は、本発明の実施の形態の動作の一例
を示す流れ図である。
を示す流れ図である。
【００１６】図１において、電源投入により、メインＣ
ＰＵ１は、メモリＢ２に予め格納されたメインプログラ
ムを実行して、メモリＣ３に予め格納された機能実現用
プログラムと転送プログラムとを共有メモリ５にロード
する（Ｓ１）。一方、サブＣＰＵボード４は、リセット
の状態を継続している。次に、メインＣＰＵ１は、アド
レス切り替え要求信号を出力する（Ｓ２）。サブＣＰＵ
ボード４内のアドレス切り替え回路７は、メインＣＰＵ
１が出力したアドレス切り替え要求信号により、リセッ
トの状態が解除されたときにサブＣＰＵ６が実行を開始
するアドレスを共有メモリ５内の転送プログラムのこの
プログラムが開始するアドレスに設定する（Ｓ３）。そ
して、メインＣＰＵ１が、リセット解除要求を出力する
（Ｓ４）と、サブＣＰＵ６は、リセットの状態が解除さ
れ、共有メモリ５内のステップ３（Ｓ３）で設定された
アドレスより転送プログラムを実行して機能実現用プロ
グラムをメモリＡ８に転送して格納する（Ｓ５）。そし
て、サブＣＰＵ６は、このメモリＡ８に格納した機能実
現用プログラムを実行し、予め定められたこのサブＣＰ
Ｕボード４の実現すべき機能を実現する。
ＰＵ１は、メモリＢ２に予め格納されたメインプログラ
ムを実行して、メモリＣ３に予め格納された機能実現用
プログラムと転送プログラムとを共有メモリ５にロード
する（Ｓ１）。一方、サブＣＰＵボード４は、リセット
の状態を継続している。次に、メインＣＰＵ１は、アド
レス切り替え要求信号を出力する（Ｓ２）。サブＣＰＵ
ボード４内のアドレス切り替え回路７は、メインＣＰＵ
１が出力したアドレス切り替え要求信号により、リセッ
トの状態が解除されたときにサブＣＰＵ６が実行を開始
するアドレスを共有メモリ５内の転送プログラムのこの
プログラムが開始するアドレスに設定する（Ｓ３）。そ
して、メインＣＰＵ１が、リセット解除要求を出力する
（Ｓ４）と、サブＣＰＵ６は、リセットの状態が解除さ
れ、共有メモリ５内のステップ３（Ｓ３）で設定された
アドレスより転送プログラムを実行して機能実現用プロ
グラムをメモリＡ８に転送して格納する（Ｓ５）。そし
て、サブＣＰＵ６は、このメモリＡ８に格納した機能実
現用プログラムを実行し、予め定められたこのサブＣＰ
Ｕボード４の実現すべき機能を実現する。
【００１７】尚、以上の動作は、メモリＡ８に機能実現
用プログラムが格納されていない場合や他の機能実現用
プログラムを格納したい場合等に行い、通常、一度メモ
リＡ８に機能実現用プログラムが格納されたときには、
電源投入時に、メインＣＰＵ１から転送プログラムと機
能実現用プログラムとをサブＣＰＵボード４に転送せ
ず、アドレス切り替え回路７はアドレスを切り替えず、
サブＣＰＵ６はメモリＡ８内の機能実現用プログラムを
実行する。
用プログラムが格納されていない場合や他の機能実現用
プログラムを格納したい場合等に行い、通常、一度メモ
リＡ８に機能実現用プログラムが格納されたときには、
電源投入時に、メインＣＰＵ１から転送プログラムと機
能実現用プログラムとをサブＣＰＵボード４に転送せ
ず、アドレス切り替え回路７はアドレスを切り替えず、
サブＣＰＵ６はメモリＡ８内の機能実現用プログラムを
実行する。
【００１８】以上の説明では、サブＣＰＵボード４が一
つの場合について述べたが、サブＣＰＵボード４が複数
の場合も同様に、メインＣＰＵ１が転送プログラムとそ
れぞれの機能実現用プログラムとをそれぞれのサブＣＰ
Ｕボード４に転送し、それぞれのサブＣＰＵボード４は
転送プログラムによりそれぞれの機能実現用プログラム
をそれぞれのメモリＡ８に転送して格納し、これらの格
納した機能実現用プログラムをそれぞれ実行して予め定
められたこれらのサブＣＰＵボード４の実現すべきそれ
ぞれの機能を実現する。
つの場合について述べたが、サブＣＰＵボード４が複数
の場合も同様に、メインＣＰＵ１が転送プログラムとそ
れぞれの機能実現用プログラムとをそれぞれのサブＣＰ
Ｕボード４に転送し、それぞれのサブＣＰＵボード４は
転送プログラムによりそれぞれの機能実現用プログラム
をそれぞれのメモリＡ８に転送して格納し、これらの格
納した機能実現用プログラムをそれぞれ実行して予め定
められたこれらのサブＣＰＵボード４の実現すべきそれ
ぞれの機能を実現する。
【００１９】
【発明の効果】以上説明したように、本発明のマルチＣ
ＰＵシステムによれば、電源投入時にメインＣＰＵが、
共有メモリに機能実現用プログラムと転送プログラムと
をロードし、サブＣＰＵボード内のサブＣＰＵが、共有
メモリ内の転送プログラムを実行して機能実現用プログ
ラムをメモリＡに転送して格納させ、このメモリＡに格
納した機能実現用プログラムを実行することにより予め
定めた機能を実現するようにしたので、サブＣＰＵボー
ド内に機能実現プログラムを予め書き込むためのＲＯＭ
を必要とせず、このＲＯＭに機能実現プログラムを書き
込んだりサブＣＰＵボードに実装したりするための手間
が掛からない。
ＰＵシステムによれば、電源投入時にメインＣＰＵが、
共有メモリに機能実現用プログラムと転送プログラムと
をロードし、サブＣＰＵボード内のサブＣＰＵが、共有
メモリ内の転送プログラムを実行して機能実現用プログ
ラムをメモリＡに転送して格納させ、このメモリＡに格
納した機能実現用プログラムを実行することにより予め
定めた機能を実現するようにしたので、サブＣＰＵボー
ド内に機能実現プログラムを予め書き込むためのＲＯＭ
を必要とせず、このＲＯＭに機能実現プログラムを書き
込んだりサブＣＰＵボードに実装したりするための手間
が掛からない。
【図１】本発明のマルチＣＰＵシステムの一つの実施の
形態を示すブロック図である。
形態を示すブロック図である。
【図２】本発明の実施の形態の動作の一例を示す流れ図
である。
である。
【図３】従来のマルチＣＰＵシステムのブロック図であ
る。
る。
【図４】従来のマルチＣＰＵシステムの動作の一例を示
す流れ図である。
す流れ図である。
１ メインＣＰＵ ２ メモリＢ ３ メモリＣ ４ サブＣＰＵボード ５ 共有メモリ ６ サブＣＰＵ ７ アドレス切り替え回路 ８ メモリＡ ３１ メインＣＰＵ ３２ メモリＢ ３３ メモリＣ ３４ サブＣＰＵボード ３５ 共有メモリ ３６ サブＣＰＵ ３７ ＲＯＭ ３８ メモリＡ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 徹 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (5)
- 【請求項１】 メインＣＰＵと、このメインＣＰＵによ
りロードされる機能実現用プログラムを実行することに
より予め定めた機能を実現する、サブＣＰＵを有するサ
ブＣＰＵボードとを備え、電源投入時に前記メインＣＰ
Ｕが、このメインＣＰＵと前記サブＣＰＵボードとで共
有する共有メモリに前記機能実現用プログラムと前記サ
ブＣＰＵボード内のメモリＡへ前記機能実現用プログラ
ムを転送するための転送プログラムとをロードし、前記
サブＣＰＵボード内の前記サブＣＰＵが、前記共有メモ
リ内の前記転送プログラムを実行して前記機能実現用プ
ログラムを前記メモリＡに転送して格納させ、このメモ
リＡに格納した前記機能実現用プログラムを実行するこ
とにより予め定めた前記機能を実現するようにしたこと
を特徴とするマルチＣＰＵシステム。 - 【請求項２】 電源投入により、メモリＢに予め格納さ
れたメインプログラムを実行して、メモリＣに予め格納
された機能実現用プログラムと転送プログラムとを共有
メモリにロードし、ロード後にアドレス切り替え要求信
号を出力してリセット解除要求を出力するメインＣＰＵ
と、 前記メインＣＰＵと共有する前記共有メモリを備え、電
源投入時にはリセットの状態が継続しこの状態を解除す
るための前記メインＣＰＵが出力した前記リセット解除
要求により前記リセットの状態が解除され、前記メイン
ＣＰＵが出力した前記アドレス切り替え要求信号により
切り替えたアドレスにある前記共有メモリ内の前記転送
プログラムを実行して前記共有メモリ内の前記機能実現
用プログラムをメモリＡに転送して格納し、格納した前
記機能実現用プログラムを実行することにより予め定め
た機能を実現するようにしたサブＣＰＵボードと、 を備えたことを特徴とするマルチＣＰＵシステム。 - 【請求項３】 前記サブＣＰＵボードは、電源投入時に
前記メインＣＰＵによりロードされる前記機能実現用プ
ログラムと前記転送プログラムとを格納する、前記メイ
ンＣＰＵと共有する共有メモリと、 前記転送プログラムにより前記共有メモリ内より転送さ
れた前記機能実現用プログラムを格納するメモリＡと、 電源投入時にはリセットの状態が継続し前記メインＣＰ
Ｕが出力した前記リセット解除要求により前記リセット
の状態が解除され、前記共有メモリ内の前記転送プログ
ラムを実行して前記機能実現用プログラムを前記メモリ
Ａに転送して格納し、この格納した前記機能実現用プロ
グラムを実行することにより予め定めた機能を実現する
ようにしたサブＣＰＵと、 前記メインＣＰＵが出力した前記アドレス切り替え要求
信号により、前記リセットの状態が解除されたときに前
記サブＣＰＵが実行するアドレスを前記共有メモリ内の
前記転送プログラムのアドレスに設定するアドレス切り
替え回路と、 を備えたことを特徴とする請求項２記載のマルチＣＰＵ
システム。 - 【請求項４】 前記メモリＡは、電気的に消去と書き込
みとができる不揮発性メモリであることを特徴とする請
求項１、２又は３記載のマルチＣＰＵシステム。 - 【請求項５】 前記サブＣＰＵボードを複数備えるよう
にしたことを特徴とする請求項１、２、３又は４記載の
マルチＣＰＵシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18523197A JPH1131076A (ja) | 1997-07-10 | 1997-07-10 | マルチｃｐｕシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18523197A JPH1131076A (ja) | 1997-07-10 | 1997-07-10 | マルチｃｐｕシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1131076A true JPH1131076A (ja) | 1999-02-02 |
Family
ID=16167177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18523197A Pending JPH1131076A (ja) | 1997-07-10 | 1997-07-10 | マルチｃｐｕシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1131076A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007021154A1 (en) * | 2005-08-19 | 2007-02-22 | Mtekvision Co., Ltd | Memory sharing by a plurality of processors |
| US7363481B2 (en) | 2002-08-19 | 2008-04-22 | Sony Corporation | Information processing method for controlling the function of a plurality of processors, program for realizing the method, and recording medium |
| WO2009051135A1 (ja) * | 2007-10-15 | 2009-04-23 | Nec Corporation | マルチプロセッサシステム、プログラム更新方法、及び、プロセッサボード |
| JP2009104257A (ja) * | 2007-10-19 | 2009-05-14 | Ricoh Co Ltd | 画像処理装置 |
| JP2016151817A (ja) * | 2015-02-16 | 2016-08-22 | 株式会社デンソー | 電子制御装置およびメモリ書換方法 |
-
1997
- 1997-07-10 JP JP18523197A patent/JPH1131076A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7363481B2 (en) | 2002-08-19 | 2008-04-22 | Sony Corporation | Information processing method for controlling the function of a plurality of processors, program for realizing the method, and recording medium |
| WO2007021154A1 (en) * | 2005-08-19 | 2007-02-22 | Mtekvision Co., Ltd | Memory sharing by a plurality of processors |
| KR100759865B1 (ko) | 2005-08-19 | 2007-09-18 | 엠텍비젼 주식회사 | 독립 동작 가능한 부가 제어부를 구비한 사용자 단말기 및메모리 공유 방법 |
| WO2009051135A1 (ja) * | 2007-10-15 | 2009-04-23 | Nec Corporation | マルチプロセッサシステム、プログラム更新方法、及び、プロセッサボード |
| JP2009104257A (ja) * | 2007-10-19 | 2009-05-14 | Ricoh Co Ltd | 画像処理装置 |
| JP2016151817A (ja) * | 2015-02-16 | 2016-08-22 | 株式会社デンソー | 電子制御装置およびメモリ書換方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5290516B2 (ja) | メモリ・デバイス、メモリ・デバイスを有するシステム、及び埋め込み型デバイスの動作方法 | |
| JP3418968B2 (ja) | Ｓｄｒａｍを使用した高性能高帯域幅メモリおよびシステム | |
| US7782683B2 (en) | Multi-port memory device for buffering between hosts and non-volatile memory devices | |
| JP3061836B2 (ja) | メモリ装置 | |
| KR20060027619A (ko) | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 | |
| JP2005158061A (ja) | メモリの回復方法及び回復能力を有するメモリデバイス | |
| US5884074A (en) | Microcomputer utilizing flash memory for data storage | |
| JPH1131076A (ja) | マルチｃｐｕシステム | |
| US6941435B2 (en) | Integrated circuit having register configuration sets | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| JP2006127407A (ja) | 半導体集積回路 | |
| JPH0581145A (ja) | Ｅｅｐｒｏｍへのデータ書き込み回路 | |
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| JP2001209575A (ja) | 信号処理装置 | |
| JP2000040028A (ja) | Ｃｐｕ制御によるｄｓｐプログラム領域の拡張方式 | |
| JP2001034477A (ja) | イニシャル・プログラム・ローディング方式 | |
| JPH0460821A (ja) | 記憶保持装置 | |
| JP3255152B2 (ja) | データバックアップ回路 | |
| JPH0765586A (ja) | Ｅｅｐｒｏｍアクセス方式 | |
| JPH11184683A (ja) | 電子機器 | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JPH06266626A (ja) | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 | |
| JP2915707B2 (ja) | ダイナミックｒａｍ | |
| JPH11312389A (ja) | 半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000328 |