JPH11312389A - 半導体メモリ装置 - Google Patents

Abstract

(57)【要約】 【課題】 バックアップ回路を１チップ内に内蔵して、
占有する基板面積を小さくすること、及びバックアップ
時のデータ転送を高速で行なうこと。 【解決手段】 バックアップ制御回路は電源検知回路が
装置の電源オフを検知すると、バックアップイネーブル
回路をオンにして、揮発性メモリセルとバックアップメ
モリセルを接続した後、電源切換回路を制御して揮発性
メモリセルに記憶した１ビットのデータをバックアップ
メモリセルに高速転送してバックアップメモリセルに記
憶させる。バックアップ制御回路は電源検知回路が装置
の電源オンを検知すると、バックアップイネーブル回路
をオンにして揮発性メモリセルとバックアップメモリセ
ルを接続した後、電源切換回路を制御してバックアップ
メモリセルに記憶した１ビットのデータを揮発性メモリ
セルに高速転送して揮発性メモリセルに記憶させる。
又、上記構成によりバックアップ回路とメモリ回路は１
チップ内に内蔵される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリ内蔵のマイ
クロコンピュータ等に使用される半導体メモリ装置に係
り、特に揮発性メモリのデータのバックアップに関す
る。

【０００２】

【従来の技術】従来から半導体メモリ装置を構成する揮
発性メモリは、電源が切れると、全ての記憶データが失
われてしまう。そこで、揮発性メモリのデータをバック
アップすることが考えられるが、この場合、外付けのバ
ックアップ回路が別途必要であった。このバックアップ
回路は、前記揮発性メモリのデータを電源オフ時に記憶
しておく外付けの記憶装置及びこの記憶装置と前記揮発
性メモリ間のバックアップデータの転送を制御する制御
回路などから構成されるが一般的である。

【０００３】

【発明が解決しようとする課題】上記のように従来の半
導体メモリ装置の揮発性メモリのデータのバックアップ
を行うための構成としては、外付けにバックアップデー
タを保存するための記憶装置及びバックアップデータを
転送するための制御回路が必要となる。従って、半導体
メモリ装置を搭載した回路基板に外付けの記憶装置及び
制御回路を搭載しなくてはならず、これにより、占有さ
れる回路基板面積が大きくなり、コスト高となるという
問題があった。

【０００４】また、揮発性メモリのデータのバックアッ
プ動作、或いはバックアップしたデータを揮発性メモリ
へ復帰させる動作を行う場合、外付けの前記記憶装置及
び前記制御回路から成るバックアップ回路とのインター
フェースの都合上、データはワード単位の転送となり、
全データを転送するのに時間がかかってしまうという問
題があった。

【０００５】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、バックアップ回
路をチップ内に内蔵して占有基板面積を小さくでき、且
つデータのバックアップ時のデータ転送を高速で行なう
ことができる半導体メモリ装置を提供することである。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、第１の発明の特徴は、揮発性メモリを有する半導体
メモリ装置において、１ビットのデータを保持する揮発
性メモリセル複数個に対して、１対１対応で設けられた
不揮発性のバックアップメモリセルと、第１の起動信号
が入力されると、前記各揮発性メモリセルに保持された
１ビットのデータを対応する前記各バックアップメモリ
セルに転送し、第２の起動信号が入力されると、前記各
バックアップメモリセルに保持されている１ビットのデ
ータを対応する前記各揮発性メモリセルに転送する転送
回路とを備えたことにある。

【０００７】この第１の発明によれば、第１の起動信号
として、例えば装置の電源オフ検出信号が入力される
と、揮発性メモリセルとバックアップメモリセルが接続
されて、各揮発性メモリセルに保持された１ビットのデ
ータが対応するバックアップメモリセルに転送されて記
憶される。又、第２の起動信号として、例えば装置の電
源オン検出信号が入力されると、揮発性メモリセルとバ
ックアップメモリセルが接続されて、各バックアップメ
モリセルに保持された１ビットのデータが対応する揮発
性メモリセルに転送されて記憶されることにより、揮発
性メモリのデータが復帰する。

【０００８】第２の発明の特徴は、前記転送回路は、前
記第１の起動信号が入力されると前記各揮発性メモリセ
ルと対応する前記各バックアップメモリセルとを電気的
に接続するスイッチ回路と、前記各揮発性メモリセルに
保持されたデータを前記各バックアップメモリセルに書
き込めるように各メモリセルへの印加電圧を切り換え、
或いは前記各バックアップメモリセルに保持されたデー
タを前記各揮発性メモリセルに書き込めるように各メモ
リセルへの印加電圧を切り換える電圧切換回路と、これ
らスイッチ回路及び電圧切換回路の動作を制御するバッ
クアップ制御回路とを有することにある。

【０００９】第３の発明の特徴は、前記第１の起動信号
は装置の電源がオフされたことを検出した検出信号であ
ることにある。

【００１０】この第３の発明によれば、装置の電源オフ
時に、自動的に揮発性メモリセルのデータがバックアッ
プメモリセルに記憶されて、バックアップされる。

【００１１】第４の発明の特徴は、前記第２の起動信号
は装置の電源がオンされたことを検出した検出信号であ
ることにある。

【００１２】この第４の発明によれば、装置の電源オン
時に、自動的にバックアップメモリセルのデータが揮発
性メモリセルに記憶されて、揮発性メモリのデータが復
帰する。

【００１３】第５の発明の特徴は、前記転送回路は、前
記バックアップメモリセルに保持したデータを前記揮発
性メモリセルに転送後、前記バックアップメモリセルに
保持されたデータを消去することにある。

【００１４】この第５の発明によれば、揮発性メモリセ
ルへのデータの復帰後は、バックアップメモリセルが直
ちにクリアーされ、次のバックアップを行なえる状態に
なる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明の半導体メモリ装置
の一実施の形態を示したブロック図である。半導体メモ
リ装置はデータのバックアップ回路１とメモリ回路２と
から構成されている。バックアップ回路１は揮発性メモ
リセル２１とバックアップメモリセル１４間のデータバ
ックアップを制御するバックアップ制御回路１１、バッ
クアップメモリセル１４のデータの読み出し、書き込
み、消去を行うための電圧切り換えを行う電源切換回路
１２と、装置の電源のオン、オフを検知する電源検知回
路１３と、バックアップデータを記憶する複数のバック
アップメモリセル１４と、揮発性メモリセル２１とバッ
クアップメモリセル１４間を接離するバックアップイネ
ーブル回路１５とから構成されている。一方、メモリ回
路２は複数の揮発性メモリセル２１から構成されてい
る。

【００１６】図２は図１に示した揮発性メモリセル２
１、バックアップイネーブル回路１５、バックアップメ
モリセル１４の詳細構成例を示したブロック図である。
揮発性メモリセル２１は１対のインバータ２１１により
データ（１又は０）を保持し、バックアップイネーブル
回路１５はバックアップコントロール信号Ｊによりオ
ン、オフするスイッチ回路を形成し、バックアップメモ
リセル１４はバックアップイネーブル回路１５を通して
与えられる揮発性メモリセル２１の１ビットのデータを
記憶する不揮発性のメモリセルである。

【００１７】次に本実施の形態の動作について説明す
る。まず、自動的に、揮発性メモリセル２１からバック
アップメモリセル１４ヘデータをバックアップする動作
について説明する。電源検知回路１３が装置の電源オフ
を検知すると、電源検知回路１３からハードウェアイネ
ーブル信号ｈをバックアップ制御回路１１に出力され、
この回路をアクティブにする。

【００１８】バックアップ制御回路１１がアクティブに
なると、このバックアップ制御回路１１は電源切換回路
１２に対して、電源切り換えコントロール信号ｉを出力
し、電源切換回路１２は、電源線１００（初期状態はＶ
ｄｄ）をＶｄｄからＶｐｐに切り換える（ＶｄｄとＶｐ
ｐの電位は同じ）。

【００１９】電源切り換え後、バックアップ制御回路１
１は、バックアップイネーブル回路１５に対してバック
アップコントロール信号ｊを出力し、バックアップイネ
ーブル回路１５をオンにする。バックアップイネーブル
回路１５がオンになると、揮発性メモリセル２１とバッ
クアップメモリセル１４がバックアップイネーブル回路
１５を介して接続される。

【００２０】メモリセル２１、１４同士の接続後、バッ
クアップ制御回路１１は電源切換回路１２を制御して、
電源線２００（初期状態はＧＮＤ）をＧＮＤからＶｐｐ
に切り換える（ＶｄｄとＶｐｐの電位は同じ）。但し、
電源線３００は初期状態（ＧＮＤ）のままである。

【００２１】その後、バックアップ制御回路１１は電源
切換回路１２を制御して電源線１００、電源線２００の
Ｖｐｐを昇圧（例えば５Ｖから１２Ｖ）し、各揮発性メ
モリセル２１の１ビットの記憶データをバックアップメ
モリセル１４に書き込む。

【００２２】揮発性メモリセル２１のデータの書き込み
後、バックアップ制御回路１１は電源切換回路１２を制
御してバックアップメモリセル１４の電源線２００をＶ
ｐｐからＧＮＤに切り換えると共に、バックアップイネ
ーブル回路１５をオフにする。バックアップイネーブル
回路１５のオフ後、バックアップ制御回路１１は電源切
換回路１２を制御して、揮発性メモリセル２１の電源線
１００をＶｐｐからＶｄｄに切り換える。

【００２３】ここで、揮発性メモリセル２１の記憶デー
タをバックアップメモリセル１４に書き込む動作を図２
を用いて更に詳しく説明する。その前に、揮発性メモリ
２１への通常の記憶動作について説明しておく。電源線
１００はＶｄｄ（例えば５Ｖ）で、揮発性メモリセル２
１のワード線Ｏをハイレベルにして、トランジスタ２１
２、２１３をオンにした後、ビット線ｎに１又は０のデ
ータを与えると、１対のインバータ２１１によりビット
線ｎより入力されたデータが保持される。その後、ワー
ド線Ｏはローレベルとなって、トランジスタ２１２、２
１３はオフになる。

【００２４】上記のように揮発性メモリセル２１に保持
されたデータをバックアップメモリセル１４に書き込ん
で転送する場合、バックアップイネーブル回路１５がオ
ンになった後、電源線１００、２００の電圧Ｖｄｄが、
例えば５Ｖから１２Ｖに昇圧される。これにより、１対
のインバータ２１１により保持されているデータがｋラ
インを通して、バックアップメモリセル１４に書き込ま
れる。その後、電源線１００、２００がＶｐｐからＧＮ
Ｄレベルになっても、バックアップメモリセル１４に書
き込まれたデータは保持される。揮発性メモリセル２１
のデータも、そのまま保持される。電源がオフすると、
バックアップメモリセル１４に書き込まれたデータは保
持されるが、揮発性メモリセル２１に保持されたデータ
は消失する。

【００２５】次にバックアップしたデータを揮発性メモ
リセル２１に自動的に復帰する動作について説明する。
電源検知回路１３が装置の電源オンを検知すると、電源
検知回路１３からハードウェアイネーブル信号ｈをバッ
クアップ制御回路１１に出力し、バックアップ制御回路
１１をアクティブにする。アクティブになったバックア
ップ制御回路１１は電源切換回路１２に対して電源切換
コントロール信号ｉを出力して電源線２００をＧＮＤか
らＶｄｄに切り換え、また、電源線３００は初期状態
（ＧＮＤ）のままとする。これにより、バックアップメ
モリセル１４を読み出し可能状態にする。

【００２６】電源線２００が上記のように切り換わった
後、バックアップ制御回路１１はバックアップイネーブ
ル回路１５に対してバックアップコントロール信号ｊを
出力してバックアップイネーブル回路１５をオンする。
バックアップイネーブル回路１５がオンになると、揮発
性メモリセル２１とバックアツプメモリセル１４が接続
される。

【００２７】メモリセル２１、１４同士の接続後、バッ
クアップ制御回路１１は揮発性メモリセル２１に対し
て、プルアップイネーブル信号ｍ（ロウレベル）を出力
して、揮発性メモリセル２１のトランジスタ２１４をオ
ンにして、ｋラインをプルアップする。

【００２８】このプルアップイネーブル後、バックアッ
プメモリセル１４の保持データがバックアップイネーブ
ル回路１５を通して揮発性メモリセル２１のｋラインに
伝送され、前記保持データが１対のインバータ２１１に
より保持されることにより、バックアップメモリセル１
４の記憶データが揮発性メモリセル２１に転送される。
このデータ転送後、バックアップ制御回路１１は上記し
たプルアップイネーブル信号ｍをハイレベルして、プル
アップをディゼープルにすると共に、バックアップメモ
リセル１４の電源線２００をＶｄｄからＧＮＤに切り換
え、また、バックアップコントロール信号Ｊをローレベ
ルにしてバックアップイネーブル回路１５をオフにす
る。

【００２９】次にユーザの任意の設定により、揮発性メ
モリセル２１からバックアップメモリセル１４ヘデータ
をバックアップする動作について説明する。ユーザの設
定によってデータバックアップ用ソフトウェアイネーブ
ル信号ｇ１がバックアップ制御回路１１に与えられる
と、バックアップ制御回路１１はアクティブになる。ア
クティブになったバックアップ制御回路１１は電源切換
回路１２に対して電源切換コントロール信号ｉを出力す
るため、電源切換回路１２は電源線１００（初期状態は
Ｖｄｄ）をＶｄｄからＶｐｐに切り換える（ＶｄｄとＶ
ｐｐの電位は同じ）。

【００３０】電源切換後、バックアップ制御回路１１は
バックアップイネーブル回路１５に対して、バックアッ
プコントロール信号ｊを出力してバックアップイネーブ
ル回路１５をオンする。バックアップイネーブル回路１
５がオンになると、揮発性メモリセル２１とバックアッ
プメモリセル１４が接続される。

【００３１】メモリセル２１、１４同士の接続後、電源
切換回路１２により、電源線２００（初期状態はＧＮ
Ｄ）がＧＮＤからＶｐｐに切り換えられるが（Ｖｄｄと
Ｖｐｐの電位は同じ）、電源線３００は初期状態（ＧＮ
Ｄ）のままである。その後、電源線１００、電源線２０
０のＶｐｐを昇圧し、揮発性メモリセル２１のデータを
バックアップメモリセル１４に書き込む。揮発性メモリ
セル２１からのデータの書き込み後、バックアップメモ
リセル１４の電源線２００は、ＶｐｐからＧＮＤに切り
換わると共に、バックアップイネーブル回路１５をオフ
する。バックアップイネーブル回路１５のオフ後、揮発
性メモリセル２１の電源線１００はＶｐｐからＶｄｄに
切り換わる。

【００３２】次にユーザの任意の設定により、バックア
ップしたデータを揮発性メモリセル２１に復帰する動作
について説明する。ユーザの設定によりデータ復帰用ソ
フトウェアイネーブル信号ｇ２がバックアップ制御回路
１１に出力されると、バックアップ制御回路１１はアク
ティブになる。アクティブになったバックアップ制御回
路１１は、電源切換回路１２に対して電源切換えコント
ロール信号ｉを出力して電源線２００をＧＮＤからＶｄ
ｄに切り換え、電源線３００を初期状態のＧＮＤのまま
にする。これにより、バックアップメモリセル２００を
読み出し可能状態にする。

【００３３】電源線２００が上記のように切り換わった
後、バックアップ制御回路１１は、バックアップイネー
ブル回路１５に対し、バックアップコントロール信号ｊ
を出力してバックアップイネーブル回路１５をオンにす
る。バックアップイネーブル回路１５がオンになると、
揮発性メモリセル２１とバックアップメモリセル１４が
接続される。

【００３４】メモリセル２１、１４同士の接続後、バッ
クアップ制御回路１１は、揮発性メモリセル２１に対し
てプルアップイネーブル信号ｍ（ロウレベル）を出力
し、揮発性メモリセル２１のプルアップをイネーブルに
する。

【００３５】プルアップイネーブル後、バックアップメ
モリセル１４から揮発性メモリセル２１にバックアップ
データが転送されて保持される。データ転送後、プルア
ップはディゼープルになり、バックアップメモリセル１
４の電源線２００はＶｄｄからＧＮＤに切り換わり、バ
ックアップイネーブル回路１５もオフになる。

【００３６】最後に、バックアップメモリセル１４のデ
ータを自動的に消去する動作について説明する。バック
アップメモリセル１４から揮発性メモリセル２１へのデ
ータの復帰後、バックアップ制御回路１１は、電源切換
回路１２に対して電源切換えコントロール信号ｉを出力
し、電源線３００をＧＮＤからＶｐｐに切り換える。こ
の電源切換後、バックアップメモリセル１４のデータは
全て消去される。データ消去後、バックアップ制御回路
１１は、電源切換回路１２を制御して電源線３００をＶ
ｐｐからＧＮＤに切り換える。

【００３７】次にユーザーの任意の設定により、バック
アップメモリセル１４の保持データを消去する動作につ
いて説明する。ユーザーの設定により、データ消去用の
ソフトウェアイネーブル信号ｇ３がバックアップ制御回
路１１に出力されると、バックアップ制御回路１１は、
電源切換回路１２に対して電源切換えコントロール信号
ｉを出力し、電源線３００をＧＮＤからＶｐｐに切り換
える。この電源切換後、バックアップメモリセル１４の
データは全て消去される。データ消去後、バックアップ
制御回路１１は、電源切換回路１２を制御して電源線３
００をＶｐｐからＧＮＤに切り換える。

【００３８】本実施の形態によれば、揮発性メモリセル
２１の保持データを１ビット対応で保持するバックアッ
プメモリセル１４を設け、揮発性メモリセル２１とバッ
クアップメモリセル１４を接続することにより、これら
メモリ間でデータの転送を行なう構成のため、上記した
バックアップメモリセル１４を含むバックアップ回路１
は外付けとせず、メモリ回路２を形成する１チップの中
に容易に内蔵することができる。このため、揮発性メモ
リのデータのバックアップを１チップ内で行えるため、
外付けのバックアップメモリ及び外付けのバックアップ
制御回路を必要とせず、その分、占有する回路基板面積
を縮少できるため、装置を小型にでき、且つその製造コ
ストを削減することができる。

【００３９】又、揮発性メモリセル２１からビット単位
でデータをバックアップメモリセル１４にデータを転送
してバックアップを行なうため、バックアップ時のデー
タ転送を高速に行なうことができる。

【００４０】更に、バックアップ制御回路１１により揮
発性メモリセル２１のデータのバックアップ動作及びバ
ックアップメモリセル１４から揮発性メモリセル２１へ
のデータの復帰動作を簡単な手順で自動的に実行できる
ため、外付けバックアップ回路を用いた場合と比べて、
複雑な制御プログラムを必要とせず、プログラム開発効
率を挙げることができる。

【００４１】

【発明の効果】以上詳細に説明したように、第１、第２
の発明である半導体メモリ装置によれば、揮発性メモリ
セルに１対１対応でバックアップメモリセルを設け、揮
発性メモリセルの１ビットのデータを対応するバックア
ップメモリセルに転送する構成のため、バックアップ回
路を１チップ内に内蔵して占有する基板面積を小さくで
き、且つデータのバックアップ時のデータ転送を高速で
行なうことができる。

【００４２】第３の発明である半導体メモリ装置によれ
ば、電源オフ時に、自動的に揮発性メモリのデータがバ
ックアップされ、電源オフによる揮発性メモリのデータ
の消失を確実に防止して、装置の信頼性を向上させるこ
とができる。

【００４３】第４の発明である半導体メモリ装置によれ
ば、電源オン時に、自動的に揮発性メモリのデータが復
帰するため、電源オン後、直ちに、揮発性メモリのデー
タを用いた処理を行なうことができ、装置の使い勝手を
向上させることができる。

【００４４】第５の発明である半導体メモリ装置によれ
ば、バックアップしたデータが揮発性メモリへ復帰した
後、バックアップメモリセルは直ちに次のデータのバッ
クアップを行なえる状態となり、装置の使い勝手を向上
させることができる。

【図面の簡単な説明】

【図１】本発明の半導体メモリ装置の一実施の形態を示
したブロック図である。

【図２】図１に示した装置の一部詳細構成例を示したブ
ロック図である。

【符号の説明】

１ バックアップ回路 ２ メモリ回路 １１ バックアップ制御回路 １２ 電源切換回路 １３ 電源検知回路 １４ バックアップメモリセル １５ バックアップイネーブル回路 ２１ 揮発性メモリセル ２１１ インバータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 晋 東京都渋谷区千駄ヶ谷３丁目50番11号 明 星ビル 東芝情報システム株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 揮発性メモリを有する半導体メモリ装置
   において、 １ビットのデータを保持する揮発性メモリセル複数個に
   対して、１対１対応で設けられた不揮発性のバックアッ
   プメモリセルと、 第１の起動信号が入力されると、前
   記各揮発性メモリセルに保持された１ビットのデータを
   対応する前記各バックアップメモリセルに転送し、第２
   の起動信号が入力されると、前記各バックアップメモリ
   セルに保持されている１ビットのデータを対応する前記
   各揮発性メモリセルに転送する転送回路とを備えたこと
   を特徴とする半導体メモリ装置。
2. 【請求項２】 前記転送回路は、前記第１の起動信号が
   入力されると前記各揮発性メモリセルと対応する前記各
   バックアップメモリセルとを電気的に接続するスイッチ
   回路と、 前記各揮発性メモリセルに保持されたデータを前記各バ
   ックアップメモリセルに書き込めるように各メモリセル
   への印加電圧を切り換え、或いは前記各バックアップメ
   モリセルに保持されたデータを前記各揮発性メモリセル
   に書き込めるように各メモリセルへの印加電圧を切り換
   える電圧切換回路と、 これらスイッチ回路及び電圧切換回路の動作を制御する
   バックアップ制御回路とを有することを特徴とする請求
   項１記載の半導体メモリ装置。
3. 【請求項３】 前記第１の起動信号は装置の電源がオフ
   されたことを検出した検出信号であることを特徴とする
   請求項１又は２記載の半導体メモリ装置。
4. 【請求項４】 前記第２の起動信号は装置の電源がオン
   されたことを検出した検出信号であることを特徴とする
   請求項１又は２記載の半導体メモリ装置。
5. 【請求項５】 前記転送回路は、前記バックアップメモ
   リセルに保持したデータを前記揮発性メモリセルに転送
   後、前記バックアップメモリセルに保持されたデータを
   消去することを特徴とする請求項１乃至４いずれか１記
   載の半導体メモリ装置。