JP3255152B2 - データバックアップ回路 - Google Patents
データバックアップ回路Info
- Publication number
- JP3255152B2 JP3255152B2 JP13215499A JP13215499A JP3255152B2 JP 3255152 B2 JP3255152 B2 JP 3255152B2 JP 13215499 A JP13215499 A JP 13215499A JP 13215499 A JP13215499 A JP 13215499A JP 3255152 B2 JP3255152 B2 JP 3255152B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- memory
- signal level
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＯＬＴ装置などに
装備されて回線情報などのバックアップデータを保持す
るデータバックアップ回路に関するものである。
装備されて回線情報などのバックアップデータを保持す
るデータバックアップ回路に関するものである。
【０００２】
【従来の技術】たとえばＯＬＴ（Ｏｐｔｉｃａｌ Ｌｉ
ｎｅ Ｔｅｒｍｉｎａｌ）装置は、主電源が何らかの原
因で切断されるという異常事態に備えて、回線情報等の
バックアップが必要なデータ（バックアップデータとも
いう）を、バックアップ用の電源およびメモリを搭載し
たデータバックアップ回路に保存する構成となってい
る。
ｎｅ Ｔｅｒｍｉｎａｌ）装置は、主電源が何らかの原
因で切断されるという異常事態に備えて、回線情報等の
バックアップが必要なデータ（バックアップデータとも
いう）を、バックアップ用の電源およびメモリを搭載し
たデータバックアップ回路に保存する構成となってい
る。
【０００３】しかし、データバックアップ回路にバック
アップデータを書き込んでいる最中に主電源が切断され
た場合には、バックアップデータの供給元は主電源の切
断により動作を停止するため、バックアップデータは書
き込みの途中で不正となってしまう。そして、主電源が
切断されたときどのアドレスにバックアップデータを書
き込んでいたかは通常、特定することはできない。した
がって、このような場合には、メモリのいずれかのアド
レスに不正なデータが保持されていることになり、結果
としてバックアップデータ全体の正常性を保証すること
ができない。そのため、主電源がその後復旧しても、こ
のようなバックアップデータを用いて回線等の復旧を行
うことはできない。
アップデータを書き込んでいる最中に主電源が切断され
た場合には、バックアップデータの供給元は主電源の切
断により動作を停止するため、バックアップデータは書
き込みの途中で不正となってしまう。そして、主電源が
切断されたときどのアドレスにバックアップデータを書
き込んでいたかは通常、特定することはできない。した
がって、このような場合には、メモリのいずれかのアド
レスに不正なデータが保持されていることになり、結果
としてバックアップデータ全体の正常性を保証すること
ができない。そのため、主電源がその後復旧しても、こ
のようなバックアップデータを用いて回線等の復旧を行
うことはできない。
【０００４】
【発明が解決しようとする課題】本発明はこのような問
題を解決するためになされたもので、その目的は、バッ
クアップ用のメモリにバックアップデータを書き込んで
いる最中に主電源が切断された場合でも、その後主電源
が復旧した際に必ず正しいバックアップデータを再生で
きるデータバックアップ回路を提供することにある。
題を解決するためになされたもので、その目的は、バッ
クアップ用のメモリにバックアップデータを書き込んで
いる最中に主電源が切断された場合でも、その後主電源
が復旧した際に必ず正しいバックアップデータを再生で
きるデータバックアップ回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するため、主電源により動作する装置に装備されて前
記主電源とは異なる電源により動作し、与えられた書き
込み信号が特定の信号レベルとなるごとに、与えられた
バックアップすべきデータをメモリに書き込むデータバ
ックアップ回路であって、前記メモリとして動作する第
１および第２のメモリと、前記書き込み信号が特定の信
号レベルである期間中に、特定の信号レベルの第１およ
び第２の書き込み信号をそれぞれ前記第１および第２の
メモリに順次供給するメモリ書き込み制御部と、前記第
１の書き込み信号の信号レベルが変化するごとに変化後
の前記第１の書き込み信号の信号レベルを表す信号を出
力する信号レベル保持部と、前記主電源が切断され、そ
の後、復旧したとき前記信号レベル保持部の出力信号が
表す前記第１の書き込み信号の信号レベルが前記特定の
信号レベルである場合には、読み出し信号が供給された
際に、前記第２のメモリに対してのみデータの読み出し
を指示し、一方、前記主電源復旧後に前記信号レベル保
持部の出力信号が表す前記第１の書き込み信号の信号レ
ベルが前記特定の信号レベルでなかった場合には、読み
出し信号が供給された際に、前記第１のメモリに対して
のみデータの読み出しを指示するメモリ読み出し制御部
とを備えたことを特徴とする。
成するため、主電源により動作する装置に装備されて前
記主電源とは異なる電源により動作し、与えられた書き
込み信号が特定の信号レベルとなるごとに、与えられた
バックアップすべきデータをメモリに書き込むデータバ
ックアップ回路であって、前記メモリとして動作する第
１および第２のメモリと、前記書き込み信号が特定の信
号レベルである期間中に、特定の信号レベルの第１およ
び第２の書き込み信号をそれぞれ前記第１および第２の
メモリに順次供給するメモリ書き込み制御部と、前記第
１の書き込み信号の信号レベルが変化するごとに変化後
の前記第１の書き込み信号の信号レベルを表す信号を出
力する信号レベル保持部と、前記主電源が切断され、そ
の後、復旧したとき前記信号レベル保持部の出力信号が
表す前記第１の書き込み信号の信号レベルが前記特定の
信号レベルである場合には、読み出し信号が供給された
際に、前記第２のメモリに対してのみデータの読み出し
を指示し、一方、前記主電源復旧後に前記信号レベル保
持部の出力信号が表す前記第１の書き込み信号の信号レ
ベルが前記特定の信号レベルでなかった場合には、読み
出し信号が供給された際に、前記第１のメモリに対して
のみデータの読み出しを指示するメモリ読み出し制御部
とを備えたことを特徴とする。
【０００６】本発明のデータバックアップ回路では、メ
モリ書き込み制御部は、書き込み信号が特定の信号レベ
ルである期間中に、特定の信号レベルの第１および第２
の書き込み信号をそれぞれ第１および第２のメモリに順
次供給し、信号レベル保持部は、第１の書き込み信号の
信号レベルが変化するごとに変化後の第１の書き込み信
号の信号レベルを表す信号を出力する。そして、メモリ
読み出し制御部は、主電源が切断され、その後、復旧し
たとき信号レベル保持部の出力信号が表す第１の書き込
み信号の信号レベルが前記特定の信号レベルである場合
には、読み出し信号が供給された際に、第２のメモリに
対してのみデータの読み出しを指示し、一方、主電源復
旧後に信号レベル保持部の出力信号が表す第１の書き込
み信号の信号レベルが前記特定の信号レベルでなかった
場合には、読み出し信号が供給された際に、第１のメモ
リに対してのみデータの読み出しを指示する。
モリ書き込み制御部は、書き込み信号が特定の信号レベ
ルである期間中に、特定の信号レベルの第１および第２
の書き込み信号をそれぞれ第１および第２のメモリに順
次供給し、信号レベル保持部は、第１の書き込み信号の
信号レベルが変化するごとに変化後の第１の書き込み信
号の信号レベルを表す信号を出力する。そして、メモリ
読み出し制御部は、主電源が切断され、その後、復旧し
たとき信号レベル保持部の出力信号が表す第１の書き込
み信号の信号レベルが前記特定の信号レベルである場合
には、読み出し信号が供給された際に、第２のメモリに
対してのみデータの読み出しを指示し、一方、主電源復
旧後に信号レベル保持部の出力信号が表す第１の書き込
み信号の信号レベルが前記特定の信号レベルでなかった
場合には、読み出し信号が供給された際に、第１のメモ
リに対してのみデータの読み出しを指示する。
【０００７】したがって、本発明のデータバックアップ
回路では、主電源が切断された際に書き込みが行われて
いたメモリ（第１または第２のメモリ）からはデータが
読み出されず、主電源が切断された際に書き込みが行わ
れていなかったメモリからのみデータが読み出される。
そのため、メモリにバックアップデータを書き込んでい
る最中に主電源が切断された場合でも、その後主電源が
復旧した際に必ず正しいバックアップデータを再生する
ことができる。
回路では、主電源が切断された際に書き込みが行われて
いたメモリ（第１または第２のメモリ）からはデータが
読み出されず、主電源が切断された際に書き込みが行わ
れていなかったメモリからのみデータが読み出される。
そのため、メモリにバックアップデータを書き込んでい
る最中に主電源が切断された場合でも、その後主電源が
復旧した際に必ず正しいバックアップデータを再生する
ことができる。
【０００８】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明によるデータ
バックアップ回路の一例を示すブロック図である。図１
に示したデータバックアップ回路２は、たとえばＯＬＴ
装置に装備され、主電源が何らかの原因で切断されると
いう異常事態に備えて、回線情報等のバックアップが必
要なデータをバックアップするためのものである。ここ
でＯＬＴ装置は不図示の主電源によって動作し、一方、
データバックアップ回路２は主電源とは異なる不図示の
電源により動作する。この電源はたとえばバッテリによ
り構成され、主電源が切断された場合にも電源を供給し
てデータバックアップ回路２を動作させる。
て図面を参照して説明する。図１は本発明によるデータ
バックアップ回路の一例を示すブロック図である。図１
に示したデータバックアップ回路２は、たとえばＯＬＴ
装置に装備され、主電源が何らかの原因で切断されると
いう異常事態に備えて、回線情報等のバックアップが必
要なデータをバックアップするためのものである。ここ
でＯＬＴ装置は不図示の主電源によって動作し、一方、
データバックアップ回路２は主電源とは異なる不図示の
電源により動作する。この電源はたとえばバッテリによ
り構成され、主電源が切断された場合にも電源を供給し
てデータバックアップ回路２を動作させる。
【０００９】図１に示したように、ＯＬＴ装置本体の制
御パッケージ４（制御ＰＫＧ）は、データバックアップ
回路２に対して、アドレス信号６、チップセレクト信号
８、書き込み信号１０、読み出し信号１２、ならびに制
御クロック信号１４を供給し、そしてデータ信号１６を
データバックアップ回路２との間で授受する。
御パッケージ４（制御ＰＫＧ）は、データバックアップ
回路２に対して、アドレス信号６、チップセレクト信号
８、書き込み信号１０、読み出し信号１２、ならびに制
御クロック信号１４を供給し、そしてデータ信号１６を
データバックアップ回路２との間で授受する。
【００１０】データバックアップ回路２は、図１に示し
たように、バックアップデータを保持するメモリとして
動作する第１および第２のメモリ１８、２０を備え、第
１および第２のメモリ１８、２０はアドレス信号６およ
びチップセレクト信号８を制御パッケージ４から受け取
り、また、制御パッケージ４との間でデータ信号１６を
授受する。
たように、バックアップデータを保持するメモリとして
動作する第１および第２のメモリ１８、２０を備え、第
１および第２のメモリ１８、２０はアドレス信号６およ
びチップセレクト信号８を制御パッケージ４から受け取
り、また、制御パッケージ４との間でデータ信号１６を
授受する。
【００１１】メモリ選択制御部２２は、メモリ書き込み
制御部として動作し、書き込み信号１０がローレベルで
ある期間中に、ローレベルの第１および第２の書き込み
信号２１Ａ、２１Ｂをそれぞれ第１および第２のメモリ
１８、２０に順次供給する。信号レベル保持部２６（Ｄ
ＦＦ）は、Ｄフリップフロップにより構成され、第１の
書き込み信号２１Ａの信号レベルが変化するごとに変化
後の第１の書き込み信号２１Ａの信号レベルを保持し、
同信号レベルを表す信号２７を出力する。メモリ選択制
御部２２はまた、メモリ読み出し制御部として動作し、
主電源が切断され、その後、復旧したとき信号レベル保
持部２６の出力信号２７が表す第１の書き込み信号２１
Ａの信号レベルがローレベルである場合には、読み出し
信号１２が供給された際に、第２のメモリ２０に対して
のみデータの読み出しを指示し、一方、主電源復旧後に
信号レベル保持部２６の出力信号２７が表す第１の書き
込み信号２１Ａの信号レベルがハイレベルであった場合
には、読み出し信号１２が供給された際に、第２のメモ
リ１８に対してのみデータの読み出しを指示する。
制御部として動作し、書き込み信号１０がローレベルで
ある期間中に、ローレベルの第１および第２の書き込み
信号２１Ａ、２１Ｂをそれぞれ第１および第２のメモリ
１８、２０に順次供給する。信号レベル保持部２６（Ｄ
ＦＦ）は、Ｄフリップフロップにより構成され、第１の
書き込み信号２１Ａの信号レベルが変化するごとに変化
後の第１の書き込み信号２１Ａの信号レベルを保持し、
同信号レベルを表す信号２７を出力する。メモリ選択制
御部２２はまた、メモリ読み出し制御部として動作し、
主電源が切断され、その後、復旧したとき信号レベル保
持部２６の出力信号２７が表す第１の書き込み信号２１
Ａの信号レベルがローレベルである場合には、読み出し
信号１２が供給された際に、第２のメモリ２０に対して
のみデータの読み出しを指示し、一方、主電源復旧後に
信号レベル保持部２６の出力信号２７が表す第１の書き
込み信号２１Ａの信号レベルがハイレベルであった場合
には、読み出し信号１２が供給された際に、第２のメモ
リ１８に対してのみデータの読み出しを指示する。
【００１２】そして、メモリ選択制御部２２は、メモリ
読み出し制御部として動作するとき、第１および第２の
メモリ１８、２０のいずれかに第１および第２の読み出
し信号２３Ａ、２３Ｂを供給し、第１および第２のメモ
リ１８、２０はメモリ選択制御部２２から第１および第
２の読み出し信号２３Ａ、２３Ｂが供給されたとき、保
持しているデータを制御パッケージ４に出力する。
読み出し制御部として動作するとき、第１および第２の
メモリ１８、２０のいずれかに第１および第２の読み出
し信号２３Ａ、２３Ｂを供給し、第１および第２のメモ
リ１８、２０はメモリ選択制御部２２から第１および第
２の読み出し信号２３Ａ、２３Ｂが供給されたとき、保
持しているデータを制御パッケージ４に出力する。
【００１３】データバックアップ回路２はさらに、主電
源が切断され、その後、復旧したとき一定期間継続する
リセット信号２９を出力するリセット回路２８を備え、
メモリ選択制御部２２は、リセット回路２８がリセット
信号２９を出力している期間中において、信号レベル保
持部２６の出力信号２７が表す第１の書き込み信号２１
Ａの信号レベルがローレベルであか否かを判定する。
源が切断され、その後、復旧したとき一定期間継続する
リセット信号２９を出力するリセット回路２８を備え、
メモリ選択制御部２２は、リセット回路２８がリセット
信号２９を出力している期間中において、信号レベル保
持部２６の出力信号２７が表す第１の書き込み信号２１
Ａの信号レベルがローレベルであか否かを判定する。
【００１４】制御パッケージ４が出力する制御クロック
信号１４はバッファ回路３０を通じてメモリ選択制御部
２２に供給され、メモリ選択制御部２２はこの制御クロ
ック信号１４をタイミングの基準として動作する。ただ
し、バッファ回路３０はリセット回路２８が出力するリ
セット信号により制御され、リセット回路２８がリセッ
ト信号を出力している間は、制御クロック信号１４のメ
モリ選択制御部２２への供給を停止する。また、バッフ
ァ回路３０が出力する制御クロック信号１４は信号レベ
ル保持部２６にも供給され、信号レベル保持部２６はこ
の制御クロック信号１４にもとづいて動作する。
信号１４はバッファ回路３０を通じてメモリ選択制御部
２２に供給され、メモリ選択制御部２２はこの制御クロ
ック信号１４をタイミングの基準として動作する。ただ
し、バッファ回路３０はリセット回路２８が出力するリ
セット信号により制御され、リセット回路２８がリセッ
ト信号を出力している間は、制御クロック信号１４のメ
モリ選択制御部２２への供給を停止する。また、バッフ
ァ回路３０が出力する制御クロック信号１４は信号レベ
ル保持部２６にも供給され、信号レベル保持部２６はこ
の制御クロック信号１４にもとづいて動作する。
【００１５】次に、このように構成されたデータバック
アップ回路２の動作について説明する。図２は、実施の
形態例のデータバックアップ回路２の動作を示すタイミ
ングチャートであり、以下ではこのタイミングチャート
を適宜参照する。バックアップデータのデータバックア
ップ回路２への書き込みは図２に示した期間Ｔ１におい
て行われる。本実施の形態例では、この期間Ｔ１は制御
クロック信号１４の１０クロック分に相当し、この間に
１つのバックアップデータの書き込みが行われる。
アップ回路２の動作について説明する。図２は、実施の
形態例のデータバックアップ回路２の動作を示すタイミ
ングチャートであり、以下ではこのタイミングチャート
を適宜参照する。バックアップデータのデータバックア
ップ回路２への書き込みは図２に示した期間Ｔ１におい
て行われる。本実施の形態例では、この期間Ｔ１は制御
クロック信号１４の１０クロック分に相当し、この間に
１つのバックアップデータの書き込みが行われる。
【００１６】メモリ選択制御部２２は、制御パッケージ
４からの書き込み信号１０がローレベルとなると、まず
期間Ｔ２においてローレベルの第１の書き込み信号２１
Ａを第１のメモリ１８に出力し、つづいて期間Ｔ３にお
いてローレベルの第２の書き込み信号２１Ｂを第２のメ
モリ２０に出力する。そして、チップセレクト信号８が
制御パッケージ４から供給されている状態で、第１およ
び第２のメモリ１８、２０ではそれぞれ第１および第２
の書き込み信号２１Ａ、２１Ｂの立ち上がりのタイミン
グ（図中、黒三角印で示す）において、制御パッケージ
４が出力しているデータ信号１６（バックアップデー
タ）を取り込み、同じく制御パッケージ４が出力してい
るアドレス信号６が表すアドレスにバックアップデータ
を書き込んで保持する。
４からの書き込み信号１０がローレベルとなると、まず
期間Ｔ２においてローレベルの第１の書き込み信号２１
Ａを第１のメモリ１８に出力し、つづいて期間Ｔ３にお
いてローレベルの第２の書き込み信号２１Ｂを第２のメ
モリ２０に出力する。そして、チップセレクト信号８が
制御パッケージ４から供給されている状態で、第１およ
び第２のメモリ１８、２０ではそれぞれ第１および第２
の書き込み信号２１Ａ、２１Ｂの立ち上がりのタイミン
グ（図中、黒三角印で示す）において、制御パッケージ
４が出力しているデータ信号１６（バックアップデー
タ）を取り込み、同じく制御パッケージ４が出力してい
るアドレス信号６が表すアドレスにバックアップデータ
を書き込んで保持する。
【００１７】また、信号レベル保持部２６は、制御クロ
ック信号１４の立ち上がりに同期して第１の書き込み信
号２１Ａの信号レベルを保持し、第１の書き込み信号２
１Ａの信号レベルを表す信号を出力する。したがって、
第１の書き込み信号２１Ａがローレベルとなると、図２
に示したように、信号レベル保持部２６の出力信号２７
は、若干遅れてローレベルとなり、逆に、第１の書き込
み信号２１Ａがハイレベルとなると、信号レベル保持部
２６の出力信号２７は、若干遅れてハイレベルとなる。
ック信号１４の立ち上がりに同期して第１の書き込み信
号２１Ａの信号レベルを保持し、第１の書き込み信号２
１Ａの信号レベルを表す信号を出力する。したがって、
第１の書き込み信号２１Ａがローレベルとなると、図２
に示したように、信号レベル保持部２６の出力信号２７
は、若干遅れてローレベルとなり、逆に、第１の書き込
み信号２１Ａがハイレベルとなると、信号レベル保持部
２６の出力信号２７は、若干遅れてハイレベルとなる。
【００１８】次に、主電源が切断された場合の動作につ
いて説明する。図３は主電源が切断された場合の実施の
形態例のデータバックアップ回路２の動作を示すタイミ
ングチャートである。ここで、第１のメモリ１８への書
き込みが行われるている最中に、タイミングＴ５で主電
源が切断されたとすると、制御パッケージ４は動作を停
止するため、制御クロック信号１４は停止し、またこの
とき制御パッケージ４が出力しているデータも不正とな
る。
いて説明する。図３は主電源が切断された場合の実施の
形態例のデータバックアップ回路２の動作を示すタイミ
ングチャートである。ここで、第１のメモリ１８への書
き込みが行われるている最中に、タイミングＴ５で主電
源が切断されたとすると、制御パッケージ４は動作を停
止するため、制御クロック信号１４は停止し、またこの
とき制御パッケージ４が出力しているデータも不正とな
る。
【００１９】その後、タイミングＴ６で主電源が復旧し
たとすると、そのことによってリセット回路２８は期間
Ｔ４の間継続するローレベルのリセット信号２９を出力
する。このリセット信号によりバッファ回路３０は閉じ
た状態となるため、制御クロック信号１４は信号レベル
保持部２６には供給されず、したがって信号レベル保持
部２６は、主電源が切断される前に出力していた信号を
そのまま継続して出力する。そして、上述のように第１
のメモリ１８への書き込みの最中に主電源が切断された
め、このとき信号レベル保持部２６の出力信号２７はロ
ーレベルとなっている。
たとすると、そのことによってリセット回路２８は期間
Ｔ４の間継続するローレベルのリセット信号２９を出力
する。このリセット信号によりバッファ回路３０は閉じ
た状態となるため、制御クロック信号１４は信号レベル
保持部２６には供給されず、したがって信号レベル保持
部２６は、主電源が切断される前に出力していた信号を
そのまま継続して出力する。そして、上述のように第１
のメモリ１８への書き込みの最中に主電源が切断された
め、このとき信号レベル保持部２６の出力信号２７はロ
ーレベルとなっている。
【００２０】したがって、メモリ選択制御部２２は、信
号レベル保持部２６の出力信号２７がローレベルである
ことから、第２のメモリ２０に書き込まれているデータ
が有効と判断し、その後、リセット信号２９がハイレベ
ルとなり、制御パッケージ４が読み出し信号１２を出力
した場合には、第２のメモリ２０に第２の読み出し信号
２３Ｂを出力してデータを制御パッケージ４に出力させ
る。
号レベル保持部２６の出力信号２７がローレベルである
ことから、第２のメモリ２０に書き込まれているデータ
が有効と判断し、その後、リセット信号２９がハイレベ
ルとなり、制御パッケージ４が読み出し信号１２を出力
した場合には、第２のメモリ２０に第２の読み出し信号
２３Ｂを出力してデータを制御パッケージ４に出力させ
る。
【００２１】また、主電源が切断されたとき、第２のメ
モリ２０への書き込みが行われていた場合には、信号レ
ベル保持部２６の出力信号２７の信号レベルはハイレベ
ルとなるため、主電源復旧後、制御パッケージ４が読み
出し信号１２を出力したとき、メモリ選択制御部２２
は、第１のメモリ１８に対してのみ第１の読み出し信号
２３Ａを供給して、第１のメモリ１８にのみデータを出
力させる。
モリ２０への書き込みが行われていた場合には、信号レ
ベル保持部２６の出力信号２７の信号レベルはハイレベ
ルとなるため、主電源復旧後、制御パッケージ４が読み
出し信号１２を出力したとき、メモリ選択制御部２２
は、第１のメモリ１８に対してのみ第１の読み出し信号
２３Ａを供給して、第１のメモリ１８にのみデータを出
力させる。
【００２２】そのため、本実施の形態例のデータバック
アップ回路２では、主電源が切断された際に書き込みが
行われていたメモリ（第１または第２のメモリ１８、２
０）からはデータが読み出されず、主電源が切断された
際に書き込みが行われていなかったメモリからのみデー
タが読み出される。したがって、メモリにバックアップ
データを書き込んでいる最中に主電源が切断された場合
でも、その後主電源が復旧した際に必ず正しいバックア
ップデータを再生して、ＯＬＴ装置を正常に復旧させる
ことができる。
アップ回路２では、主電源が切断された際に書き込みが
行われていたメモリ（第１または第２のメモリ１８、２
０）からはデータが読み出されず、主電源が切断された
際に書き込みが行われていなかったメモリからのみデー
タが読み出される。したがって、メモリにバックアップ
データを書き込んでいる最中に主電源が切断された場合
でも、その後主電源が復旧した際に必ず正しいバックア
ップデータを再生して、ＯＬＴ装置を正常に復旧させる
ことができる。
【００２３】なお、本実施の形態例では、書き込み信号
１０、第１および第２の書き込み信号２１Ａ、２１Ｂが
ローレベルのときメモリへのデータの書き込みが行われ
るとしたが、これらの信号がハイレベルのときメモリへ
のデータを書き込む構成とすることも無論可能である。
また、信号レベル保持部２６は本実施の形態例ではＤフ
リップフロップにより構成されているとしたが、信号レ
ベルを保持できる回路であればＤフリップフロップ以外
の回路を用いることも可能である。
１０、第１および第２の書き込み信号２１Ａ、２１Ｂが
ローレベルのときメモリへのデータの書き込みが行われ
るとしたが、これらの信号がハイレベルのときメモリへ
のデータを書き込む構成とすることも無論可能である。
また、信号レベル保持部２６は本実施の形態例ではＤフ
リップフロップにより構成されているとしたが、信号レ
ベルを保持できる回路であればＤフリップフロップ以外
の回路を用いることも可能である。
【００２４】
【発明の効果】以上説明したように本発明のデータバッ
クアップ回路では、メモリ書き込み制御部は、書き込み
信号が特定の信号レベルである期間中に、特定の信号レ
ベルの第１および第２の書き込み信号をそれぞれ第１お
よび第２のメモリに順次供給し、信号レベル保持部は、
第１の書き込み信号の信号レベルが変化するごとに変化
後の第１の書き込み信号の信号レベルを表す信号を出力
する。そして、メモリ読み出し制御部は、主電源が切断
され、その後、復旧したとき信号レベル保持部の出力信
号が表す第１の書き込み信号の信号レベルが前記特定の
信号レベルである場合には、読み出し信号が供給された
際に、第２のメモリに対してのみデータの読み出しを指
示し、一方、主電源復旧後に信号レベル保持部の出力信
号が表す第１の書き込み信号の信号レベルが前記特定の
信号レベルでなかった場合には、読み出し信号が供給さ
れた際に、第１のメモリに対してのみデータの読み出し
を指示する。
クアップ回路では、メモリ書き込み制御部は、書き込み
信号が特定の信号レベルである期間中に、特定の信号レ
ベルの第１および第２の書き込み信号をそれぞれ第１お
よび第２のメモリに順次供給し、信号レベル保持部は、
第１の書き込み信号の信号レベルが変化するごとに変化
後の第１の書き込み信号の信号レベルを表す信号を出力
する。そして、メモリ読み出し制御部は、主電源が切断
され、その後、復旧したとき信号レベル保持部の出力信
号が表す第１の書き込み信号の信号レベルが前記特定の
信号レベルである場合には、読み出し信号が供給された
際に、第２のメモリに対してのみデータの読み出しを指
示し、一方、主電源復旧後に信号レベル保持部の出力信
号が表す第１の書き込み信号の信号レベルが前記特定の
信号レベルでなかった場合には、読み出し信号が供給さ
れた際に、第１のメモリに対してのみデータの読み出し
を指示する。
【００２５】したがって、本発明のデータバックアップ
回路では、主電源が切断された際に書き込みが行われて
いたメモリ（第１または第２のメモリ）からはデータが
読み出されず、主電源が切断された際に書き込みが行わ
れていなかったメモリからのみデータが読み出される。
そのため、メモリにバックアップデータを書き込んでい
る最中に主電源が切断された場合でも、その後主電源が
復旧した際に必ず正しいバックアップデータを再生する
ことができる。
回路では、主電源が切断された際に書き込みが行われて
いたメモリ（第１または第２のメモリ）からはデータが
読み出されず、主電源が切断された際に書き込みが行わ
れていなかったメモリからのみデータが読み出される。
そのため、メモリにバックアップデータを書き込んでい
る最中に主電源が切断された場合でも、その後主電源が
復旧した際に必ず正しいバックアップデータを再生する
ことができる。
【図１】本発明によるデータバックアップ回路の一例を
示すブロック図である。
示すブロック図である。
【図２】実施の形態例のデータバックアップ回路の動作
を示すタイミングチャートである。
を示すタイミングチャートである。
【図３】主電源が切断された場合の実施の形態例のデー
タバックアップ回路の動作を示すタイミングチャートで
ある。
タバックアップ回路の動作を示すタイミングチャートで
ある。
２……データバックアップ回路、４……制御パッケージ
（制御ＰＫＧ）、６……アドレス信号、８……チップセ
レクト信号、１０……書き込み信号、１２……読み出し
信号、１４……制御クロック信号、１６……データ信
号、１８……第１のメモリ、２０……第２のメモリ、２
２……メモリ選択制御部、２４……信号、２６……信号
レベル保持部、２８……リセット回路、３０……バッフ
ァ回路。
（制御ＰＫＧ）、６……アドレス信号、８……チップセ
レクト信号、１０……書き込み信号、１２……読み出し
信号、１４……制御クロック信号、１６……データ信
号、１８……第１のメモリ、２０……第２のメモリ、２
２……メモリ選択制御部、２４……信号、２６……信号
レベル保持部、２８……リセット回路、３０……バッフ
ァ回路。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/16 G06F 11/18
Claims (6)
- 【請求項１】 主電源により動作する装置に装備されて
前記主電源とは異なる電源により動作し、与えられた書
き込み信号が特定の信号レベルとなるごとに、与えられ
たバックアップすべきデータをメモリに書き込むデータ
バックアップ回路であって、 前記メモリとして動作する第１および第２のメモリと、 前記書き込み信号が特定の信号レベルである期間中に、
特定の信号レベルの第１および第２の書き込み信号をそ
れぞれ前記第１および第２のメモリに順次供給するメモ
リ書き込み制御部と、 前記第１の書き込み信号の信号レベルが変化するごとに
変化後の前記第１の書き込み信号の信号レベルを表す信
号を出力する信号レベル保持部と、 前記主電源が切断され、その後、復旧したとき前記信号
レベル保持部の出力信号が表す前記第１の書き込み信号
の信号レベルが前記特定の信号レベルである場合には、
読み出し信号が供給された際に、前記第２のメモリに対
してのみデータの読み出しを指示し、一方、前記主電源
復旧後に前記信号レベル保持部の出力信号が表す前記第
１の書き込み信号の信号レベルが前記特定の信号レベル
でなかった場合には、読み出し信号が供給された際に、
前記第１のメモリに対してのみデータの読み出しを指示
するメモリ読み出し制御部とを備えたことを特徴とする
データバックアップ回路。 - 【請求項２】 前記主電源が切断され、その後、復旧し
たとき一定期間継続するリセット信号を出力するリセッ
ト回路を備え、 前記信号レベル保持部は、前記リセット回路がリセット
信号を出力している期間中は出力信号を更新せず、 前記メモリ読み出し制御部は、前記リセット回路が前記
リセット信号を出力している期間中において、前記信号
レベル保持部の出力信号が表す前記第１の書き込み信号
の信号レベルが前記特定の信号レベルであか否かを判定
することを特徴とする請求項１記載のデータバックアッ
プ回路。 - 【請求項３】 前記信号レベル保持部は、前記第１の書
き込み信号を入力とするＤフリップフロップにより構成
されていることを特徴とする請求項１記載のデータバッ
クアップ回路。 - 【請求項４】 メモリ読み出し制御部は、前記第１およ
び第２のメモリのいずれかに対して読み出し信号を供給
し、前記第１および第２のメモリはメモリ読み出し制御
部から前記読み出し信号が供給されたとき、保持してい
るデータを出力することを特徴とする請求項１記載のデ
ータバックアップ回路。 - 【請求項５】 前記主電源とは異なる前記電源はバッテ
リにより構成されていることを特徴とする請求項１記載
のデータバックアップ回路。 - 【請求項６】 ＯＬＴ装置に装備され、前記第１および
第２のメモリに書き込まれるデータは回線情報を含むこ
とを特徴とする請求項１記載のデータバックアップ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13215499A JP3255152B2 (ja) | 1999-05-13 | 1999-05-13 | データバックアップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13215499A JP3255152B2 (ja) | 1999-05-13 | 1999-05-13 | データバックアップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000322332A JP2000322332A (ja) | 2000-11-24 |
| JP3255152B2 true JP3255152B2 (ja) | 2002-02-12 |
Family
ID=15074634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13215499A Expired - Fee Related JP3255152B2 (ja) | 1999-05-13 | 1999-05-13 | データバックアップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255152B2 (ja) |
-
1999
- 1999-05-13 JP JP13215499A patent/JP3255152B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000322332A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3302847B2 (ja) | 記憶装置 | |
| JP3255152B2 (ja) | データバックアップ回路 | |
| US20020073269A1 (en) | Data-recording-medium controller, data-recording-medium control method, data-recording apparatus and data-recording-apparatus control unit | |
| JP2546163B2 (ja) | 半導体記憶装置 | |
| JPH08202677A (ja) | マイクロコントローラ | |
| JPH1131076A (ja) | マルチｃｐｕシステム | |
| JP3179891B2 (ja) | バス制御方式 | |
| JP2845038B2 (ja) | タイミング制御装置 | |
| JP4501868B2 (ja) | メモリシステムの制御方法 | |
| KR100339653B1 (ko) | 전전자 교환기 내 제어 보드의 이중화 장치 | |
| JP2896148B2 (ja) | 制御情報のリードライト制御方式 | |
| CN115686175A (zh) | 一种电源管理系统下的pmc模式状态切换方法及装置 | |
| JP2570137B2 (ja) | プログラマブルアレイロジック | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| CN115827071A (zh) | 一种中止电源管理系统待机操作的方法及系统 | |
| JP4304792B2 (ja) | ナビゲーション装置 | |
| JPH0756757B2 (ja) | メモリの電源投入後の制御装置 | |
| US20040039873A1 (en) | Management system for access control modes of a DRAM module socket | |
| JPH0541092A (ja) | 不揮発性メモリ | |
| JPH05324117A (ja) | 情報処理装置 | |
| JPH0415847A (ja) | メモリカード | |
| JPH04277808A (ja) | 画像記憶装置 | |
| JPH04253499A (ja) | ホームバスシステム | |
| JP2000035953A (ja) | コンピュータ装置および初期設定データ転送方法、並びに記録媒体 | |
| JP2001332080A (ja) | ディジタルデータ出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |