JP2896148B2 - 制御情報のリードライト制御方式 - Google Patents
制御情報のリードライト制御方式Info
- Publication number
- JP2896148B2 JP2896148B2 JP63244836A JP24483688A JP2896148B2 JP 2896148 B2 JP2896148 B2 JP 2896148B2 JP 63244836 A JP63244836 A JP 63244836A JP 24483688 A JP24483688 A JP 24483688A JP 2896148 B2 JP2896148 B2 JP 2896148B2
- Authority
- JP
- Japan
- Prior art keywords
- prom
- register
- signal
- read
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stored Programmes (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、コンピュータの制御に必要な情報のデフォ
ルト値のリードライト制御方式に関する。
ルト値のリードライト制御方式に関する。
（従来の技術） コンピュータの制御に必要な情報は、値が変わらない
場合は、ROMライタを使ってEPROM（Erasable Programma
ble ROM）に書き込み使用するのが普通である。また、
デフォルト値を変える必要のある場合は、RAMに書き込
んで、電池によってバックアップしたり、制御用ソフト
ウェアにその制御を委ねていたものである。
場合は、ROMライタを使ってEPROM（Erasable Programma
ble ROM）に書き込み使用するのが普通である。また、
デフォルト値を変える必要のある場合は、RAMに書き込
んで、電池によってバックアップしたり、制御用ソフト
ウェアにその制御を委ねていたものである。
（発明が解決しようとする課題） ところで、EPROMはデータを書き込む場合、ROMライタ
を使用しなければならず、データの書き込み、変更に手
間がかかるし、容量に適当なものがないため、大型化、
高コスト化する。RAMに格納する場合は電池によるバッ
クアップが必要である。また、制御用ソフトウェアに持
たせると、外部記憶装置が必要となる等諸々の問題があ
った。
を使用しなければならず、データの書き込み、変更に手
間がかかるし、容量に適当なものがないため、大型化、
高コスト化する。RAMに格納する場合は電池によるバッ
クアップが必要である。また、制御用ソフトウェアに持
たせると、外部記憶装置が必要となる等諸々の問題があ
った。
本発明は上記欠点に鑑みてなされたものであり、コン
ピュータと周辺装置制御情報のリード・ライトの簡略化
と省スペース化をはかった制御情報のリードライト制御
方式を提供することを目的とする。
ピュータと周辺装置制御情報のリード・ライトの簡略化
と省スペース化をはかった制御情報のリードライト制御
方式を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は、コンピュータ本体あるいは周辺装置の制御
に必要なデフォルト値を格納するための、同期信号に同
期して動作するシリアルPROMと、このPROMをCPUからア
クセスする際に用いられ、上記同期信号出力用のビット
位置、上記PROMのリード／ライトモード指定用のビット
位置、及び上記PROMとの間のシリアルのデータ入出力用
のビット位置を含む第１のレジスタと、上記PROMから読
み出されるデフォルト値をシリアル入力してパラレル変
換するための第２のレジスタを内蔵し、リセット信号検
知に応じて上記PROMからデフォルト値を順次読み出して
当該第２のレジスタに書き込むPROMインタフェース回路
と、通常は上記第１のレジスタを上記PROMに選択的に接
続し、上記PROMインタフェース回路でのリセット信号検
知時には上記PROMインタフェース回路を上記PROMに選択
的に接続するセレクタとを備えたことを特徴とする。
に必要なデフォルト値を格納するための、同期信号に同
期して動作するシリアルPROMと、このPROMをCPUからア
クセスする際に用いられ、上記同期信号出力用のビット
位置、上記PROMのリード／ライトモード指定用のビット
位置、及び上記PROMとの間のシリアルのデータ入出力用
のビット位置を含む第１のレジスタと、上記PROMから読
み出されるデフォルト値をシリアル入力してパラレル変
換するための第２のレジスタを内蔵し、リセット信号検
知に応じて上記PROMからデフォルト値を順次読み出して
当該第２のレジスタに書き込むPROMインタフェース回路
と、通常は上記第１のレジスタを上記PROMに選択的に接
続し、上記PROMインタフェース回路でのリセット信号検
知時には上記PROMインタフェース回路を上記PROMに選択
的に接続するセレクタとを備えたことを特徴とする。
（作用） 上述した構成において、通常は第１のレジスタがセレ
クタによりシリアルPROMに接続されるため、当該PROMに
格納されている制御情報のデフォルト値の変更書込みを
CPUからソフトウェアにより行う場合には、CPUは第１の
レジスタを用いて、当該レジスタの所定ビット位置から
同期信号をなすビット列を出力させると共に、当該レジ
スタの別の所定ビット位置から変更後の制御情報のデフ
ォルト値をシリアル出力させて上記シリアルPROMに順次
書き込ませることにより、制御情報の変更書込みが可能
となる。
クタによりシリアルPROMに接続されるため、当該PROMに
格納されている制御情報のデフォルト値の変更書込みを
CPUからソフトウェアにより行う場合には、CPUは第１の
レジスタを用いて、当該レジスタの所定ビット位置から
同期信号をなすビット列を出力させると共に、当該レジ
スタの別の所定ビット位置から変更後の制御情報のデフ
ォルト値をシリアル出力させて上記シリアルPROMに順次
書き込ませることにより、制御情報の変更書込みが可能
となる。
また、リセット信号検知時には、PROMとの接続先が上
記第１のレジスタからPROMインタフェース回路に切り替
えられ、PROMに格納されている制御情報のデフォルト値
が当該PROMインタフェース回路により読み出されて上記
第２のレジスタに書き込まれる。
記第１のレジスタからPROMインタフェース回路に切り替
えられ、PROMに格納されている制御情報のデフォルト値
が当該PROMインタフェース回路により読み出されて上記
第２のレジスタに書き込まれる。
このような構成においては、制御ボードの制御情報の
リード・ライトの簡略化がはかれ、かつ、シリアルPROM
を使うことにより、省スペース化が実現できる。またCP
Uは、リセット時にはPROMインタフェース回路により、
シリアルPROMを意味せずに制御情報を第２のレジスタを
通して読み出すことができ、さらに制御情報の変更書込
みを、ソフトウェアで行うことができる。
リード・ライトの簡略化がはかれ、かつ、シリアルPROM
を使うことにより、省スペース化が実現できる。またCP
Uは、リセット時にはPROMインタフェース回路により、
シリアルPROMを意味せずに制御情報を第２のレジスタを
通して読み出すことができ、さらに制御情報の変更書込
みを、ソフトウェアで行うことができる。
（実施例） 以下、図面を使用して本発明実施例について詳細に説
明する。第１図は本発明の実施例を示すブロック図であ
る。図において、100はCPU、120はシリアルEEPROMであ
る。102はデータバスであり各制御ブロックを介してCPU
100とシリアルEEPROM120を接続している。103はリセッ
ト信号（RESET）が流れる信号線である。104はレジスタ
であり、数ワード容量を持つシフトレジスタで構成さ
れ、シリアルデータをパラレルデータに変換する。105
もレジスタであり、データバス102を転送する入出力信
号が後述するセレクタ115を介して、EEPROM120と接続で
きるようになっている。
明する。第１図は本発明の実施例を示すブロック図であ
る。図において、100はCPU、120はシリアルEEPROMであ
る。102はデータバスであり各制御ブロックを介してCPU
100とシリアルEEPROM120を接続している。103はリセッ
ト信号（RESET）が流れる信号線である。104はレジスタ
であり、数ワード容量を持つシフトレジスタで構成さ
れ、シリアルデータをパラレルデータに変換する。105
もレジスタであり、データバス102を転送する入出力信
号が後述するセレクタ115を介して、EEPROM120と接続で
きるようになっている。
106はクロック信号発生回路（CLOCK）であり、信号11
2によってイネーブルとなり、EEPROM120に対する同期信
号（ライン107）を生成する。ライン107を転送する信号
は同期信号であり、EEPROM120と同期をとるために使用
される。108はリード／ライト制御回路（R/W）であり、
EEPROM120の動作がリードなのかライトなのかを決定
し、ライン109に出力する。ライン109を転送する信号は
READ/WRITE信号であり、セレクタ115を介して、EEPROM1
20に供給される。
2によってイネーブルとなり、EEPROM120に対する同期信
号（ライン107）を生成する。ライン107を転送する信号
は同期信号であり、EEPROM120と同期をとるために使用
される。108はリード／ライト制御回路（R/W）であり、
EEPROM120の動作がリードなのかライトなのかを決定
し、ライン109に出力する。ライン109を転送する信号は
READ/WRITE信号であり、セレクタ115を介して、EEPROM1
20に供給される。
110はワードカウンタ（WDC）であり、カウンタを内蔵
しており、後述するデータカウンタ113から出力される
データ（ライン122）をカウントし、ライン111を介して
セレクタ115へ供給する。また、リセット信号（ライン1
03）を入力することにより、ライン112を介してセレク
タ115をイネーブルし、カウンタが決められた値に達す
ると、ディセーブルする機能も合せ持つ。
しており、後述するデータカウンタ113から出力される
データ（ライン122）をカウントし、ライン111を介して
セレクタ115へ供給する。また、リセット信号（ライン1
03）を入力することにより、ライン112を介してセレク
タ115をイネーブルし、カウンタが決められた値に達す
ると、ディセーブルする機能も合せ持つ。
ライン111を転送する信号はEEPROM120のチップセレク
ト（CS）信号で、セレクタ115（及びライン118）を介し
てEEPROM120に供給される。ライン112を転送する信号は
インタフェース回路イネーブル信号であり、この信号が
イネーブルの間、EEPROM120のデータはレジスタ104に転
送される。
ト（CS）信号で、セレクタ115（及びライン118）を介し
てEEPROM120に供給される。ライン112を転送する信号は
インタフェース回路イネーブル信号であり、この信号が
イネーブルの間、EEPROM120のデータはレジスタ104に転
送される。
113はデータカウンタ（DTC）で、カウンタを内蔵して
いる。データの先頭に出力されるダミー“0"を検出し
て、カウントを開始し、１ワードデータ転送終了する
と、ライン122を介してその旨信号を出力する。114はシ
リアル信号データラインで、セレクタ115を介してデー
タライン119に接続される。
いる。データの先頭に出力されるダミー“0"を検出し
て、カウントを開始し、１ワードデータ転送終了する
と、ライン122を介してその旨信号を出力する。114はシ
リアル信号データラインで、セレクタ115を介してデー
タライン119に接続される。
115はセレクタである。セレクタ115は、ライン112が
イネーブルのときは、インタフェース回路側の信号を選
択し、ディセーブル時は、レジスタ105から出力される
信号を選択して、ライン116を介してシリアルEEPROM120
に供給する。ライン116を転送される信号はシグナルク
ロック（SK）で、シリアルEEPROM120との同期信号であ
る。
イネーブルのときは、インタフェース回路側の信号を選
択し、ディセーブル時は、レジスタ105から出力される
信号を選択して、ライン116を介してシリアルEEPROM120
に供給する。ライン116を転送される信号はシグナルク
ロック（SK）で、シリアルEEPROM120との同期信号であ
る。
ライン117を転送する信号はREAD/WRITE信号（RD/▲
▼）で、シリアルEEPROM120の動作を決定する信号で
ある。118はチップセレクト信号（CS）で120はセレクト
されたときイネーブルとなる。119はシリアルデータ（D
ATA）の入出力線で、シリアルEEPROM120からのシリアル
データの入出力に使用される。122は、ワードクロック
で、１ワード分データをレジスタ104に転送し終えると
出力される。123はレジスタ105のD1出力、125はレジス
タ105のD2出力に、126はレジスタ105のD3入力に相当す
る。
▼）で、シリアルEEPROM120の動作を決定する信号で
ある。118はチップセレクト信号（CS）で120はセレクト
されたときイネーブルとなる。119はシリアルデータ（D
ATA）の入出力線で、シリアルEEPROM120からのシリアル
データの入出力に使用される。122は、ワードクロック
で、１ワード分データをレジスタ104に転送し終えると
出力される。123はレジスタ105のD1出力、125はレジス
タ105のD2出力に、126はレジスタ105のD3入力に相当す
る。
第２図は、シリアルEEPROM120の動作を示すダイミン
グチャートである。図において、201は同期クロック信
号で、データはこのクロックに同期して入出力される。
202はシリアルデータの入出力タイミングを示したもの
である。203はREAD/WRITE信号の状態を示したもので、H
IGHの場合、リードオペレーション、LOWの場合、ライト
オペレーションとなる。204はチップセレクト信号の状
態を示したもので、この場合、チップイネーブルとな
る。
グチャートである。図において、201は同期クロック信
号で、データはこのクロックに同期して入出力される。
202はシリアルデータの入出力タイミングを示したもの
である。203はREAD/WRITE信号の状態を示したもので、H
IGHの場合、リードオペレーション、LOWの場合、ライト
オペレーションとなる。204はチップセレクト信号の状
態を示したもので、この場合、チップイネーブルとな
る。
以下、本発明実施例の動作について詳細に説明する。
まず、シリアルEEPROM120からレジスタ104転送について
説明する。最初に、リセット信号（ライン103）が出力
されると、ワードカウンタ110はイネーブル信号（ライ
ン112）を出力する。そして、クロック信号発生回路106
はライン112を検知するとライン107を介して第２図に示
すタイミング201のようなクロックを出力する。セレク
タ115はライン112を検知すると、（B1〜B4から成る）Ｂ
端子入力を選択し、シリアルEEPROM120に接続する。こ
の時ワードカウンタ110はライン111を介してチップセレ
クト信号を出力する。
まず、シリアルEEPROM120からレジスタ104転送について
説明する。最初に、リセット信号（ライン103）が出力
されると、ワードカウンタ110はイネーブル信号（ライ
ン112）を出力する。そして、クロック信号発生回路106
はライン112を検知するとライン107を介して第２図に示
すタイミング201のようなクロックを出力する。セレク
タ115はライン112を検知すると、（B1〜B4から成る）Ｂ
端子入力を選択し、シリアルEEPROM120に接続する。こ
の時ワードカウンタ110はライン111を介してチップセレ
クト信号を出力する。
次いで、リード／ライト制御回路108は、ライン109を
“HIGH"レベルに設定し、シリアルEEPROM120にリードオ
ペレーションであることを知らせる。この時、データカ
ウンタ113は１ワード分カウント後、ライン122を介して
１ワード分のデータをレジスタ104へ出力することを指
示する。上記の間、レジスタ104は第２図の201と202の
タイミングに従ってデータをレジスタ104内に格納す
る。上記の動作は、ワードカウンタ110の内蔵カウンタ
の値が指定の値になるまで繰り返される。
“HIGH"レベルに設定し、シリアルEEPROM120にリードオ
ペレーションであることを知らせる。この時、データカ
ウンタ113は１ワード分カウント後、ライン122を介して
１ワード分のデータをレジスタ104へ出力することを指
示する。上記の間、レジスタ104は第２図の201と202の
タイミングに従ってデータをレジスタ104内に格納す
る。上記の動作は、ワードカウンタ110の内蔵カウンタ
の値が指定の値になるまで繰り返される。
次に、CPU100からシリアルEEPROM120へのアクセスに
ついて説明する。レジスタ105の入出力はセレクタ115を
介してシリアルEEPROM120と直接接続されているので、C
PU100からセレクタ115に例えば“0001",“0000",“000
1",“0000"とデータをライトしていけば、ライン123は
第２図に示す201のようなクロックになる。ここで、セ
レクタ115を使ったシリアルEEPROM120のデータリードに
ついて説明する。セレクタ115はイネーブル信号（ライ
ン112）を検知していなければ、A1〜A4から成るＡ端子
側を選択し、シリアルEEPROM120の各信号線と接続す
る。次にレジスタ105に“1100"を書き込むっことによ
り、CSが“HIGH"、RD/▲▼が“HIGH"となり、リー
ドオペレーションを開始することをシリアルEEPROM120
に伝える。この状態が第２図に示すT1である。そして、
レジスタ105に“1101"を書き込むと、T2の状態になる。
ついて説明する。レジスタ105の入出力はセレクタ115を
介してシリアルEEPROM120と直接接続されているので、C
PU100からセレクタ115に例えば“0001",“0000",“000
1",“0000"とデータをライトしていけば、ライン123は
第２図に示す201のようなクロックになる。ここで、セ
レクタ115を使ったシリアルEEPROM120のデータリードに
ついて説明する。セレクタ115はイネーブル信号（ライ
ン112）を検知していなければ、A1〜A4から成るＡ端子
側を選択し、シリアルEEPROM120の各信号線と接続す
る。次にレジスタ105に“1100"を書き込むっことによ
り、CSが“HIGH"、RD/▲▼が“HIGH"となり、リー
ドオペレーションを開始することをシリアルEEPROM120
に伝える。この状態が第２図に示すT1である。そして、
レジスタ105に“1101"を書き込むと、T2の状態になる。
上記を終了するとT2′の状態になる。このときレジス
タ105を読みこむと、“11DATA1"を読み込める。このと
きの２ビット目がシリアルEEPROM120からのデータとな
る。レジスタ105に“1100"をライトするとT3の状態にな
る。上記の動作を繰り返せばシリアルEEPROM120内のデ
ータを取り込むことができる。
タ105を読みこむと、“11DATA1"を読み込める。このと
きの２ビット目がシリアルEEPROM120からのデータとな
る。レジスタ105に“1100"をライトするとT3の状態にな
る。上記の動作を繰り返せばシリアルEEPROM120内のデ
ータを取り込むことができる。
次にCPU100からシリアルEEPROM120にデータをライト
する方法について説明する。まず、セレクタ115はイネ
ーブル信号112を検知していなければ、Ａ端子側を選択
し、シリアルEEPROM120の信号線と接続する。次いでレ
ジスタ105にデータ“1000"を書き込むことにより、第２
図に示す204が“HIGH"、203が“LOW"となり、ライトオ
ペレーションを開始することをシリアルEEPROM120に伝
える。この状態がTIである。
する方法について説明する。まず、セレクタ115はイネ
ーブル信号112を検知していなければ、Ａ端子側を選択
し、シリアルEEPROM120の信号線と接続する。次いでレ
ジスタ105にデータ“1000"を書き込むことにより、第２
図に示す204が“HIGH"、203が“LOW"となり、ライトオ
ペレーションを開始することをシリアルEEPROM120に伝
える。この状態がTIである。
上記が終了すると、TI′の状態になる。このときレジ
スタ105に“10DATA10"をライトする。そして、レジスタ
105に“10DATA11"をライトする。すると、第２図の201
が立ち上がり、シリアルEEPROM120は、このときの202上
の値をデータとして取り込む。この状態がT2である。次
に、レジスタ105に“10DATA10"をライトするとT3の状態
となる。
スタ105に“10DATA10"をライトする。そして、レジスタ
105に“10DATA11"をライトする。すると、第２図の201
が立ち上がり、シリアルEEPROM120は、このときの202上
の値をデータとして取り込む。この状態がT2である。次
に、レジスタ105に“10DATA10"をライトするとT3の状態
となる。
上記の動作を繰り返せば、シリアルEEPROM120へデー
タを書き込むことができる。
タを書き込むことができる。
［発明の効果］ 以上説明のように本発明に従えば、CPUはシリアルEEP
ROMを意識せずに制御情報を読み出すことができ、制御
情報の変更、書込みをソフトウェアで行うことができ
る。また、シリアルのEEPROMを使うので電池のバックア
ップを要せず、形が小さくコストが安くて済む。尚、本
発明はプリンタ等のモードのデフォルト値の格納、ディ
スプレイのデフォルト値、LANボードの物理アドレスの
格納等に使用できる。
ROMを意識せずに制御情報を読み出すことができ、制御
情報の変更、書込みをソフトウェアで行うことができ
る。また、シリアルのEEPROMを使うので電池のバックア
ップを要せず、形が小さくコストが安くて済む。尚、本
発明はプリンタ等のモードのデフォルト値の格納、ディ
スプレイのデフォルト値、LANボードの物理アドレスの
格納等に使用できる。
第１図は本発明の実施例を示すブロック図、第２図は本
発明実施例の動作を示すタイミングチャートである。 104……レジスタ、105……レジスタ、106……クロック
信号発生回路（CLOCK）、108……リード／ライト制御回
路（R/W）、110……ワードカウンタ（WDC）、113……デ
ータカウンタ（DTC）、115……セレクタ、120……シリ
アルEEPROM。
発明実施例の動作を示すタイミングチャートである。 104……レジスタ、105……レジスタ、106……クロック
信号発生回路（CLOCK）、108……リード／ライト制御回
路（R/W）、110……ワードカウンタ（WDC）、113……デ
ータカウンタ（DTC）、115……セレクタ、120……シリ
アルEEPROM。
Claims (1)
- 【請求項１】コンピュータ本体あるいは周辺装置の制御
に必要なデフォルト値を格納するための、同期信号に同
期して動作するシリアルPROM（プログラマブルROM）
と、 このPROMをCPUからアクセスする際に用いられ、上記同
期信号出力用のビット位置、上記PROMのリード／ライト
モード指定用のビット位置、及び上記PROMとの間のシリ
アルのデータ入出力用のビット位置を含む第１のレジス
タと、 上記PROMから読み出されるデフォルト値をシリアル入力
してパラレル変換するための第２のレジスタを内蔵し、
リセット信号検知に応じて上記PROMからデフォルト値を
順次読み出して当該第２のレジスタに書き込むPROMイン
タフェース回路と、 通常は上記第１のレジスタを上記PROMに選択的に接続
し、上記PROMインタフェース回路でのリセット信号検知
時には上記PROMインタフェース回路を上記PROMに選択的
に接続するセレクタとを具備することを特徴とする制御
情報のリードライト制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244836A JP2896148B2 (ja) | 1988-09-29 | 1988-09-29 | 制御情報のリードライト制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63244836A JP2896148B2 (ja) | 1988-09-29 | 1988-09-29 | 制御情報のリードライト制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0291727A JPH0291727A (ja) | 1990-03-30 |
| JP2896148B2 true JP2896148B2 (ja) | 1999-05-31 |
Family
ID=17124688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63244836A Expired - Lifetime JP2896148B2 (ja) | 1988-09-29 | 1988-09-29 | 制御情報のリードライト制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2896148B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3673015B2 (ja) * | 1996-04-26 | 2005-07-20 | 沖電気工業株式会社 | 半導体装置における周辺デバイス識別方法 |
-
1988
- 1988-09-29 JP JP63244836A patent/JP2896148B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0291727A (ja) | 1990-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386539A (en) | IC memory card comprising an EEPROM with data and address buffering for controlling the writing/reading of data to EEPROM | |
| US20070162654A1 (en) | Memory controller and memory control method | |
| US20080005387A1 (en) | Semiconductor device and data transfer method | |
| JP2000105725A (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| US6253259B1 (en) | System for controlling operation of an external storage utilizing reduced number of status signals for determining ready or busy state based on status signal level | |
| JPS5942397B2 (ja) | メモリ・システム | |
| US6412023B1 (en) | System for communicating status via first signal line in a period of time in which control signal via second line is not transmitted | |
| JP2896148B2 (ja) | 制御情報のリードライト制御方式 | |
| US5327393A (en) | External memory interface circuit capable of carrying out initialization of external memory with a reduced initialization time duration | |
| JPH03119461A (ja) | アクセス制御回路装置 | |
| JP2798398B2 (ja) | シリアルメモリ装置 | |
| JPH04233646A (ja) | データ転送インタフェースモジュール | |
| US7103707B2 (en) | Access control unit and method for use with synchronous dynamic random access memory device | |
| JPH0140432B2 (ja) | ||
| JPH0612537A (ja) | Ｉｃメモリカード | |
| JP3862031B2 (ja) | マイクロプロセッサ | |
| JPH04106793A (ja) | メモリインタフェース回路 | |
| JPH08149160A (ja) | データ受信装置 | |
| JP2000105734A (ja) | メモリ制御方法、メモリ装置及びコントローラ | |
| JPH0728699A (ja) | メモリ制御回路 | |
| JPH07319840A (ja) | マルチｃｐｕ装置 | |
| JPH0496840A (ja) | 半導体ファイルメモリ装置 | |
| JP2000285013A (ja) | インターフェース装置 | |
| JPH11134244A (ja) | 記憶装置の制御装置及び制御方法 | |
| JP3231683B2 (ja) | シリアル・データ転送方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |