JPH05324117A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH05324117A JPH05324117A JP4126397A JP12639792A JPH05324117A JP H05324117 A JPH05324117 A JP H05324117A JP 4126397 A JP4126397 A JP 4126397A JP 12639792 A JP12639792 A JP 12639792A JP H05324117 A JPH05324117 A JP H05324117A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- power consumption
- clock frequency
- hard disk
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 消費電力が小さく無駄な発熱を低減する。
【構成】 ハードディスクインターフェイス７に与えら
れたアクセス開始信号Ｓ１が、クロック周波数コントロ
ーラ５にも与えられ、これにより、ＣＰＵ３にクロック
周波数低減指令Ｓ２が与えられる。かかる指令を受け
て、ＣＰＵ３のクロック周波数が低減する。ハードディ
スク９のシーク動作が終了すると、処理開始可能信号が
クロック周波数コントローラ５に与えられ、かかる信号
に基づきＣＰＵ３のクロック周波数は正常状態となる。
従ってハードディスク９にアクセス開始してから、情報
読み書き可能となるまで、ＣＰＵ３のクロック周波数を
低減することができる。
れたアクセス開始信号Ｓ１が、クロック周波数コントロ
ーラ５にも与えられ、これにより、ＣＰＵ３にクロック
周波数低減指令Ｓ２が与えられる。かかる指令を受け
て、ＣＰＵ３のクロック周波数が低減する。ハードディ
スク９のシーク動作が終了すると、処理開始可能信号が
クロック周波数コントローラ５に与えられ、かかる信号
に基づきＣＰＵ３のクロック周波数は正常状態となる。
従ってハードディスク９にアクセス開始してから、情報
読み書き可能となるまで、ＣＰＵ３のクロック周波数を
低減することができる。
Description
【０００１】
【産業上の利用分野】この発明は、情報処理装置に関す
るものであり、特に、その消費電力の低減に関するもの
である。
るものであり、特に、その消費電力の低減に関するもの
である。
【０００２】
【従来の技術】一般的に情報処理装置においては、つぎ
の様にして、ハードディスク等の外部装置と間で情報読
み書き動作を行なっていた。情報処理装置のＣＰＵは、
バスラインを介してハードディスクインターフェイス
に、アクセス信号開始信号を出力する。このアクセス開
始信号は、ハードディスクに与えられ、ハードディスク
はシーク動作を開始する。シーク動作が終了すると、情
報読み書き準備完了として、ハードディスクからハード
ディスクインターフェイスに、処理開始可能信号が出力
される。かかる処理開始可能信号を受けた後、ハードデ
ィスクとの間で情報読み書きが行なわれる。
の様にして、ハードディスク等の外部装置と間で情報読
み書き動作を行なっていた。情報処理装置のＣＰＵは、
バスラインを介してハードディスクインターフェイス
に、アクセス信号開始信号を出力する。このアクセス開
始信号は、ハードディスクに与えられ、ハードディスク
はシーク動作を開始する。シーク動作が終了すると、情
報読み書き準備完了として、ハードディスクからハード
ディスクインターフェイスに、処理開始可能信号が出力
される。かかる処理開始可能信号を受けた後、ハードデ
ィスクとの間で情報読み書きが行なわれる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような情報処理装置においては、次のような問題点があ
った。ハードディスクがシーク動作中の時間（数ｍｓ〜
数ｓ間）には、ＣＰＵは、なんら処理動作を行なってい
ないにもかかわらず、ＣＰＵに処理状態と同じ電力が与
えられている。したがって、消費電力が大きくなるとと
もに、このような無駄な消費電力により発生する熱処理
の問題もあった。
ような情報処理装置においては、次のような問題点があ
った。ハードディスクがシーク動作中の時間（数ｍｓ〜
数ｓ間）には、ＣＰＵは、なんら処理動作を行なってい
ないにもかかわらず、ＣＰＵに処理状態と同じ電力が与
えられている。したがって、消費電力が大きくなるとと
もに、このような無駄な消費電力により発生する熱処理
の問題もあった。
【０００４】この発明は、上記のような問題点を解決
し、消費電力が小さく無駄な発熱を低減することができ
る情報処理装置を提供することを目的とする。
し、消費電力が小さく無駄な発熱を低減することができ
る情報処理装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１にかかる情報処
理装置においては、クロック周波数低減指令を受けて、
クロック周波数を低減するＣＰＵを備えるとともに、Ｃ
ＰＵから外部装置に出力されるアクセス開始信号に基づ
いて、前記ＣＰＵにクロック周波数低減指令を出力する
とともに、外部装置から処理開始可能信号を受け取るこ
とにより、前記ＣＰＵにクロック周波数を正常状態に戻
すクロック周波数再起指令を出力するクロック周波数調
整手段、を備えたことを特徴とする。
理装置においては、クロック周波数低減指令を受けて、
クロック周波数を低減するＣＰＵを備えるとともに、Ｃ
ＰＵから外部装置に出力されるアクセス開始信号に基づ
いて、前記ＣＰＵにクロック周波数低減指令を出力する
とともに、外部装置から処理開始可能信号を受け取るこ
とにより、前記ＣＰＵにクロック周波数を正常状態に戻
すクロック周波数再起指令を出力するクロック周波数調
整手段、を備えたことを特徴とする。
【０００６】請求項２にかかる情報処理装置において
は、消費電力低減指令を受けて、消費電力を低減するＣ
ＰＵまたは記憶素子を備えるとともに、ＣＰＵから外部
装置に出力されるアクセス開始信号に基づいて、前記Ｃ
ＰＵまたは記憶素子に消費電力低減指令を出力するとと
もに、外部装置から処理開始可能信号を受け取ることに
より、前記ＣＰＵまたは記憶素子の消費電力を正常状態
に戻す消費電力再起指令を出力する消費電力調整手段、
を備えたことを特徴とする。
は、消費電力低減指令を受けて、消費電力を低減するＣ
ＰＵまたは記憶素子を備えるとともに、ＣＰＵから外部
装置に出力されるアクセス開始信号に基づいて、前記Ｃ
ＰＵまたは記憶素子に消費電力低減指令を出力するとと
もに、外部装置から処理開始可能信号を受け取ることに
より、前記ＣＰＵまたは記憶素子の消費電力を正常状態
に戻す消費電力再起指令を出力する消費電力調整手段、
を備えたことを特徴とする。
【０００７】
【作用】請求項１にかかる情報処理装置においては、ク
ロック周波数調整手段は、ＣＰＵから外部装置に出力さ
れるアクセス開始信号に基づいて、前記ＣＰＵにクロッ
ク周波数低減指令を出力する。このクロック周波数低減
指令を受けて、前記ＣＰＵはクロック周波数を低減す
る。
ロック周波数調整手段は、ＣＰＵから外部装置に出力さ
れるアクセス開始信号に基づいて、前記ＣＰＵにクロッ
ク周波数低減指令を出力する。このクロック周波数低減
指令を受けて、前記ＣＰＵはクロック周波数を低減す
る。
【０００８】また、クロック周波数調整手段は、外部装
置から処理開始可能信号を受け取ることにより、前記Ｃ
ＰＵにクロック周波数を正常状態に戻すクロック周波数
再起指令を出力する。このクロック周波数再起指令を受
けて、前記ＣＰＵはクロック周波数を正常状態に戻す。
したがって、外部装置にアクセス開始してから、処理開
始可能となるまでの間、ＣＰＵのクロック周波数を低減
することができる。
置から処理開始可能信号を受け取ることにより、前記Ｃ
ＰＵにクロック周波数を正常状態に戻すクロック周波数
再起指令を出力する。このクロック周波数再起指令を受
けて、前記ＣＰＵはクロック周波数を正常状態に戻す。
したがって、外部装置にアクセス開始してから、処理開
始可能となるまでの間、ＣＰＵのクロック周波数を低減
することができる。
【０００９】請求項２にかかる情報処理装置において
は、消費電力調整手段は、ＣＰＵから外部装置に出力さ
れるアクセス開始信号に基づいて、前記ＣＰＵまたは記
憶素子に消費電力低減指令を出力する。この消費電力低
減指令を受けて、前記ＣＰＵまたは記憶素子は低消費電
力状態となる。
は、消費電力調整手段は、ＣＰＵから外部装置に出力さ
れるアクセス開始信号に基づいて、前記ＣＰＵまたは記
憶素子に消費電力低減指令を出力する。この消費電力低
減指令を受けて、前記ＣＰＵまたは記憶素子は低消費電
力状態となる。
【００１０】また、消費電力調整手段は、外部装置から
処理開始可能信号を受け取ることにより、前記ＣＰＵま
たは記憶素子に消費電力を正常状態に戻す消費電力再起
指令を出力する。この消費電力再起指令を受けて、前記
ＣＰＵまたは記憶素子は正常電力状態に戻る。したがっ
て、外部装置にアクセス開始してから、処理開始可能と
なるまでの間、ＣＰＵまたは記憶素子を低消費電力状態
とすることができる。
処理開始可能信号を受け取ることにより、前記ＣＰＵま
たは記憶素子に消費電力を正常状態に戻す消費電力再起
指令を出力する。この消費電力再起指令を受けて、前記
ＣＰＵまたは記憶素子は正常電力状態に戻る。したがっ
て、外部装置にアクセス開始してから、処理開始可能と
なるまでの間、ＣＰＵまたは記憶素子を低消費電力状態
とすることができる。
【００１１】
【実施例】本発明の一実施例を図面に基づいて説明す
る。図１に、この発明に係る情報処理装置の一実施例を
示す。情報処理装置１は、ＣＰＵ３、クロック周波数コ
ントローラ５、ハードディスクインターフェイス７、周
辺機器用インターフェイス11を備えており、各々はバス
ライン４で接続されている。ＣＰＵ３は、クロック周波
数低減指令を受けて、クロック周波数を低減するＣＰＵ
である。本実施例では、モトローラ社製の「MC68EC03
0」を採用した。ハードディスクインターフェイス７に
は、外部装置であるハードディスク９が接続されてい
る。
る。図１に、この発明に係る情報処理装置の一実施例を
示す。情報処理装置１は、ＣＰＵ３、クロック周波数コ
ントローラ５、ハードディスクインターフェイス７、周
辺機器用インターフェイス11を備えており、各々はバス
ライン４で接続されている。ＣＰＵ３は、クロック周波
数低減指令を受けて、クロック周波数を低減するＣＰＵ
である。本実施例では、モトローラ社製の「MC68EC03
0」を採用した。ハードディスクインターフェイス７に
は、外部装置であるハードディスク９が接続されてい
る。
【００１２】なお、本実施例ではクロック周波数コント
ローラ５とハードディスクインターフェイス７によって
クロック周波数調整手段を構成している。
ローラ５とハードディスクインターフェイス７によって
クロック周波数調整手段を構成している。
【００１３】つぎに、本装置の動作を図１および図２に
基づいて説明する。ＣＰＵ３は、バスライン４を介して
ハードディスクインターフェイス７に、アクセス開始信
号Ｓ１を出力する（ステップＳ102）。このアクセス開
始信号Ｓ１は、クロック周波数コントローラ５にも与え
られる。クロック周波数コントローラ５は、アクセス開
始信号Ｓ１を受け取ると、ＣＰＵ３にクロック周波数低
減指令Ｓ２を出力する。このクロック周波数低減指令Ｓ
２を受けて、ＣＰＵ３のクロック周波数は低減する（ス
テップＳ103）。すなわち、ハードディスクインターフ
ェイス７に、アクセス開始信号Ｓ１を出力することによ
り、ＣＰＵ３のクロック周波数は低減する。
基づいて説明する。ＣＰＵ３は、バスライン４を介して
ハードディスクインターフェイス７に、アクセス開始信
号Ｓ１を出力する（ステップＳ102）。このアクセス開
始信号Ｓ１は、クロック周波数コントローラ５にも与え
られる。クロック周波数コントローラ５は、アクセス開
始信号Ｓ１を受け取ると、ＣＰＵ３にクロック周波数低
減指令Ｓ２を出力する。このクロック周波数低減指令Ｓ
２を受けて、ＣＰＵ３のクロック周波数は低減する（ス
テップＳ103）。すなわち、ハードディスクインターフ
ェイス７に、アクセス開始信号Ｓ１を出力することによ
り、ＣＰＵ３のクロック周波数は低減する。
【００１４】一方、ハードディスクインターフェイス７
に出力されたアクセス開始信号Ｓ１は、内部バスライン
８を介して、ハードディスク９に与えられる。これによ
り、ハードディスク９はシーク動作を開始する。
に出力されたアクセス開始信号Ｓ１は、内部バスライン
８を介して、ハードディスク９に与えられる。これによ
り、ハードディスク９はシーク動作を開始する。
【００１５】図３のステップＳ104において、情報読み
書き準備が完了したか否かが判断される。シーク動作が
終了し、情報読み書き準備が完了した場合、ハードディ
スク９は、内部バスライン８を介して、ハードディスク
インターフェイス７に、処理開始可能信号Ｓ３を出力す
る。処理開始可能信号Ｓ３はハードディスクインターフ
ェイス７を介して、クロック周波数コントローラ５に与
えられる。クロック周波数コントローラ５は、処理開始
可能信号Ｓ３を受けて、ＣＰＵ３のクロック周波数を正
常状態に戻すクロック周波数再起指令Ｓ４を出力する。
書き準備が完了したか否かが判断される。シーク動作が
終了し、情報読み書き準備が完了した場合、ハードディ
スク９は、内部バスライン８を介して、ハードディスク
インターフェイス７に、処理開始可能信号Ｓ３を出力す
る。処理開始可能信号Ｓ３はハードディスクインターフ
ェイス７を介して、クロック周波数コントローラ５に与
えられる。クロック周波数コントローラ５は、処理開始
可能信号Ｓ３を受けて、ＣＰＵ３のクロック周波数を正
常状態に戻すクロック周波数再起指令Ｓ４を出力する。
【００１６】クロック周波数再起指令Ｓ４を受けて、Ｃ
ＰＵ３のクロック周波数は正常状態に戻る（ステップＳ
105）。その後、ハードディスク８との間で情報読み書
きが行なわれ（ステップＳ106）、情報読み書き動作は
終了する。
ＰＵ３のクロック周波数は正常状態に戻る（ステップＳ
105）。その後、ハードディスク８との間で情報読み書
きが行なわれ（ステップＳ106）、情報読み書き動作は
終了する。
【００１７】なお、ステップＳ104において、情報読み
書き準備が完了しない場合は、シーク動作終了まで、Ｃ
ＰＵ３のクロック周波数は低減した状態が保持される。
書き準備が完了しない場合は、シーク動作終了まで、Ｃ
ＰＵ３のクロック周波数は低減した状態が保持される。
【００１８】このように、ハードディスク８に対してア
クセス開始してから情報読み書き可能となるまでの間、
ＣＰＵ３のクロック周波数を低減することにより、情報
処理装置全体の消費電力を低減することができる。
クセス開始してから情報読み書き可能となるまでの間、
ＣＰＵ３のクロック周波数を低減することにより、情報
処理装置全体の消費電力を低減することができる。
【００１９】なお、本実施例においては、ＣＰＵ３のク
ロック周波数だけでなく、アクセスしてない周辺機器用
インターフェイス11のクロック周波数も同様に制御する
ようにしている。これにより、情報処理装置全体の消費
電力をより低減することができる。周辺機器用インター
フェイス11としては、通信コントローラ、ＰＬＤ（プロ
グラミング・ロジック・デバイス）等であってもよい。
ロック周波数だけでなく、アクセスしてない周辺機器用
インターフェイス11のクロック周波数も同様に制御する
ようにしている。これにより、情報処理装置全体の消費
電力をより低減することができる。周辺機器用インター
フェイス11としては、通信コントローラ、ＰＬＤ（プロ
グラミング・ロジック・デバイス）等であってもよい。
【００２０】ところで、一般的に、ハードディスクに対
してアクセス開始してから情報読み書き可能となるまで
の間のハードディスクで消費される電力は、ＣＰＵで消
費される電力の三倍程度である。すなわち、従来の情報
処理装置においては、ハードディスクに対してアクセス
開始してから情報読み書き可能となるまでの間に、装置
全体としてＣＰＵの消費電力の四倍程度の電力を消費し
ていた。
してアクセス開始してから情報読み書き可能となるまで
の間のハードディスクで消費される電力は、ＣＰＵで消
費される電力の三倍程度である。すなわち、従来の情報
処理装置においては、ハードディスクに対してアクセス
開始してから情報読み書き可能となるまでの間に、装置
全体としてＣＰＵの消費電力の四倍程度の電力を消費し
ていた。
【００２１】しかし、本実施例のように、ハードディス
ク８に対してアクセス開始してから情報読み書き可能と
なるまでの間、ＣＰＵ３のクロック周波数を低減させる
ことにより、ＣＰＵ３の消費電力を低減することができ
る。したがって、消費電力の平均化を図ることができ
る。これにより、情報処理装置に設けられた電源供給装
置（図示せず）の負担を軽減することができる。
ク８に対してアクセス開始してから情報読み書き可能と
なるまでの間、ＣＰＵ３のクロック周波数を低減させる
ことにより、ＣＰＵ３の消費電力を低減することができ
る。したがって、消費電力の平均化を図ることができ
る。これにより、情報処理装置に設けられた電源供給装
置（図示せず）の負担を軽減することができる。
【００２２】図３に他の実施例である情報処理装置31を
示す。情報処理装置31は、ＣＰＵ33、消費電力コントロ
ーラ23、ハードディスクインターフェイス７、記憶素子
であるメモリ21を備えており、各々はバスライン４で接
続されている。ＣＰＵ33は、消費電力低減指令を受け
て、低消費電力状態となるＣＰＵである。本実施例で
は、インテル社製の「80C186」を採用した。また、メモ
リ21は、消費電力低減指令を受けて、低消費電力状態と
なる記憶素子である。本実施例では、ＮＥＣ社製の「μ
PD42S4260」を採用した。
示す。情報処理装置31は、ＣＰＵ33、消費電力コントロ
ーラ23、ハードディスクインターフェイス７、記憶素子
であるメモリ21を備えており、各々はバスライン４で接
続されている。ＣＰＵ33は、消費電力低減指令を受け
て、低消費電力状態となるＣＰＵである。本実施例で
は、インテル社製の「80C186」を採用した。また、メモ
リ21は、消費電力低減指令を受けて、低消費電力状態と
なる記憶素子である。本実施例では、ＮＥＣ社製の「μ
PD42S4260」を採用した。
【００２３】ハードディスクインターフェイス７には、
外部装置であるハードディスク９が接続されている。な
お、本実施例では消費電力コントローラ23とハードディ
スクインターフェイス７によって消費電力調整手段を構
成している。
外部装置であるハードディスク９が接続されている。な
お、本実施例では消費電力コントローラ23とハードディ
スクインターフェイス７によって消費電力調整手段を構
成している。
【００２４】つぎに、本装置の動作を図３および図４に
基づいて説明する。全体の動作としては、情報処理装置
１とほぼ同様である。ＣＰＵ33は、バスライン４を介し
てハードディスクインターフェイス７に、アクセス開始
信号Ｓ1１を出力する（図４ステップＳ202）。このアク
セス開始信号Ｓ1１は、消費電力コントローラ23にも与
えられる。消費電力コントローラ23は、このアクセス開
始信号Ｓ1１を受け取ると、ＣＰＵ33に消費電力低減指
令Ｓ1２を出力する。この消費電力低減指令Ｓ1２を受け
て、ＣＰＵ33は低消費電力状態となる（ステップＳ20
3）。すなわち、ハードディスクインターフェイス７
に、アクセス開始信号Ｓ1１を出力することにより、Ｃ
ＰＵ33は低消費電力状態となる。
基づいて説明する。全体の動作としては、情報処理装置
１とほぼ同様である。ＣＰＵ33は、バスライン４を介し
てハードディスクインターフェイス７に、アクセス開始
信号Ｓ1１を出力する（図４ステップＳ202）。このアク
セス開始信号Ｓ1１は、消費電力コントローラ23にも与
えられる。消費電力コントローラ23は、このアクセス開
始信号Ｓ1１を受け取ると、ＣＰＵ33に消費電力低減指
令Ｓ1２を出力する。この消費電力低減指令Ｓ1２を受け
て、ＣＰＵ33は低消費電力状態となる（ステップＳ20
3）。すなわち、ハードディスクインターフェイス７
に、アクセス開始信号Ｓ1１を出力することにより、Ｃ
ＰＵ33は低消費電力状態となる。
【００２５】一方、ハードディスクインターフェイス７
に出力されたアクセス開始信号Ｓ1１は、内部バスライ
ン８を介して、ハードディスク９に与えられる。これに
より、ハードディスク９はシーク動作を開始する。
に出力されたアクセス開始信号Ｓ1１は、内部バスライ
ン８を介して、ハードディスク９に与えられる。これに
より、ハードディスク９はシーク動作を開始する。
【００２６】ステップＳ204において、情報読み書き準
備が完了したか否かが判断される。シーク動作が終了
し、情報読み書き準備が完了した場合、ハードディスク
９は、内部バスライン８を介して、ハードディスクイン
ターフェイス７に、処理開始可能信号Ｓ1３を出力す
る。
備が完了したか否かが判断される。シーク動作が終了
し、情報読み書き準備が完了した場合、ハードディスク
９は、内部バスライン８を介して、ハードディスクイン
ターフェイス７に、処理開始可能信号Ｓ1３を出力す
る。
【００２７】処理開始可能信号Ｓ１３はハードディスク
インターフェイス７を介して、消費電力コントローラ23
に与えられる。消費電力コントローラ23は、処理開始可
能信号Ｓ１３を受けて、ＣＰＵ33の消費電力を正常状態
に戻す消費電力再起指令Ｓ1４を出力する。この消費電
力再起指令Ｓ1４を受けて、ＣＰＵ33の消費電力は正常
状態となる（ステップＳ205）。その後、ハードディス
ク８との間で情報読み書きが行なわれ（ステップＳ20
6）、情報読み書き動作は終了する。
インターフェイス７を介して、消費電力コントローラ23
に与えられる。消費電力コントローラ23は、処理開始可
能信号Ｓ１３を受けて、ＣＰＵ33の消費電力を正常状態
に戻す消費電力再起指令Ｓ1４を出力する。この消費電
力再起指令Ｓ1４を受けて、ＣＰＵ33の消費電力は正常
状態となる（ステップＳ205）。その後、ハードディス
ク８との間で情報読み書きが行なわれ（ステップＳ20
6）、情報読み書き動作は終了する。
【００２８】なお、ステップＳ204において、情報読み
書き準備が完了しない場合は、シーク動作終了まで、Ｃ
ＰＵ33は低消費電力状態が保持される。
書き準備が完了しない場合は、シーク動作終了まで、Ｃ
ＰＵ33は低消費電力状態が保持される。
【００２９】このように、ハードディスク８に対して、
アクセス開始してから情報読み書き可能となるまでの
間、ＣＰＵ33を低消費電力状態とすることにより、情報
処理装置全体の消費電力を低減することができる。
アクセス開始してから情報読み書き可能となるまでの
間、ＣＰＵ33を低消費電力状態とすることにより、情報
処理装置全体の消費電力を低減することができる。
【００３０】なお、ＣＰＵ33の消費電力ではなく、メモ
リ21の消費電力を制御するようにしてもよく、さらに、
ＣＰＵ33およびメモリ21を両方とも、制御するようにし
てもよい。これにより、情報処理装置全体の消費電力を
低減することができる。
リ21の消費電力を制御するようにしてもよく、さらに、
ＣＰＵ33およびメモリ21を両方とも、制御するようにし
てもよい。これにより、情報処理装置全体の消費電力を
低減することができる。
【００３１】ところで、一般的に、ハードディスクに対
してアクセス開始してから情報読み書き可能となるまで
の間のハードディスクで消費される電力は、ＣＰＵで消
費される電力の三倍程度である。すなわち、従来の情報
処理装置においては、ハードディスク８に対してアクセ
ス開始してから情報読み書き可能となるまでの間には、
装置全体としてＣＰＵ３の消費電力の四倍程度の電力を
消費していた。しかし、本実施例のように、ハードディ
スク８に対して、アクセス開始してから情報読み書き可
能となるまでの間、ＣＰＵ33を低消費電力状態とするこ
とにより、上述したＣＰＵのクロック周波数を低減する
場合と同様に、消費電力の平均化を図ることができる。
したがって、消費電力の平均化を図ることができる。こ
れにより、情報処理装置に設けられた電源供給装置（図
示せず）の負担を軽減することができる。
してアクセス開始してから情報読み書き可能となるまで
の間のハードディスクで消費される電力は、ＣＰＵで消
費される電力の三倍程度である。すなわち、従来の情報
処理装置においては、ハードディスク８に対してアクセ
ス開始してから情報読み書き可能となるまでの間には、
装置全体としてＣＰＵ３の消費電力の四倍程度の電力を
消費していた。しかし、本実施例のように、ハードディ
スク８に対して、アクセス開始してから情報読み書き可
能となるまでの間、ＣＰＵ33を低消費電力状態とするこ
とにより、上述したＣＰＵのクロック周波数を低減する
場合と同様に、消費電力の平均化を図ることができる。
したがって、消費電力の平均化を図ることができる。こ
れにより、情報処理装置に設けられた電源供給装置（図
示せず）の負担を軽減することができる。
【００３２】なお、このようにして情報処理装置全体と
して消費電力を低減することにより、無駄な発熱も低減
することができる。
して消費電力を低減することにより、無駄な発熱も低減
することができる。
【００３３】また、本実施例においては、外部装置とし
てハードディスク９を採用したが、データを記憶または
再生する装置であるフレキシブルディスク、ＣＤ−ＲＯ
Ｍ、光ディスク等でもよい。さらに、外部装置にアクセ
ス開始してから、処理開始可能となるまで時間を要する
ものであればどのようなものであってもよい。
てハードディスク９を採用したが、データを記憶または
再生する装置であるフレキシブルディスク、ＣＤ−ＲＯ
Ｍ、光ディスク等でもよい。さらに、外部装置にアクセ
ス開始してから、処理開始可能となるまで時間を要する
ものであればどのようなものであってもよい。
【００３４】
【発明の効果】請求項１にかかる情報処理装置において
は、クロック周波数低減指令を受けて、クロック周波数
を低減するＣＰＵを備えるとともに、ＣＰＵから外部装
置に出力されるアクセス開始信号に基づいて、前記ＣＰ
Ｕにクロック周波数低減指令を出力するとともに、外部
装置から処理開始可能信号を受け取ることにより、前記
ＣＰＵにクロック周波数を正常状態に戻すクロック周波
数再起指令を出力するクロック周波数調整手段を備えた
ことを特徴とする。
は、クロック周波数低減指令を受けて、クロック周波数
を低減するＣＰＵを備えるとともに、ＣＰＵから外部装
置に出力されるアクセス開始信号に基づいて、前記ＣＰ
Ｕにクロック周波数低減指令を出力するとともに、外部
装置から処理開始可能信号を受け取ることにより、前記
ＣＰＵにクロック周波数を正常状態に戻すクロック周波
数再起指令を出力するクロック周波数調整手段を備えた
ことを特徴とする。
【００３５】したがって、外部装置にアクセス開始して
から、処理開始可能となるまで、ＣＰＵの消費電力およ
び発熱を低減することができる。さらに、情報処理装置
全体として消費電力の平均化を図ることもできる。
から、処理開始可能となるまで、ＣＰＵの消費電力およ
び発熱を低減することができる。さらに、情報処理装置
全体として消費電力の平均化を図ることもできる。
【００３６】請求項２にかかる情報処理装置において
は、消費電力低減指令を受けて、消費電力を低減するＣ
ＰＵまたは記憶素子を備えるとともに、ＣＰＵから外部
装置に出力されるアクセス開始信号に基づいて、前記Ｃ
ＰＵまたは記憶素子に消費電力低減指令を出力するとと
もに、外部装置から処理開始可能信号を受け取ることに
より、前記ＣＰＵまたは記憶素子の消費電力を正常状態
に戻す消費電力再起指令を出力する消費電力調整手段を
備えたことを特徴とする。
は、消費電力低減指令を受けて、消費電力を低減するＣ
ＰＵまたは記憶素子を備えるとともに、ＣＰＵから外部
装置に出力されるアクセス開始信号に基づいて、前記Ｃ
ＰＵまたは記憶素子に消費電力低減指令を出力するとと
もに、外部装置から処理開始可能信号を受け取ることに
より、前記ＣＰＵまたは記憶素子の消費電力を正常状態
に戻す消費電力再起指令を出力する消費電力調整手段を
備えたことを特徴とする。
【００３７】したがって、外部装置にアクセス開始して
から、処理開始可能となるまで、ＣＰＵの消費電力およ
び発熱を低減することができる。さらに、情報処理装置
全体として消費電力の平均化を図ることもできる。
から、処理開始可能となるまで、ＣＰＵの消費電力およ
び発熱を低減することができる。さらに、情報処理装置
全体として消費電力の平均化を図ることもできる。
【図１】本発明の一実施例である情報処理装置１の構成
を示すブロック図である。
を示すブロック図である。
【図２】情報処理装置１の動作を示すフローチャートで
ある。
ある。
【図３】他の実施例である情報処理装置31の構成を示す
ブロック図である。
ブロック図である。
【図４】情報処理装置31の動作を示すフローチャートで
ある。
ある。
３・・・ＣＰＵ ５・・・クロック周波数コントローラ ７・・・ハードディスクインターフェイス Ｓ１，Ｓ１１・・・アクセス開始信号 Ｓ２・・・クロック周波数低減指令 Ｓ３，Ｓ１３・・・処理開始可能信号 Ｓ４・・・クロック周波数再起指令 Ｓ１２・・・消費電力低減指令 Ｓ１４・・・消費電力再起指令
Claims (2)
- 【請求項１】クロック周波数低減指令を受けて、クロッ
ク周波数を低減するＣＰＵを備えるとともに、 ＣＰＵから外部装置に出力されるアクセス開始信号に基
づいて、前記ＣＰＵにクロック周波数低減指令を出力す
るとともに、外部装置から処理開始可能信号を受け取る
ことにより、前記ＣＰＵにクロック周波数を正常状態に
戻すクロック周波数再起指令を出力するクロック周波数
調整手段、 を備えたことを特徴とする情報処理装置。 - 【請求項２】消費電力低減指令を受けて、消費電力を低
減するＣＰＵまたは記憶素子を備えるとともに、 ＣＰＵから外部装置に出力されるアクセス開始信号に基
づいて、前記ＣＰＵまたは記憶素子に消費電力低減指令
を出力するとともに、外部装置から処理開始可能信号を
受け取ることにより、前記ＣＰＵまたは記憶素子の消費
電力を正常状態に戻す消費電力再起指令を出力する消費
電力調整手段、 を備えたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126397A JPH05324117A (ja) | 1992-05-19 | 1992-05-19 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4126397A JPH05324117A (ja) | 1992-05-19 | 1992-05-19 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324117A true JPH05324117A (ja) | 1993-12-07 |
Family
ID=14934141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4126397A Pending JPH05324117A (ja) | 1992-05-19 | 1992-05-19 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05324117A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112309A (en) * | 1997-04-23 | 2000-08-29 | International Business Machines Corp. | Computer system, device and operation frequency control method |
| US6748547B1 (en) | 1999-11-09 | 2004-06-08 | Fujitsu Limited | System and method of controlling power consumption by dynamically controlling brightness of display with inversely proportional to operating frequency of CPU |
-
1992
- 1992-05-19 JP JP4126397A patent/JPH05324117A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112309A (en) * | 1997-04-23 | 2000-08-29 | International Business Machines Corp. | Computer system, device and operation frequency control method |
| US6748547B1 (en) | 1999-11-09 | 2004-06-08 | Fujitsu Limited | System and method of controlling power consumption by dynamically controlling brightness of display with inversely proportional to operating frequency of CPU |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6226740B1 (en) | Information processing apparatus and method that uses first and second power supplies for reducing booting time | |
| US6324651B2 (en) | Method and apparatus for saving device state while a computer system is in sleep mode | |
| US6128746A (en) | Continuously powered mainstore for large memory subsystems | |
| JP3894573B2 (ja) | 非同期部分リセットを有するコアセクション | |
| US5964878A (en) | Method for controlling operation of optical disk drive in power saving mode | |
| JP3714963B2 (ja) | 別個に電源を落とす能力を有する集積回路の入出力セクション | |
| JP3302847B2 (ja) | 記憶装置 | |
| EP0518624B1 (en) | Apparatus and method for suspending and resuming software applications on a computer | |
| US5524203A (en) | Disk cache data maintenance system | |
| US6851012B2 (en) | Information processing system, information processing method and readable-by-computer recording medium | |
| US20030084235A1 (en) | Synchronous DRAM controller and control method for the same | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| JPS58211359A (ja) | 磁気デイスク装置 | |
| US5539590A (en) | Floppy disk controller allowed to detect status change of floppy disk driver in standby mode | |
| JPH05324117A (ja) | 情報処理装置 | |
| US6115798A (en) | Storage device with backup function and information processing system having the same | |
| JPH0562329A (ja) | データ処理装置 | |
| JPH0844622A (ja) | 情報処理装置 | |
| JPS62242257A (ja) | システムのバツクアツプ方式 | |
| JP3178071B2 (ja) | 電子機器 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JP3142084B2 (ja) | 情報処理装置 | |
| JP3080005B2 (ja) | データ処理装置 | |
| JPH09198305A (ja) | メモリ制御装置 | |
| JPH09297712A (ja) | データ転送制御装置 |