CN115686175A - 一种电源管理系统下的pmc模式状态切换方法及装置 - Google Patents

Abstract

本发明公开了一种电源管理系统下的PMC模式状态切换方法及装置，其中，所述方法包括：在PMC运行在正常运行状态时，将PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态；电源管理系统判断CPU是否需要支持CPU记忆存储；若进行CPU记忆存储时，进入读写CPU记忆操作处理，并在完成后，PMC触发电源管理系统进入隔离使能状态；若不进行CPU记忆存储时，PMC触发电源管理系统进入隔离使能状态；在电源管理系统进入隔离使能状态后，电源管理系统及PMC进入待机状态。在本发明实施例中，可以使得电源管理系统及PMC有序进入待机状态，方便后续在待机状态下恢复至正常运行状态时的状态同步。

Description

一种电源管理系统下的PMC模式状态切换方法及装置

技术领域

本发明涉及电源管理技术领域，尤其涉及一种电源管理系统下的PMC模式状态切换方法及装置。

背景技术

电源管理系统中的PMC(电源管理控制器)一般支持运行(RUN)、停止(STOP)和待机(STANDBY)三种模式；其中，运行模式为电源管理系统中芯片上电复位后进入，在运行模式下芯片所有电源、时钟以及功能模块处于正常工作状态；停止模式下，电源管理系统的电源模块保持供电，但关闭core clock核心时钟，CPU停止读写flash/sram，其他时钟源可以有电源管理系统决定是否开启；在待机模式下，电源管理系统功耗最低，电源管理系统关闭大部分数字电路电源，仅保留外部唤醒源，时钟模块保留128KHz低速时钟，flash进入deeppower down或power off，sram进入retention状态。

在现有技术中，电源管理系统中控制PMC进入待机状态都是通过软件的方式直接关闭对于的大部分数字电路来实现的，这样一来在后续对PMC进行唤醒时，可能导致CPU和PMC之间的状态不同步等问题。

发明内容

本发明的目的在于克服现有技术的不足，本发明提供了一种电源管理系统下的PMC模式状态切换方法及装置，可以使得电源管理系统及PMC有序进入待机状态，方便后续在待机状态下恢复至正常运行状态时的状态同步。

为了解决上述技术问题，本发明实施例提供了一种电源管理系统下的PMC模式状态切换方法，所述方法包括：

在PMC运行在正常运行状态时，基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态；

在PMC等待CPU被PMC控制进入保持不执行状态时，电源管理系统判断所述CPU是否需要支持CPU记忆存储；

若进行所述CPU记忆存储时，所述电源管理系统进入读写CPU记忆操作处理，并在完成对所述CPU记忆操作读写后，所述PMC触发所述电源管理系统进入隔离使能状态；

若不进行所述CPU记忆存储时，所述PMC触发所述电源管理系统进入隔离使能状态；

在所述电源管理系统进入隔离使能状态后，所述电源管理系统及所述PMC进入待机状态。

可选的，所述基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态，包括：

所述PMC接收到由所述CPU发出的深度睡眠指令后，所述PMC产生用于控制CPU保持不执行状态的CPU hold sleep信号，并将所述CPU hold sleep信号发送给所述CPU；

在将所述CPU hold sleep信号发送给所述CPU之后，所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态。

可选的，所述CPU hold sleep信号为低有效信号；所述CPU hold sleep信号用于控制所述CPU进入保持不执行指令状态。

可选的，所述将所述CPU hold sleep信号发送给所述CPU，还包括：

在所述CPU hold sleep信号进入待机状态过程中，若所述PMC接收唤醒源发送的wakeup信号时，将所述CPU hold sleep信号置为无效信号。

可选的，所述电源管理系统判断所述CPU是否需要进行CPU记忆存储，包括：

在所述PMC接收到所述CPU反馈的hold sleep ack信号后，所述电源管理系统基于是否存在CPU保存操作使能判断所述CPU是否需要进行CPU记忆存储；

其中，存在CPU保存操作使能时，则判断所述CPU需要进行CPU记忆存储；不存在CPU保存操作使能时，则判断所述CPU不需要进行CPU记忆存储。

可选的，所述电源管理系统进入读写CPU记忆操作处理，包括：

所述电源管理系统中的PMC生成CPU记忆存储指令，并将所述CPU记忆存储指令发送至CPU记忆控制单元；

所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理。

可选的，所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理，包括：

所述CPU记忆控制单元根据所述CPU记忆存储指令在所述CPU中读取对应的CPU记忆操作，并将读取到的CPU记忆操作写入CPU记忆静态存储单元中进行存储。

可选的，所述PMC触发所述电源管理系统进入隔离使能状态，包括：

所述PMC进入打开隔离使能状态，并且所述PMC基于打开隔离使能状态触发所述电源管理系统进入隔离使能状态。

可选的，所述电源管理系统及所述PMC进入待机状态，包括：

在所述电源管理系统及所述PMC进入隔离使能状态后，所述PMC同时进入powerdown阶段，并在完成power down后，所述电源管理系统及所述PMC进入待机状态。

另外，本发明实施例还提供了一种电源管理系统下的PMC模式状态切换装置，所述装置包括：

状态切换模块：用于在PMC运行在正常运行状态时，基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态；

判断模块：用于在PMC等待CPU被PMC控制进入保持不执行状态时，电源管理系统判断所述CPU是否需要支持CPU记忆存储；

读写模块：用于若进行所述CPU记忆存储时，所述电源管理系统进入读写CPU记忆操作处理，并在完成对所述CPU记忆操作读写后，所述PMC触发所述电源管理系统进入隔离使能状态；

触发模块：用于若不进行所述CPU记忆存储时，所述PMC触发所述电源管理系统进入隔离使能状态；

待机模块：用于在所述电源管理系统进入隔离使能状态后，所述电源管理系统及所述PMC进入待机状态。

在本发明实施例中，在PMC接收到深度睡眠指令后，通过CPU hold sleep信号将CPU控制在保持不执行状态；然后判断CPU是否需要支持CPU基于存储，在需要是进行相应的读写CPU记忆操作，并在完成后触发电源管理系统进入隔离使能状态；然后控制电源关系系统及PMC进入待机状态，可以使得电源管理系统及PMC有序进入待机状态，方便后续在待机状态下恢复至正常运行状态时的状态同步。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见的，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本发明实施例中的电源管理系统的结构组成示意图；

图2是本发明第一实施例中的电源管理系统下的PMC模式状态切换方法的流程示意图；

图3是本发明第二实施例中的电源管理系统下的PMC模式状态切换方法的流程示意图；

图4是本发明第三实施例中的电源管理系统下的PMC模式状态切换方法的流程示意图；

图5是本发明第四实施例中的电源管理系统下的PMC模式状态切换方法的流程示意图；

图6是本发明实施例中的电源管理系统下的PMC模式状态切换装置的结构组成示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1，图1是本发明实施例中的电源管理系统的结构组成示意图。

如图1所示，该电源管理系统可以为SOC，也可以为独立的电源管理模块，该电源管理系统包括：CPU、CPU记忆控制单元、CPU记忆静态存储单元、系统静态存储单元、闪存单元flash、模拟单元、PMC等等。

该系统支持CPU记忆retention控制，即在进入待机模式STANDBY之前控制从CPU读取指令存到sram(CPU记忆静态存储单元)中，在待机模式STANDBY，系统重新上电后，控制从sram(CPU记忆静态存储单元)重载指令写入CPU中。

在正常工作模式RUN下，电源管理系统的1.1v供电由线性稳压器LDO11_MR提供；在低功耗模式下即STANDBY模式，LDO11_MR关闭，由LDO11_LR给芯片供电。其中，CPU记忆静态存储单元、系统静态存储单元以及flash的1.1v供电都由LDO11_LR提供。在待机模式STANDBY下，CPU、CPU记忆控制单元等没有电源供给，其属于电源关闭区域shutdown domain(shut)，PMC、闪存单元、模拟单元等一直存在电源供给，其属于电源常开区域always-ondomain(alon)。闪存单元flash内部设置有电源开关power switch，可以通过控制供应信号SUPPLYON开关。当SUPPLYON＝0时，关闭flash的1.1v和3.3v电源。该系统支持使能控制，及在准备进入待机状态时，主要控制shutdown domain相关外设输出以及使能信号维持在掉电前的状态。在系统没有掉电时，可以通过CPU与PMC握手进行abort standby(中止待命)操作，从而防止CPU操作挂死或者跑飞。

实施例一

请参阅图2，图2是本发明实施例中的电源管理系统下的PMC模式状态切换方法的流程示意图。

如图2所示，一种电源管理系统下的PMC模式状态切换方法，所述方法包括：

S11：在PMC运行在正常运行状态时，基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态；

在本发明具体实施过程中，所述基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态，包括：所述PMC接收到由所述CPU发出的深度睡眠指令后，所述PMC产生用于控制CPU保持不执行状态的CPU hold sleep信号，并将所述CPU hold sleep信号发送给所述CPU；在将所述CPU hold sleep信号发送给所述CPU之后，所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态。

进一步的，所述CPU hold sleep信号为低有效信号；所述CPU hold sleep信号用于控制所述CPU进入保持不执行指令状态。

进一步的，所述将所述CPU hold sleep信号发送给所述CPU，还包括：

在所述CPU hold sleep信号进入待机状态过程中，若所述PMC接收唤醒源发送的wakeup信号时，将所述CPU hold sleep信号置为无效信号。

具体的，在PMC在正常运行的时候，接收到CPU发送的深度睡眠指令(deep sleep信号)，并且要求电源管理系统进入待机状态，这时在该PMC接收到由CPU发出的深度睡眠指令之后，且在应用操作使能上待机使能有效的情况下，该PMC首先生成用于控制CPU保持不执行状态的CPU hold sleep信号，然后将CPU hold sleep信号发送给该CPU；并且在将CPUhold sleep信号发送给所述CPU之后，该PMC的状态将由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态。

其中，该CPU hold sleep信号为低有效信号；该CPU hold sleep信号为将CPUhold(保持)住不执行指令的信号，该信号由PMC产生的并送入CPU中，并且在CPU接收到该CPU hold sleep信号之后，将CPU的状态hold住；该CPU hold sleep信号在进入待机状态的过程中，当PMC中同接收到唤醒源发送的wakeup信号时，会在第二拍时将CPU hold sleep信号置为无效信号。

S12：在PMC等待CPU被PMC控制进入保持不执行状态时，电源管理系统判断所述CPU是否需要支持CPU记忆存储；

在本发明具体实施过程中，所述电源管理系统判断所述CPU是否需要进行CPU记忆存储，包括：在所述PMC接收到所述CPU反馈的hold sleep ack信号后，所述电源管理系统基于是否存在CPU保存操作使能判断所述CPU是否需要进行CPU记忆存储；其中，存在CPU保存操作使能时，则判断所述CPU需要进行CPU记忆存储；不存在CPU保存操作使能时，则判断所述CPU不需要进行CPU记忆存储。

具体的，在PMC等待CPU被PMC控制进入保持不执行状态时，该电源管理系统需要判断CPU是否需要支持CPU记忆存储；具体的判断为在CPU hold住之后，产生一个hold sleepack信号，并反馈至PMC中，在PMC接收到CPU反馈的hold sleep ack信号后，该电源管理系统通过判断是否存在CPU保存操作使能判断CPU是否需要进行CPU记忆存储；即存在CPU保存操作使能时，则判断CPU需要进行CPU记忆存储；不存在CPU保存操作使能时，则判断CPU不需要进行CPU记忆存储。

该hold sleep ack信号为低有效信号，该hold sleep ack信号为CPU收到CPUhold sleep信号后反馈CPU被hold住的acknowledge讯号，是由CPU产生并送入到PMC中，hold sleep ack信号在CPU hold sleep信号无效之后，，第二拍后无效。

S13：若进行所述CPU记忆存储时，所述电源管理系统进入读写CPU记忆操作处理，并在完成对所述CPU记忆操作读写后，所述PMC触发所述电源管理系统进入隔离使能状态；

在本发明具体实施过程中，所述电源管理系统进入读写CPU记忆操作处理，包括：所述电源管理系统中的PMC生成CPU记忆存储指令，并将所述CPU记忆存储指令发送至CPU记忆控制单元；所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理。

进一步的，所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理，包括：所述CPU记忆控制单元根据所述CPU记忆存储指令在所述CPU中读取对应的CPU记忆操作，并将读取到的CPU记忆操作写入CPU记忆静态存储单元中进行存储。

进一步的，所述PMC触发所述电源管理系统进入隔离使能状态，包括：所述PMC进入打开隔离使能状态，并且所述PMC基于打开隔离使能状态触发所述电源管理系统进入隔离使能状态。

具体的，若进行所述CPU记忆存储时，该电源管理系统中的PMC生成CPU记忆存储指令，然后将CPU记忆存储指令发送至CPU记忆控制单元；通过控制CPU记忆存储指令发送至CPU记忆控制单元对CPU记忆操作进行读写处理，即可实现CPU记忆操作的存储。

即CPU记忆控制单元根据该CPU记忆存储指令在CPU中读取对应的CPU记忆操作，并将读取到的CPU记忆操作写入CPU记忆静态存储单元中进行存储；需要说明的是，在此过程中，PMC会控制fash进入低功耗模式，其需要对flash的控制信号在不同的功耗模式下进行控制，使得其准备进入待机状态。

然后该PMC进入打开隔离使能状态，并且该PMC根据打开隔离使能状态触发电源管理系统进入隔离使能状态。

S14：若不进行所述CPU记忆存储时，所述PMC触发所述电源管理系统进入隔离使能状态；

在本发明具体实施过程中，所述PMC触发所述电源管理系统进入隔离使能状态，包括：所述PMC进入打开隔离使能状态，并且所述PMC基于打开隔离使能状态触发所述电源管理系统进入隔离使能状态。

在不需要进行CPU记忆存储时，该PMC进入打开隔离使能状态，并且该PMC根据打开隔离使能状态触发电源管理系统进入隔离使能状态。

S15：在所述电源管理系统进入隔离使能状态后，所述电源管理系统及所述PMC进入待机状态。

在本发明具体实施过程中，所述电源管理系统及所述PMC进入待机状态，包括：在所述电源管理系统及所述PMC进入隔离使能状态后，所述PMC同时进入power down阶段，并在完成power down后，所述电源管理系统及所述PMC进入待机状态。

具体的，在电源管理系统及PMC进入隔离使能状态后，PMC同时进入power down(断电)阶段，并且在完成power down之后，电源管理系统及PMC均进入待机状态。

在本发明实施例中，在PMC接收到深度睡眠指令后，通过CPU hold sleep信号将CPU控制在保持不执行状态；然后判断CPU是否需要支持CPU基于存储，在需要是进行相应的读写CPU记忆操作，并在完成后触发电源管理系统进入隔离使能状态；然后控制电源关系系统及PMC进入待机状态，可以使得电源管理系统及PMC有序进入待机状态，方便后续在待机状态下恢复至正常运行状态时的状态同步。

实施例二

请参阅图3，图3是本发明第二实施例中的电源管理系统下的PMC模式状态切换方法的流程示意图。

如图3所示，一种电源管理系统下的PMC模式状态切换方法，所述方法包括：

S21：在PMC运行在正常运行状态时，所述PMC接收到由所述CPU发出的深度睡眠指令后，所述PMC产生用于控制CPU保持不执行状态的CPU hold sleep信号，并将所述CPUhold sleep信号发送给所述CPU；

在本发明具体实施过程中，在该PMC运行在正常状态时，该PMC可能随时接收到深度睡眠指令，并且该深度睡眠指令由CPU产生并发送给PMC，然后该PMC根据该深度睡眠指令产生用于控制CPU保持不执行状态的CPU hold sleep信号，同时将该CPU hold sleep信号发送给所述CPU。

在本申请中，CPU hold sleep信号为低有效信号；同时该CPU hold sleep信号用于控制该CPU进入保持不执行指令状态。

在将PMC生成CPU hold sleep信号并在进入待机状态的过程中，PMC还保持接收唤醒源所发出的唤醒信号(wakeup信号)，在PMC接收到唤醒源发送的wakeup信号时，将CPUhold sleep信号置为无效信号；从而CPU将重新进入工作状态，并且PMC也进入正常工作状态；在本发明实施例中，可以通过CPU hold sleep信号来控制CPU进入保持不执行指令状态，这样可以使得电源管理系统能够有序的进入待机状态；并且由于CPU hold sleep信号为低有效信号，使其在PMC接收到唤醒源发出的wakeup信号时，将CPU hold sleep信号置为无效信号，使得CPU快速进入正常工作状态。

S22：在将所述CPU hold sleep信号发送给所述CPU之后，所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态；

在本发明具体实施过程中，在将CPU hold sleep信号发送给到CPU之后，该PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态。

S23：在PMC等待CPU被PMC控制进入保持不执行状态时，电源管理系统判断所述CPU是否需要支持CPU记忆存储；

在本发明具体实施过程中，所述电源管理系统判断所述CPU是否需要进行CPU记忆存储，包括：在所述PMC接收到所述CPU反馈的hold sleep ack信号后，所述电源管理系统基于是否存在CPU保存操作使能判断所述CPU是否需要进行CPU记忆存储；其中，存在CPU保存操作使能时，则判断所述CPU需要进行CPU记忆存储；不存在CPU保存操作使能时，则判断所述CPU不需要进行CPU记忆存储。

具体的，在PMC等待CPU被PMC控制进入保持不执行状态时，该电源管理系统需要判断CPU是否需要支持CPU记忆存储；具体的判断为在CPU hold住之后，产生一个hold sleepack信号，并反馈至PMC中，在PMC接收到CPU反馈的hold sleep ack信号后，该电源管理系统通过判断是否存在CPU保存操作使能判断CPU是否需要进行CPU记忆存储；即存在CPU保存操作使能时，则判断CPU需要进行CPU记忆存储；不存在CPU保存操作使能时，则判断CPU不需要进行CPU记忆存储。

该hold sleep ack信号为低有效信号，该hold sleep ack信号为CPU收到CPUhold sleep信号后反馈CPU被hold住的acknowledge讯号，是由CPU产生并送入到PMC中，hold sleep ack信号在CPU hold sleep信号无效之后，，第二拍后无效。

S24：若进行所述CPU记忆存储时，所述电源管理系统进入读写CPU记忆操作处理，并在完成对所述CPU记忆操作读写后，所述PMC触发所述电源管理系统进入隔离使能状态；

在本发明具体实施过程中，所述电源管理系统进入读写CPU记忆操作处理，包括：所述电源管理系统中的PMC生成CPU记忆存储指令，并将所述CPU记忆存储指令发送至CPU记忆控制单元；所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理。

进一步的，所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理，包括：所述CPU记忆控制单元根据所述CPU记忆存储指令在所述CPU中读取对应的CPU记忆操作，并将读取到的CPU记忆操作写入CPU记忆静态存储单元中进行存储。

进一步的，所述PMC触发所述电源管理系统进入隔离使能状态，包括：所述PMC进入打开隔离使能状态，并且所述PMC基于打开隔离使能状态触发所述电源管理系统进入隔离使能状态。

具体的，若进行所述CPU记忆存储时，该电源管理系统中的PMC生成CPU记忆存储指令，然后将CPU记忆存储指令发送至CPU记忆控制单元；通过控制CPU记忆存储指令发送至CPU记忆控制单元对CPU记忆操作进行读写处理，即可实现CPU记忆操作的存储。

即CPU记忆控制单元根据该CPU记忆存储指令在CPU中读取对应的CPU记忆操作，并将读取到的CPU记忆操作写入CPU记忆静态存储单元中进行存储；需要说明的是，在此过程中，PMC会控制fash进入低功耗模式，其需要对flash的控制信号在不同的功耗模式下进行控制，使得其准备进入待机状态。

然后该PMC进入打开隔离使能状态，并且该PMC根据打开隔离使能状态触发电源管理系统进入隔离使能状态。

S25：若不进行所述CPU记忆存储时，所述PMC触发所述电源管理系统进入隔离使能状态；

在本发明具体实施过程中，所述PMC触发所述电源管理系统进入隔离使能状态，包括：所述PMC进入打开隔离使能状态，并且所述PMC基于打开隔离使能状态触发所述电源管理系统进入隔离使能状态。

在不需要进行CPU记忆存储时，该PMC进入打开隔离使能状态，并且该PMC根据打开隔离使能状态触发电源管理系统进入隔离使能状态。

S26：在所述电源管理系统进入隔离使能状态后，所述电源管理系统及所述PMC进入待机状态。

在本发明具体实施过程中，所述电源管理系统及所述PMC进入待机状态，包括：在所述电源管理系统及所述PMC进入隔离使能状态后，所述PMC同时进入power down阶段，并在完成power down后，所述电源管理系统及所述PMC进入待机状态。

具体的，在电源管理系统及PMC进入隔离使能状态后，PMC同时进入power down(断电)阶段，并且在完成power down之后，电源管理系统及PMC均进入待机状态。

在本发明实施例中，在PMC接收到深度睡眠指令后，通过CPU hold sleep信号将CPU控制在保持不执行状态；然后判断CPU是否需要支持CPU基于存储，在需要是进行相应的读写CPU记忆操作，并在完成后触发电源管理系统进入隔离使能状态；然后控制电源关系系统及PMC进入待机状态，可以使得电源管理系统及PMC有序进入待机状态，方便后续在待机状态下恢复至正常运行状态时的状态同步。

实施例三

请参阅图4，图4是本发明第三实施例中的电源管理系统下的PMC模式状态切换方法的流程示意图。

如图4所示，一种电源管理系统下的PMC模式状态切换方法，所述方法包括：

S31：在PMC运行在正常运行状态时，基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态；

在本发明具体实施过程中，所述基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态，包括：所述PMC接收到由所述CPU发出的深度睡眠指令后，所述PMC产生用于控制CPU保持不执行状态的CPU hold sleep信号，并将所述CPU hold sleep信号发送给所述CPU；在将所述CPU hold sleep信号发送给所述CPU之后，所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态。

进一步的，所述CPU hold sleep信号为低有效信号；所述CPU hold sleep信号用于控制所述CPU进入保持不执行指令状态。

进一步的，所述将所述CPU hold sleep信号发送给所述CPU，还包括：

在所述CPU hold sleep信号进入待机状态过程中，若所述PMC接收唤醒源发送的wakeup信号时，将所述CPU hold sleep信号置为无效信号。

具体的，在PMC在正常运行的时候，接收到CPU发送的深度睡眠指令(deep sleep信号)，并且要求电源管理系统进入待机状态，这时在该PMC接收到由CPU发出的深度睡眠指令之后，且在应用操作使能上待机使能有效的情况下，该PMC首先生成用于控制CPU保持不执行状态的CPU hold sleep信号，然后将CPU hold sleep信号发送给该CPU；并且在将CPUhold sleep信号发送给所述CPU之后，该PMC的状态将由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态。

其中，该CPU hold sleep信号为低有效信号；该CPU hold sleep信号为将CPUhold(保持)住不执行指令的信号，该信号由PMC产生的并送入CPU中，并且在CPU接收到该CPU hold sleep信号之后，将CPU的状态hold住；该CPU hold sleep信号在进入待机状态的过程中，当PMC中同接收到唤醒源发送的wakeup信号时，会在第二拍时将CPU hold sleep信号置为无效信号。

S32：在PMC等待CPU被PMC控制进入保持不执行状态时，电源管理系统判断所述CPU是否需要支持CPU记忆存储；

在本发明具体实施过程中，所述电源管理系统判断所述CPU是否需要进行CPU记忆存储，包括：在所述PMC接收到所述CPU反馈的hold sleep ack信号后，所述电源管理系统基于是否存在CPU保存操作使能判断所述CPU是否需要进行CPU记忆存储；其中，存在CPU保存操作使能时，则判断所述CPU需要进行CPU记忆存储；不存在CPU保存操作使能时，则判断所述CPU不需要进行CPU记忆存储。

具体的，在PMC等待CPU被PMC控制进入保持不执行状态时，该电源管理系统需要判断CPU是否需要支持CPU记忆存储；具体的判断为在CPU hold住之后，产生一个hold sleepack信号，并反馈至PMC中，在PMC接收到CPU反馈的hold sleep ack信号后，该电源管理系统通过判断是否存在CPU保存操作使能判断CPU是否需要进行CPU记忆存储；即存在CPU保存操作使能时，则判断CPU需要进行CPU记忆存储；不存在CPU保存操作使能时，则判断CPU不需要进行CPU记忆存储。

该hold sleep ack信号为低有效信号，该hold sleep ack信号为CPU收到CPUhold sleep信号后反馈CPU被hold住的acknowledge讯号，是由CPU产生并送入到PMC中，hold sleep ack信号在CPU hold sleep信号无效之后，，第二拍后无效。

S33：若进行所述CPU记忆存储时，所述电源管理系统中的PMC生成CPU记忆存储指令，并将所述CPU记忆存储指令发送至CPU记忆控制单元；

在本发明具体实施过程中，在需要进行CPU记忆存储时，该电源管理系统中的PMC将生成一个CPU记忆存储指令，并且将该CPU记忆存储指令发送至CPU记忆控制单元中。

S34：所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理，并在完成对所述CPU记忆操作读写后，所述PMC触发所述电源管理系统进入隔离使能状态；

在本发明具体实施过程中，CPU记忆控制单元在接收到CPU记忆存储指令之后，根据该CPU记忆存储指令在CPU中读取对应的CPU记忆操作，并将读取到的CPU记忆操作写入CPU记忆静态存储单元中进行存储；需要说明的是，在此过程中，PMC会控制fash进入低功耗模式，其需要对flash的控制信号在不同的功耗模式下进行控制，使得其准备进入待机状态；在本实施例中，通过对CPU记忆操作的存储，电源管理系统唤醒CPU时，可以读取CPU存储在入CPU记忆静态存储单元的CPU记忆操作，可使CPU能够快速恢复至原本的运行状态中。

然后该PMC进入打开隔离使能状态，并且该PMC根据打开隔离使能状态触发电源管理系统进入隔离使能状态。

S35：若不进行所述CPU记忆存储时，所述PMC触发所述电源管理系统进入隔离使能状态；

在本发明具体实施过程中，所述PMC触发所述电源管理系统进入隔离使能状态，包括：所述PMC进入打开隔离使能状态，并且所述PMC基于打开隔离使能状态触发所述电源管理系统进入隔离使能状态。

在不需要进行CPU记忆存储时，该PMC进入打开隔离使能状态，并且该PMC根据打开隔离使能状态触发电源管理系统进入隔离使能状态。

S36在所述电源管理系统进入隔离使能状态后，所述电源管理系统及所述PMC进入待机状态。

在本发明具体实施过程中，所述电源管理系统及所述PMC进入待机状态，包括：在所述电源管理系统及所述PMC进入隔离使能状态后，所述PMC同时进入power down阶段，并在完成power down后，所述电源管理系统及所述PMC进入待机状态。

具体的，在电源管理系统及PMC进入隔离使能状态后，PMC同时进入power down(断电)阶段，并且在完成power down之后，电源管理系统及PMC均进入待机状态。

在本发明实施例中，在PMC接收到深度睡眠指令后，通过CPU hold sleep信号将CPU控制在保持不执行状态；然后判断CPU是否需要支持CPU基于存储，在需要是进行相应的读写CPU记忆操作，并在完成后触发电源管理系统进入隔离使能状态；然后控制电源关系系统及PMC进入待机状态，可以使得电源管理系统及PMC有序进入待机状态，方便后续在待机状态下恢复至正常运行状态时的状态同步。

实施例四

请参阅图5，图5是本发明第四实施例中的电源管理系统下的PMC模式状态切换方法的流程示意图。

如图5所示，一种电源管理系统下的PMC模式状态切换方法，所述方法包括：

S41：在PMC运行在正常运行状态时，所述PMC接收到由所述CPU发出的深度睡眠指令后，所述PMC产生用于控制CPU保持不执行状态的CPU hold sleep信号，并将所述CPUhold sleep信号发送给所述CPU；

S42：在将所述CPU hold sleep信号发送给所述CPU之后，所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态；

S43：在PMC等待CPU被PMC控制进入保持不执行状态时，电源管理系统判断所述CPU是否需要支持CPU记忆存储；

S44：若进行所述CPU记忆存储时，所述电源管理系统中的PMC生成CPU记忆存储指令，并将所述CPU记忆存储指令发送至CPU记忆控制单元；

S45：所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理；并在完成对所述CPU记忆操作读写后，所述PMC触发所述电源管理系统进入隔离使能状态；

S46：若不进行所述CPU记忆存储时，所述PMC触发所述电源管理系统进入隔离使能状态；

S47在所述电源管理系统进入隔离使能状态后，所述电源管理系统及所述PMC进入待机状态。

在本发明实施例中，具体的实施方式可参详上述实施例，在此不再赘述。

在本发明实施例中，在PMC接收到深度睡眠指令后，通过CPU hold sleep信号将CPU控制在保持不执行状态；然后判断CPU是否需要支持CPU基于存储，在需要是进行相应的读写CPU记忆操作，并在完成后触发电源管理系统进入隔离使能状态；然后控制电源关系系统及PMC进入待机状态，可以使得电源管理系统及PMC有序进入待机状态，方便后续在待机状态下恢复至正常运行状态时的状态同步。

实施例五

请参阅图6，图6是本发明实施例中的电源管理系统下的PMC模式状态切换装置的结构组成示意图。

如图6所示，一种电源管理系统下的PMC模式状态切换装置，所述装置包括：

状态切换模块51：用于在PMC运行在正常运行状态时，基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态；

在本发明具体实施过程中，所述基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态，包括：所述PMC接收到由所述CPU发出的深度睡眠指令后，所述PMC产生用于控制CPU保持不执行状态的CPU hold sleep信号，并将所述CPU hold sleep信号发送给所述CPU；在将所述CPU hold sleep信号发送给所述CPU之后，所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态。

进一步的，所述CPU hold sleep信号为低有效信号；所述CPU hold sleep信号用于控制所述CPU进入保持不执行指令状态。

进一步的，所述将所述CPU hold sleep信号发送给所述CPU，还包括：

在所述CPU hold sleep信号进入待机状态过程中，若所述PMC接收唤醒源发送的wakeup信号时，将所述CPU hold sleep信号置为无效信号。

具体的，在PMC在正常运行的时候，接收到CPU发送的深度睡眠指令(deep sleep信号)，并且要求电源管理系统进入待机状态，这时在该PMC接收到由CPU发出的深度睡眠指令之后，且在应用操作使能上待机使能有效的情况下，该PMC首先生成用于控制CPU保持不执行状态的CPU hold sleep信号，然后将CPU hold sleep信号发送给该CPU；并且在将CPUhold sleep信号发送给所述CPU之后，该PMC的状态将由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态。

其中，该CPU hold sleep信号为低有效信号；该CPU hold sleep信号为将CPUhold(保持)住不执行指令的信号，该信号由PMC产生的并送入CPU中，并且在CPU接收到该CPU hold sleep信号之后，将CPU的状态hold住；该CPU hold sleep信号在进入待机状态的过程中，当PMC中同接收到唤醒源发送的wakeup信号时，会在第二拍时将CPU hold sleep信号置为无效信号。

判断模块52：用于在PMC等待CPU被PMC控制进入保持不执行状态时，电源管理系统判断所述CPU是否需要支持CPU记忆存储；

在本发明具体实施过程中，所述电源管理系统判断所述CPU是否需要进行CPU记忆存储，包括：在所述PMC接收到所述CPU反馈的hold sleep ack信号后，所述电源管理系统基于是否存在CPU保存操作使能判断所述CPU是否需要进行CPU记忆存储；其中，存在CPU保存操作使能时，则判断所述CPU需要进行CPU记忆存储；不存在CPU保存操作使能时，则判断所述CPU不需要进行CPU记忆存储。

具体的，在PMC等待CPU被PMC控制进入保持不执行状态时，该电源管理系统需要判断CPU是否需要支持CPU记忆存储；具体的判断为在CPU hold住之后，产生一个hold sleepack信号，并反馈至PMC中，在PMC接收到CPU反馈的hold sleep ack信号后，该电源管理系统通过判断是否存在CPU保存操作使能判断CPU是否需要进行CPU记忆存储；即存在CPU保存操作使能时，则判断CPU需要进行CPU记忆存储；不存在CPU保存操作使能时，则判断CPU不需要进行CPU记忆存储。

该hold sleep ack信号为低有效信号，该hold sleep ack信号为CPU收到CPUhold sleep信号后反馈CPU被hold住的acknowledge讯号，是由CPU产生并送入到PMC中，hold sleep ack信号在CPU hold sleep信号无效之后，，第二拍后无效。

读写模块53：用于若进行所述CPU记忆存储时，所述电源管理系统进入读写CPU记忆操作处理，并在完成对所述CPU记忆操作读写后，所述PMC触发所述电源管理系统进入隔离使能状态；

在本发明具体实施过程中，所述电源管理系统进入读写CPU记忆操作处理，包括：所述电源管理系统中的PMC生成CPU记忆存储指令，并将所述CPU记忆存储指令发送至CPU记忆控制单元；所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理。

进一步的，所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理，包括：所述CPU记忆控制单元根据所述CPU记忆存储指令在所述CPU中读取对应的CPU记忆操作，并将读取到的CPU记忆操作写入CPU记忆静态存储单元中进行存储。

进一步的，所述PMC触发所述电源管理系统进入隔离使能状态，包括：所述PMC进入打开隔离使能状态，并且所述PMC基于打开隔离使能状态触发所述电源管理系统进入隔离使能状态。

具体的，若进行所述CPU记忆存储时，该电源管理系统中的PMC生成CPU记忆存储指令，然后将CPU记忆存储指令发送至CPU记忆控制单元；通过控制CPU记忆存储指令发送至CPU记忆控制单元对CPU记忆操作进行读写处理，即可实现CPU记忆操作的存储。

即CPU记忆控制单元根据该CPU记忆存储指令在CPU中读取对应的CPU记忆操作，并将读取到的CPU记忆操作写入CPU记忆静态存储单元中进行存储；需要说明的是，在此过程中，PMC会控制fash进入低功耗模式，其需要对flash的控制信号在不同的功耗模式下进行控制，使得其准备进入待机状态。

然后该PMC进入打开隔离使能状态，并且该PMC根据打开隔离使能状态触发电源管理系统进入隔离使能状态。

触发模块54：用于若不进行所述CPU记忆存储时，所述PMC触发所述电源管理系统进入隔离使能状态；

在本发明具体实施过程中，所述PMC触发所述电源管理系统进入隔离使能状态，包括：所述PMC进入打开隔离使能状态，并且所述PMC基于打开隔离使能状态触发所述电源管理系统进入隔离使能状态。

在不需要进行CPU记忆存储时，该PMC进入打开隔离使能状态，并且该PMC根据打开隔离使能状态触发电源管理系统进入隔离使能状态。

待机模块55：用于在所述电源管理系统进入隔离使能状态后，所述电源管理系统及所述PMC进入待机状态。

在本发明具体实施过程中，所述电源管理系统及所述PMC进入待机状态，包括：在所述电源管理系统及所述PMC进入隔离使能状态后，所述PMC同时进入power down阶段，并在完成power down后，所述电源管理系统及所述PMC进入待机状态。

在本发明实施例中，在PMC接收到深度睡眠指令后，通过CPU hold sleep信号将CPU控制在保持不执行状态；然后判断CPU是否需要支持CPU基于存储，在需要是进行相应的读写CPU记忆操作，并在完成后触发电源管理系统进入隔离使能状态；然后控制电源关系系统及PMC进入待机状态，可以使得电源管理系统及PMC有序进入待机状态，方便后续在待机状态下恢复至正常运行状态时的状态同步。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁盘或光盘等。

另外，以上对本发明实施例所提供的一种电源管理系统下的PMC模式状态切换方法及装置进行了详细介绍，本文中应采用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种电源管理系统下的PMC模式状态切换方法，其特征在于，所述方法包括：

在PMC运行在正常运行状态时，基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态；

在PMC等待CPU被PMC控制进入保持不执行状态时，电源管理系统判断所述CPU是否需要支持CPU记忆存储；

若进行所述CPU记忆存储时，所述电源管理系统进入读写CPU记忆操作处理，并在完成对所述CPU记忆操作读写后，所述PMC触发所述电源管理系统进入隔离使能状态；

若不进行所述CPU记忆存储时，所述PMC触发所述电源管理系统进入隔离使能状态；

在所述电源管理系统进入隔离使能状态后，所述电源管理系统及所述PMC进入待机状态。

2.根据权利要求1所述的PMC模式状态切换方法，其特征在于，所述基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态，包括：

所述PMC接收到由所述CPU发出的深度睡眠指令后，所述PMC产生用于控制CPU保持不执行状态的CPU hold sleep信号，并将所述CPU hold sleep信号发送给所述CPU；

在将所述CPU hold sleep信号发送给所述CPU之后，所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态。

3.根据权利要求2所述的PMC模式状态切换方法，其特征在于，所述CPU hold sleep信号为低有效信号；所述CPU hold sleep信号用于控制所述CPU进入保持不执行指令状态。

4.根据权利要求2所述的PMC模式状态切换方法，其特征在于，所述将所述CPU holdsleep信号发送给所述CPU，还包括：

在所述CPU hold sleep信号进入待机状态过程中，若所述PMC接收唤醒源发送的wakeup信号时，将所述CPU hold sleep信号置为无效信号。

5.根据权利要求1所述的PMC模式状态切换方法，其特征在于，所述电源管理系统判断所述CPU是否需要进行CPU记忆存储，包括：

在所述PMC接收到所述CPU反馈的hold sleep ack信号后，所述电源管理系统基于是否存在CPU保存操作使能判断所述CPU是否需要进行CPU记忆存储；

其中，存在CPU保存操作使能时，则判断所述CPU需要进行CPU记忆存储；不存在CPU保存操作使能时，则判断所述CPU不需要进行CPU记忆存储。

6.根据权利要求1所述的PMC模式状态切换方法，其特征在于，所述电源管理系统进入读写CPU记忆操作处理，包括：

所述电源管理系统中的PMC生成CPU记忆存储指令，并将所述CPU记忆存储指令发送至CPU记忆控制单元；

所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理。

7.根据权利要求6所述的PMC模式状态切换方法，其特征在于，所述CPU记忆控制单元基于所述CPU记忆存储指令进行CPU记忆操作读写处理，包括：

所述CPU记忆控制单元根据所述CPU记忆存储指令在所述CPU中读取对应的CPU记忆操作，并将读取到的CPU记忆操作写入CPU记忆静态存储单元中进行存储。

8.根据权利要求1所述的PMC模式状态切换方法，其特征在于，所述PMC触发所述电源管理系统进入隔离使能状态，包括：

所述PMC进入打开隔离使能状态，并且所述PMC基于打开隔离使能状态触发所述电源管理系统进入隔离使能状态。

9.根据权利要求1所述的PMC模式状态切换方法，其特征在于，所述电源管理系统及所述PMC进入待机状态，包括：

在所述电源管理系统及所述PMC进入隔离使能状态后，所述PMC同时进入power down阶段，并在完成power down后，所述电源管理系统及所述PMC进入待机状态。

10.一种电源管理系统下的PMC模式状态切换装置，其特征在于，所述装置包括：

状态切换模块：用于在PMC运行在正常运行状态时，基于深度睡眠指令将所述PMC的状态由正常运行状态切换至PMC等待CPU被PMC控制进入保持不执行状态；

判断模块：用于在PMC等待CPU被PMC控制进入保持不执行状态时，电源管理系统判断所述CPU是否需要支持CPU记忆存储；

读写模块：用于若进行所述CPU记忆存储时，所述电源管理系统进入读写CPU记忆操作处理，并在完成对所述CPU记忆操作读写后，所述PMC触发所述电源管理系统进入隔离使能状态；

触发模块：用于若不进行所述CPU记忆存储时，所述PMC触发所述电源管理系统进入隔离使能状态；

待机模块：用于在所述电源管理系统进入隔离使能状态后，所述电源管理系统及所述PMC进入待机状态。

Images