JPH04277808A - 画像記憶装置 - Google Patents
画像記憶装置Info
- Publication number
- JPH04277808A JPH04277808A JP3039727A JP3972791A JPH04277808A JP H04277808 A JPH04277808 A JP H04277808A JP 3039727 A JP3039727 A JP 3039727A JP 3972791 A JP3972791 A JP 3972791A JP H04277808 A JPH04277808 A JP H04277808A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- image storage
- picture storage
- picture
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は画像記憶装置に関し、特
に不揮発性画像記憶装置に関する。
に不揮発性画像記憶装置に関する。
【０００２】
【従来の技術】従来の画像記憶装置は、図２に示すよう
に、バス１６と画像表示制御信号１５とが接続され、映
像信号を出力するデュアルポートの画像記憶装置１４と
、画像表示制御信号１５と同期信号を出力するＧＤＣ（
画像表示制御装置）１２とを有している。このバス１６
には、ＣＰＵ１１と主記憶装置１３とが接続されている
。
に、バス１６と画像表示制御信号１５とが接続され、映
像信号を出力するデュアルポートの画像記憶装置１４と
、画像表示制御信号１５と同期信号を出力するＧＤＣ（
画像表示制御装置）１２とを有している。このバス１６
には、ＣＰＵ１１と主記憶装置１３とが接続されている
。
【０００３】次に動作について説明する。電源投入時に
画像記憶装置１４の内容は不定であるため、画像表示装
置１４の表示は不定である。
画像記憶装置１４の内容は不定であるため、画像表示装
置１４の表示は不定である。
【０００４】
【発明が解決しようとする課題】この従来の画像記憶装
置では、大容量のデュアルポート画像記憶装置１４で構
成されているため、消費電流が大きくバッテリバックア
ップができない。また、大容量のデュアルポート画像記
憶装置１４の記憶素子をバッテリバックアップ可能な記
憶素子に置き換えるのは、記憶素子の集積度の点で困難
である。従って、電源をオフした後、再度電源投入して
も、電源をオフ直前の状態を画像表示装置１４に表示す
る事が出来ないという問題点があった。
置では、大容量のデュアルポート画像記憶装置１４で構
成されているため、消費電流が大きくバッテリバックア
ップができない。また、大容量のデュアルポート画像記
憶装置１４の記憶素子をバッテリバックアップ可能な記
憶素子に置き換えるのは、記憶素子の集積度の点で困難
である。従って、電源をオフした後、再度電源投入して
も、電源をオフ直前の状態を画像表示装置１４に表示す
る事が出来ないという問題点があった。
【０００５】本発明の目的は、前記欠点を解決し、消費
電流が小さく、バッテリバックアップできるようにした
画像記憶装置を提供することにある。
電流が小さく、バッテリバックアップできるようにした
画像記憶装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の画像記憶装置の
構成は、揮発性の画像記憶装置と、これと同一のアドレ
スを有する不揮発性の画像記憶装置と、電源投入時に前
記不揮発性の画像記憶装置から前記揮発性の画像記憶装
置へデータをコピーする制御信号を発生する制御回路と
を備えたことを特徴とする。
構成は、揮発性の画像記憶装置と、これと同一のアドレ
スを有する不揮発性の画像記憶装置と、電源投入時に前
記不揮発性の画像記憶装置から前記揮発性の画像記憶装
置へデータをコピーする制御信号を発生する制御回路と
を備えたことを特徴とする。
【０００７】
【実施例】図１は本発明の一実施例の画像記憶装置を示
すブロック図である。図１において、本実施例は、制御
回路０４がバス０７とバス０８とに接続され、パワーオ
ン信号が印加されている。ＧＤＣ０２には、バス０７が
接続され、画像表示制御信号１０、同期信号を出力して
いる。画像記憶装置０５には画像表示制御信号１０、バ
ス０８が接続され、映像信号を出力している。画像記憶
装置０６は、バス０８に接続される。記憶装置０６は、
バッテリでバックアップされたＣＭＯＳ・ＳＲＡＭ（ス
タティック・ランダム・アクセス・メモリ）であり、不
揮発性記憶装置と等価である。バス７には、ＣＰＵ０１
と、主記憶装置０３も接続される。
すブロック図である。図１において、本実施例は、制御
回路０４がバス０７とバス０８とに接続され、パワーオ
ン信号が印加されている。ＧＤＣ０２には、バス０７が
接続され、画像表示制御信号１０、同期信号を出力して
いる。画像記憶装置０５には画像表示制御信号１０、バ
ス０８が接続され、映像信号を出力している。画像記憶
装置０６は、バス０８に接続される。記憶装置０６は、
バッテリでバックアップされたＣＭＯＳ・ＳＲＡＭ（ス
タティック・ランダム・アクセス・メモリ）であり、不
揮発性記憶装置と等価である。バス７には、ＣＰＵ０１
と、主記憶装置０３も接続される。
【０００８】次に本実施例の動作について説明する。電
源がオンした時に活性化するパワーオン信号により、制
御回路０４はバス０７と、バス０８を分離し、制御回路
０４内部のアドレス発生回路によるアドレスをバス０８
上に出力する。この時、制御回路０４は記憶装置０６に
リード信号、画像記憶装置０５にライト信号を出力する
事により、記憶装置０６のデータが画像記憶装置０５に
転送される。このデータ転送を画像記憶装置の全アドレ
スに対して行うことによって、バッテリバックアップに
より保持されている記憶装置０６のデータが全て画像記
憶装置０５にコピーされる。画像記憶装置０５に書かれ
たデータは画像表示装置に表示される。これ以後、バス
０７とバス０８は接続され、画像記憶装置に対する書き
込みは、画像記憶装置０５と記憶装置０６の両方に対し
て同時に行われる。
源がオンした時に活性化するパワーオン信号により、制
御回路０４はバス０７と、バス０８を分離し、制御回路
０４内部のアドレス発生回路によるアドレスをバス０８
上に出力する。この時、制御回路０４は記憶装置０６に
リード信号、画像記憶装置０５にライト信号を出力する
事により、記憶装置０６のデータが画像記憶装置０５に
転送される。このデータ転送を画像記憶装置の全アドレ
スに対して行うことによって、バッテリバックアップに
より保持されている記憶装置０６のデータが全て画像記
憶装置０５にコピーされる。画像記憶装置０５に書かれ
たデータは画像表示装置に表示される。これ以後、バス
０７とバス０８は接続され、画像記憶装置に対する書き
込みは、画像記憶装置０５と記憶装置０６の両方に対し
て同時に行われる。
【０００９】
【発明の効果】以上説明したように、本発明は、揮発性
の画像記憶装置と、それと同一のアドレスを有する不揮
発性の画像記憶装置と、電源投入時に不揮発性画像記憶
装置から揮発性画像記憶装置へデータをコピーする制御
信号を発生する制御回路とを備えたことにより、電源投
入時に前回の電源オフ時の内容を画像表示装置に表示す
ることが出来るという効果を有している。
の画像記憶装置と、それと同一のアドレスを有する不揮
発性の画像記憶装置と、電源投入時に不揮発性画像記憶
装置から揮発性画像記憶装置へデータをコピーする制御
信号を発生する制御回路とを備えたことにより、電源投
入時に前回の電源オフ時の内容を画像表示装置に表示す
ることが出来るという効果を有している。
【図１】本発明の一実施例の画像記憶装置を示すブロッ
ク図である。
ク図である。
【図２】従来の画像記憶装置を示すブロック図である。
０１，１１ ＣＰＵ（中央処理装置）０２，１２
ＧＤＣ（画像表示制御装置）０３，１３
主記憶装置 ０４ 制御回路 ０５，１４ デュアルポート画像記憶装置０６
記憶装置（ＣＭＯＳ・ＳＲＡＭ）０７，０８，０
６ バス ０９ バックアップ用電池 １０，１５ 画像表示制御信号
ＧＤＣ（画像表示制御装置）０３，１３
主記憶装置 ０４ 制御回路 ０５，１４ デュアルポート画像記憶装置０６
記憶装置（ＣＭＯＳ・ＳＲＡＭ）０７，０８，０
６ バス ０９ バックアップ用電池 １０，１５ 画像表示制御信号
Claims (1)
- 【請求項１】 揮発性の画像記憶装置と、これと同一
のアドレスを有する不揮発性の画像記憶装置と、電源投
入時に前記不揮発性の画像記憶装置から前記揮発性の画
像記憶装置へデータをコピーする制御信号を発生する制
御回路とを備えたことを特徴とする画像記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039727A JPH04277808A (ja) | 1991-03-06 | 1991-03-06 | 画像記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039727A JPH04277808A (ja) | 1991-03-06 | 1991-03-06 | 画像記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04277808A true JPH04277808A (ja) | 1992-10-02 |
Family
ID=12561013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3039727A Pending JPH04277808A (ja) | 1991-03-06 | 1991-03-06 | 画像記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04277808A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010267136A (ja) * | 2009-05-15 | 2010-11-25 | Rohm Co Ltd | データ処理装置 |
-
1991
- 1991-03-06 JP JP3039727A patent/JPH04277808A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010267136A (ja) * | 2009-05-15 | 2010-11-25 | Rohm Co Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SG186531A1 (en) | Data processing apparatus and image forming apparatus | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| US6212609B1 (en) | Alternate access mechanism for saving and restoring state of read-only register | |
| JPH0325788A (ja) | メモリ装置 | |
| JP3281211B2 (ja) | 同期式メモリを有する情報処理装置および同期式メモリ | |
| JPH04277808A (ja) | 画像記憶装置 | |
| JP2004078772A (ja) | マイクロコンピュータ装置の待機時の処理方法およびマイクロコンピュータ装置 | |
| JP2004070420A (ja) | トレースデータ記憶装置 | |
| US20080186793A1 (en) | Method and Circuit for Saving Power | |
| JP2000285671A (ja) | 半導体メモリ | |
| JPH0527875A (ja) | 電子機器 | |
| JP2006023919A (ja) | 情報処理装置、メモリ管理プログラムおよびメモリ管理方法 | |
| JPH06119257A (ja) | 内部状態退避構造を内蔵した大規模集積回路 | |
| JPH11312389A (ja) | 半導体メモリ装置 | |
| JPH0268671A (ja) | 画像メモリ | |
| JPS6182588A (ja) | 半導体記憶装置 | |
| JP2845038B2 (ja) | タイミング制御装置 | |
| JPH0528757A (ja) | メモリ制御回路 | |
| JP2582300B2 (ja) | メモリアクセス回路 | |
| JP3255152B2 (ja) | データバックアップ回路 | |
| JP3179891B2 (ja) | バス制御方式 | |
| JPH0460821A (ja) | 記憶保持装置 | |
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| JP2001143469A (ja) | データ処理回路 | |
| JPH04296954A (ja) | メモリシステム |