JPH04296954A - メモリシステム - Google Patents
メモリシステムInfo
- Publication number
- JPH04296954A JPH04296954A JP3061499A JP6149991A JPH04296954A JP H04296954 A JPH04296954 A JP H04296954A JP 3061499 A JP3061499 A JP 3061499A JP 6149991 A JP6149991 A JP 6149991A JP H04296954 A JPH04296954 A JP H04296954A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- logging
- program
- power
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はキャッシュメモリを有す
るメモリシステムであってロギング情報の保持が必要な
装置に関するものである。
るメモリシステムであってロギング情報の保持が必要な
装置に関するものである。
【０００２】
【従来の技術】従来、ロギングの必要なシステムにおい
ては、ロギング用に特別にアドレス割付けされた専用の
メモリを有し、ロギングの必要なデ−タはそのメモリに
格納している。又、大型の計算機では例えば特開平２−
３９２５６号公報のようにキャッシュの管理情報を不揮
発性メモリとして保持するものもある。
ては、ロギング用に特別にアドレス割付けされた専用の
メモリを有し、ロギングの必要なデ−タはそのメモリに
格納している。又、大型の計算機では例えば特開平２−
３９２５６号公報のようにキャッシュの管理情報を不揮
発性メモリとして保持するものもある。
【０００３】
【発明が解決しようとする課題】上記従来技術において
は、専用のメモリが必要であり、ハ−ドウェア作成上余
分な回路を必要としていた。
は、専用のメモリが必要であり、ハ−ドウェア作成上余
分な回路を必要としていた。
【０００４】本発明の目的は特別にアドレス割付けされ
た専用のメモリを有することなく、簡単なハ−ドの追加
とプログラムで電源オフ時のロギングデ−タの保持を実
現することである。
た専用のメモリを有することなく、簡単なハ−ドの追加
とプログラムで電源オフ時のロギングデ−タの保持を実
現することである。
【０００５】
【課題を解決するための手段】ロギングデ−タを保持す
るためにキャッシュメモリを電池バックアップするとと
もに電源断検知によりロギングデ−タをリ−ドしキャッ
シュメモリに格納するプログラムを備える。
るためにキャッシュメモリを電池バックアップするとと
もに電源断検知によりロギングデ−タをリ−ドしキャッ
シュメモリに格納するプログラムを備える。
【０００６】
【作用】実行プログラムはその実行中に生成されたロギ
ングデ−タをメインメモリ中に格納する。このメインメ
モリは通常大容量のためダイナミックＲＡＭで構成され
ており、常にリフレッシュ動作をしていないと内容が保
証されず、電池バックアップの困難なメモリである。 又、実行プログラムの実行中にはＣＰＵのメモリアクセ
スを早くするためキャッシュメモリが利用され、キャッ
シュメモリの中には最も最近にアクセス（リ−ド）され
たプログラム（もしくはデ−タ）の内容がメインメモリ
からコピ−されて格納されている。通常キャッシュメモ
リはスタティックＲＡＭで構成される。電源オフを電源
断検知によって知らされるとＣＰＵの制御は電源断割込
み処理ル−チンに移り、電源断割込み処理ル−チンはあ
らかじめ定められたアドレスにあるロギングデ−タエリ
アをリ−ドしたのち実行を中止する。それによってキャ
ッシュメモリの中味は更新され、ロギングデ−タが格納
される。電源オフ中はバックアップ電池によって保持さ
れる。電源オン時立ち上げプログラムはロギングデ−タ
のアドレスに対しリ−ドとライトを行う。この時リ−ド
されるデ−タはキャッシュの中味であり、ライトはキャ
ッシュとメインメモリの両方に対しライトされるため、
キャッシュのデ−タがメインメモリに転送されたことに
なる。
ングデ−タをメインメモリ中に格納する。このメインメ
モリは通常大容量のためダイナミックＲＡＭで構成され
ており、常にリフレッシュ動作をしていないと内容が保
証されず、電池バックアップの困難なメモリである。 又、実行プログラムの実行中にはＣＰＵのメモリアクセ
スを早くするためキャッシュメモリが利用され、キャッ
シュメモリの中には最も最近にアクセス（リ−ド）され
たプログラム（もしくはデ−タ）の内容がメインメモリ
からコピ−されて格納されている。通常キャッシュメモ
リはスタティックＲＡＭで構成される。電源オフを電源
断検知によって知らされるとＣＰＵの制御は電源断割込
み処理ル−チンに移り、電源断割込み処理ル−チンはあ
らかじめ定められたアドレスにあるロギングデ−タエリ
アをリ−ドしたのち実行を中止する。それによってキャ
ッシュメモリの中味は更新され、ロギングデ−タが格納
される。電源オフ中はバックアップ電池によって保持さ
れる。電源オン時立ち上げプログラムはロギングデ−タ
のアドレスに対しリ−ドとライトを行う。この時リ−ド
されるデ−タはキャッシュの中味であり、ライトはキャ
ッシュとメインメモリの両方に対しライトされるため、
キャッシュのデ−タがメインメモリに転送されたことに
なる。
【０００７】
【実施例】図１に本発明の一実施例である装置のブロッ
ク図を示す。ＣＰＵ（１）はメインメモリ（２）の中に
ある通常プログラム（２．１）を実行しており、この時
キャッシュメモリ（６）は通常プログラムの対応するメ
モリアドレスのうち最も最近リ−ドされたアドレスのデ
−タを格納している。電源（９）が断されると、電源断
検知（９．１）によってＣＰＵ（１）に割込みがかかり
ＣＰＵはリ−ドオンリメモリ（５）の中にある電源断割
込みプログラム（５．２）を実行する。電源断割込みプ
ログラム（５．２）はメインメモリ（２）のうちのロギ
ングデ−タ（２．２）のアドレスをリ−ドし、キャッシ
ュメモリ（６）の中にロギングデ−タが格納される。そ
のあとＣＰＵ（１）は動作を中止する。キャッシュメモ
リ（６）とキャッシュ制御部（７）は電池（８）でバッ
クアップされており電源断中もその内容は保持される。 ふつうキャッシュメモリはスタティックＲＡＭで構成さ
れており、メインメモリによく使われるダイナミックＲ
ＡＭのようにつねにリフレッシュする必要はなく、又メ
モリアクセスがない場合は消費電流も少ないので電池バ
ックアップに適している。次に電源オンしたときにはＣ
ＰＵ（１）は立ち上げプログラム（５．１）を実行する
が、立ち上げプログラムはまずロギングデ−タのアドレ
スに対しリ−ドを行いそのあと同一アドレスにライトを
行う。リ−ドしたときキャッシュはヒットするのでキャ
ッシュメモリの内容がリ−ドされる。ライトの時はキャ
ッシュメモリとメインメモリの両方にライトされる。そ
れによりメインメモリの中にロギングデ−タが格納され
る。そのあとＣＰＵ（１）は入出力制御部（４）を通じ
て外部記憶からプログラムをメインメモリにロ−ドする
。制御を簡単にするためにはリ−ドオンリメモリ（５）
のアドレスはキャッシュ対象外にしておいた方がよい。
ク図を示す。ＣＰＵ（１）はメインメモリ（２）の中に
ある通常プログラム（２．１）を実行しており、この時
キャッシュメモリ（６）は通常プログラムの対応するメ
モリアドレスのうち最も最近リ−ドされたアドレスのデ
−タを格納している。電源（９）が断されると、電源断
検知（９．１）によってＣＰＵ（１）に割込みがかかり
ＣＰＵはリ−ドオンリメモリ（５）の中にある電源断割
込みプログラム（５．２）を実行する。電源断割込みプ
ログラム（５．２）はメインメモリ（２）のうちのロギ
ングデ−タ（２．２）のアドレスをリ−ドし、キャッシ
ュメモリ（６）の中にロギングデ−タが格納される。そ
のあとＣＰＵ（１）は動作を中止する。キャッシュメモ
リ（６）とキャッシュ制御部（７）は電池（８）でバッ
クアップされており電源断中もその内容は保持される。 ふつうキャッシュメモリはスタティックＲＡＭで構成さ
れており、メインメモリによく使われるダイナミックＲ
ＡＭのようにつねにリフレッシュする必要はなく、又メ
モリアクセスがない場合は消費電流も少ないので電池バ
ックアップに適している。次に電源オンしたときにはＣ
ＰＵ（１）は立ち上げプログラム（５．１）を実行する
が、立ち上げプログラムはまずロギングデ−タのアドレ
スに対しリ−ドを行いそのあと同一アドレスにライトを
行う。リ−ドしたときキャッシュはヒットするのでキャ
ッシュメモリの内容がリ−ドされる。ライトの時はキャ
ッシュメモリとメインメモリの両方にライトされる。そ
れによりメインメモリの中にロギングデ−タが格納され
る。そのあとＣＰＵ（１）は入出力制御部（４）を通じ
て外部記憶からプログラムをメインメモリにロ−ドする
。制御を簡単にするためにはリ−ドオンリメモリ（５）
のアドレスはキャッシュ対象外にしておいた方がよい。
【０００８】
【発明の効果】本発明によりキャッシュメモリを使って
ロギングデ−タを電源断中も保持することができる。
ロギングデ−タを電源断中も保持することができる。
【図１】本発明の一実施例を示すブロック図である。
（１）…ＣＰＵ、
（２）…メインメモリ、
（２．１）…メインメモリに格納されている通常のプロ
グラム、 （２．２）…メインメモリに格納されているロギングデ
−タ、 （３）…メモリ制御部、 （４）…入出力制御部、 （５）…リ−ドオンリメモリ、 （５．１）…リ−ドオンリメモリに格納されている立ち
上げプログラム、 （５．２）…リ−ドオンリメモリに格納されている電源
断割込み処理プログラム、 （６）…キャッシュメモリ、 （７）…キャッシュメモリ制御部、 （８）…バックアップ用の電池、 （９）…電源、 （９．１）…電源断時に割込みを行うための電源断検知
。
グラム、 （２．２）…メインメモリに格納されているロギングデ
−タ、 （３）…メモリ制御部、 （４）…入出力制御部、 （５）…リ−ドオンリメモリ、 （５．１）…リ−ドオンリメモリに格納されている立ち
上げプログラム、 （５．２）…リ−ドオンリメモリに格納されている電源
断割込み処理プログラム、 （６）…キャッシュメモリ、 （７）…キャッシュメモリ制御部、 （８）…バックアップ用の電池、 （９）…電源、 （９．１）…電源断時に割込みを行うための電源断検知
。
Claims (1)
- 【請求項１】キャッシュメモリをバックアップメモリと
して使用することを特徴とするメモリシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3061499A JPH04296954A (ja) | 1991-03-26 | 1991-03-26 | メモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3061499A JPH04296954A (ja) | 1991-03-26 | 1991-03-26 | メモリシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04296954A true JPH04296954A (ja) | 1992-10-21 |
Family
ID=13172849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3061499A Pending JPH04296954A (ja) | 1991-03-26 | 1991-03-26 | メモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04296954A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6324651B2 (en) * | 1998-11-12 | 2001-11-27 | International Business Machines Corporation | Method and apparatus for saving device state while a computer system is in sleep mode |
| US7337277B2 (en) | 2004-11-18 | 2008-02-26 | International Business Machines Corporation | Apparatus, system, and method for flushing cache data |
-
1991
- 1991-03-26 JP JP3061499A patent/JPH04296954A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6324651B2 (en) * | 1998-11-12 | 2001-11-27 | International Business Machines Corporation | Method and apparatus for saving device state while a computer system is in sleep mode |
| US7337277B2 (en) | 2004-11-18 | 2008-02-26 | International Business Machines Corporation | Apparatus, system, and method for flushing cache data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6282644B1 (en) | Apparatus and method for storing BIOS data of computer system | |
| US5781782A (en) | Electronic device with a power saving function | |
| JPH09212416A (ja) | 計算機システムおよび計算機システムの電力管理方法 | |
| JP2007122627A (ja) | 情報処理装置及びメモリ初期化方法 | |
| US20170068304A1 (en) | Low-power memory-access method and associated apparatus | |
| JP3525070B2 (ja) | アクセス制御装置及びアクセス方法 | |
| JPH04296954A (ja) | メモリシステム | |
| EP1408406B1 (en) | Arithmetic unit with reduced startup time and method of loading data | |
| JP2009258925A (ja) | 計算機システムおよび計算機システムのメモリ管理方法 | |
| JPS6259396B2 (ja) | ||
| JPH02297237A (ja) | 電子計算機システムの自動再起動装置 | |
| JP2002132591A (ja) | メモリ制御装置およびメモリ制御方法 | |
| JPH04118705A (ja) | プログラマブルコントローラ | |
| JPH1139214A (ja) | マルチプロセッサシステムの共有メモリ制御方式 | |
| JPS6381537A (ja) | コンピユ−タシステム | |
| JPH04105110A (ja) | 電源制御装置 | |
| JPH04365152A (ja) | ディスクキャッシュ装置の共有制御方式 | |
| JPH09128965A (ja) | 半導体記憶装置 | |
| JPH0660645A (ja) | 節電型メモリ装置 | |
| JPH07191910A (ja) | キャッシュメモリ制御方法 | |
| JPS6134650A (ja) | 記憶装置 | |
| JPH04172510A (ja) | Ｒｔｃインデックスレジスタ制御方式 | |
| JPS63298654A (ja) | マイクロコンピユ−タ | |
| JPH0922596A (ja) | フラッシュメモリ装置 | |
| JPH11272347A (ja) | 情報処理装置、及びこの情報処理装置に於けるサスペンド／レジューム方法 |