JP3418968B2 - Ｓｄｒａｍを使用した高性能高帯域幅メモリおよびシステム - Google Patents

Ｓｄｒａｍを使用した高性能高帯域幅メモリおよびシステム

Info

Publication number
JP3418968B2
JP3418968B2 JP13174498A JP13174498A JP3418968B2 JP 3418968 B2 JP3418968 B2 JP 3418968B2 JP 13174498 A JP13174498 A JP 13174498A JP 13174498 A JP13174498 A JP 13174498A JP 3418968 B2 JP3418968 B2 JP 3418968B2
Authority
JP
Japan
Prior art keywords
memory
bus
data
address
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13174498A
Other languages
English (en)
Other versions
JPH10340224A (ja
Inventor
クロード・エル・バーティン
エリック・エル・ヘドバーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10340224A publication Critical patent/JPH10340224A/ja
Application granted granted Critical
Publication of JP3418968B2 publication Critical patent/JP3418968B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、ランダム
・アクセス・メモリ（ＲＡＭ）バス・アーキテクチャに
関し、より詳細には、標準の同期ダイナミックＲＡＭ
（ＳＤＲＡＭ）を使用し、入出力（Ｉ／Ｏ）ピンの本数
を最小にしながら、高帯域幅高速のデータ転送を可能に
する、ＲＡＭバス・アーキテクチャに関するものであ
る。
【０００２】
【従来の技術】入力されるコマンド、アドレス、および
データを多重化することによってチップ・ピンの本数を
９本にまで減らす、ダイナミック・ランダム・アクセス
・メモリ（ＤＲＡＭ）用の高帯域幅アーキテクチャが提
案されている。たとえば、ウェア（Ｗａｒｅ）他の「Ｄ
ｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ Ｓｙｓｔｅｍ」という名称の米国特許出願第５４
３０６７６号、ウェア他の「Ｄｙｎａｍｉｃ Ｒａｎｄ
ｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ Ｓｙｓｔｅｍ」と
いう名称の米国特許出願第５４３４８１７号、およびウ
ェア他の「Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ Ｓｙｓｔｅｍ」という名称の米国特
許出願第５５１１０２４号を参照されたい。
【０００３】これらの高帯域幅ＤＲＡＭアーキテクチャ
において、コマンドは、５５３ＭＨＺのクロック速度で
９本のピン上に逐次入力される。「要求パケット」と呼
ばれる制御情報のパケットが、トランザクション動作と
呼ばれる動作中にＤＲＡＭへ転送され、そこに記憶され
る。所定の待ち時間の後、データは５００ＭＨＺの転送
速度で入力または出力される。
【０００４】要求パケットは、活動化すべきページの装
置、バンク、および行アドレス、読み取るべき８バイト
（オクトバイト）のうちの最初のバイトの列アドレス、
ならびにデータ・パケットを含んでいる。データ・パケ
ットは、入力データおよびデータ・マスキング・コマン
ドを含んでいる。
【０００５】これらのコマンド・トランザクションまた
はデータ・トランザクション中のバス・スイッチング速
度は、システム・バス・ネットに極めて厳しい要件を課
す。ＤＲＡＭとのシステム通信およびハンドシェークが
すべて９ビット・バスを介して行われるので、並列シス
テム動作が困難になる。この高帯域幅アーキテクチャ
は、他の高帯域幅ＲＡＭアーキテクチャよりも高速のデ
ータ転送速度を提供することができるが、バス争奪およ
びバス・ブロッキングによって、システム全体の性能が
低下し、シームレスなデータ転送が妨げられることがあ
る。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
一目的は、標準の同期ＤＲＡＭ（ＳＤＲＡＭ）チップを
使用して、待ち時間を減少させる、高性能高帯域幅ＲＡ
Ｍバス・アーキテクチャを提供することである。
【０００７】本発明のもう１つの目的は、標準のＳＤＲ
ＡＭチップを使用して、高帯域幅高性能かつシームレス
なデータを提供しながら、入出力ピンの本数を最小にす
る、インタフェース・プロトコルを提供することであ
る。
【０００８】
【課題を解決するための手段】本発明によると、入力コ
マンドは、データから分離される。こうして、本発明の
アーキテクチャは、「パケット」型トランザクションを
維持しながら、並列システムおよびシームレスなデータ
動作に適合する。独立メモリ動作が、通常のＳＤＲＡＭ
動作に比べて改善される。
【０００９】本発明によるＲＡＭアーキテクチャは、最
新式のランダム・アクセス・メモリ（ＲＡＭ）バス・ア
ーキテクチャと同様の、分離したコマンド／アドレス入
力、データ入力、およびデータ出力を含む。ただし、信
号および入出力の数を最小にするため、本発明のアーキ
テクチャでは、システム性能に悪影響を及ぼすことがあ
るバス争奪を回避するために、「パケット」命令セット
を維持する。
【００１０】このインタフェース論理は、ＳＤＲＡＭチ
ップに電気的に非常に近接して配置し、あるいはプロセ
ッサまたは制御装置中に含まれる、特定用途向け集積回
路（ＡＳＩＣ）チップの中に入れることができる。
【００１１】
【発明の実施の形態】次に、図面、特に図１を参照する
と、本発明のバス・アーキテクチャのカード・レベルの
実施態様であるメモリ・モジュールが示されている。こ
のモジュールは、たとえば、４個の標準ＳＤＲＡＭチッ
プと、ＳＤＲＡＭチップ以外に図１のすべての論理回路
およびレジスタを含む特定用途向け集積回路（ＡＳＩ
Ｃ）チップから構築することができる。あるいは、この
モジュールは、モジュール、ＡＳＩＣ、およびＳＤＲＡ
Ｍのすべての機能をその中で実施した単一のチップとし
てもよい。
【００１２】図２は、システム・クロッキングに関する
４本の制御ピンへのアドレス／コマンド転送を示す。要
求パケットは、高速バス・ネットワーク（典型的には５
００ＭＨＺ）を介してアドレス／コマンド入力およびデ
ータ入出力へ渡される。チップ転送は、入力クロックの
立上りおよび立下りエッジ（ＲＸＣＬＫ、ＴＸＣＬＫ）
とＣＳの両方によってトリガされる。
【００１３】図１に示した例では、６４メガビット（Ｍ
ｂ）のＲＡＭモジュール１０は、４個の１６Ｍｂ ＳＤ
ＲＡＭ１１1−１１4を含む。４個の１６Ｍｂ ＳＤＲＡ
Ｍ１１1−１１4はそれぞれ、４個のバンクを有する。本
発明によると、４個のＳＤＲＡＭ各々のバンクを４バー
スト動作で並列に活動化することによって、他の高帯域
幅アーキテクチャのそれに匹敵する、ページの縦の長さ
およびデータの帯域幅が維持される。図４の（Ａ）にお
いて、読取り動作中、コマンド制御装置１９およびアド
レス制御装置１８が、たとえば４個のＳＤＲＡＭ１１1
−１１4すべてのバンク０からデータを選択し、それが
４×１６レジスタ１２1−１２4にそれぞれ渡される。
【００１４】一度データがロードされると、一時に２バ
イトが各レジスタ１２1−１２4から６４ビット・バス１
３上へ渡される。マルチプレクサ１４は、６４ビット・
バス１３からの８ブロックの１つとして各バイトを同期
して選択する。これらの８ブロックは、データ入出力バ
スへ逐次クロックされる。データはパイプライン処理さ
れているレジスタ１２1−１２4から６４ビット・バス１
３を介してマルチプレクサ１４へデータを転送するのと
並列に、次データ・ブロックをＳＤＲＡＭ１１ 1−１１4
から読み取り、レジスタ１２1−１２4の入力に渡すこと
ができる。この次ブロックは記憶され、次いで先入れ先
出し（ＦＩＦＯ）式に出される。
【００１５】要求パケット・コマンドの間、コマンドお
よびアドレスは逐次ロードされる。コマンドは、３２ビ
ット・バス上に多重化解除されて、アドレス制御装置１
８および制御論理機構１９のための並列命令フォーマッ
トを生成する。制御論理機構１９は、並列動作のために
従来の（Ｊｅｄｅｃ標準）ＳＤＲＡＭを制御する。
【００１６】図３は、図２と同様、コマンド制御装置１
９のための典型的なデータ入出力パケット・シーケンス
のタイミング図である。図４の（Ｂ）において、書込み
動作中、高速クロックが、デマルチプレクサ１７を介し
て３２ビット・バス１６上へ、アドレスおよびコマンド
制御情報を逐次ロードするのと並列に、デマルチプレク
サ１５を介して６４ビット・バス１３へ数バイトのデー
タを逐次クロックする。３２ビット・バス１６からの開
始アドレスおよびコマンドは、ＳＤＲＡＭハンドシェー
キング・プロトコルの遵守を維持する、アドレス制御装
置１８およびコマンド制御装置１９に記憶される。
【００１７】コマンド制御装置１９は、コマンドを復号
し、レジスタ１２1−１２4、マルチプレクサ１４、デマ
ルチプレクサ１５、１７、およびＳＤＲＡＭ１１1−１
１4に発行する。コマンド制御装置１９はまた、デマル
チプレクサ１５を介してデータ入出力バスと６４ビット
・バス１３の間でデータを操向（ｓｔｅｅｒ）する。
【００１８】チップ選択（ＣＳ）信号は、コマンド・デ
マルチプレクサ１７を使用可能にし、３２ビット・バス
１６上へのコマンドのロードを開始する。一度３２ビッ
ト・バス１６からロードされると、制御装置１８および
１９は独立に、３２バイト・データ（各ＳＤＲＡＭ１１
1−１１4から８バイトずつ）を転送するため、ＳＤＲＡ
Ｍ１１1−１１4における位置を選択し、選択された位置
にアクセスする。３２ビット・アドレス／コマンド・バ
ス１６は、１６アドレス・ビットおよび１６コマンド・
ビットを含む。
【００１９】コマンドには、以下のものが含まれ得る
が、それだけに限られるものではない。 １）Ｍｏｄｅ Ｒｅｇｉｓｔｅｒ Ｓｅｔ（モード・レ
ジスタ・セット） ２）Ｂａｎｋ Ａｃｔｉｖｅ（バンク・アクティブ） ３）Ｂａｎｋ Ｐｒｅｃｈａｒｇｅ（バンク・プレチャ
ージ） ４）Ｒｅａｄ（読取り） ５）Ｒｅａｄ ｗｉｔｈ Ａｕｔｏ ｐｒｅｃｈａｒｇ
ｅ（自動プレチャージを伴う読取り） ６）Ｗｒｉｔｅ（書込み） ７）Ｗｒｉｔｅ ｗｉｔｈ Ａｕｔｏ ｐｒｅｃｈａｒ
ｇｅ（自動プレチャージを伴う書込み） ８）Ｂａｎｋ Ａｃｔｉｖａｔｅ／Ｒｅａｄ（バンク活
動化／読取り） ９）Ｂａｎｋ Ａｃｔｉｖａｔｅ／Ｗｒｉｔｅ（バンク
活動化／書込み） １０）Ｐｒｅｃｈａｒｇｅ／Ｂａｎｋ Ａｃｔｉｖａｔ
ｅ／Ｒｅａｄ（プレチャージ／バンク活動化／読取り） １１）Ｐｒｅｃｈａｒｇｅ／Ｂａｎｋ Ａｃｔｉｖａｔ
ｅ／Ｗｒｉｔｅ（プレチャージ／バンク活動化／書込
み） １２）Ａｕｔｏ−Ｒｅｆｒｅｓｈ（自動リフレッシュ） １３）Ｓｅｌｆ−Ｒｅｆｒｅｓｈ（自己リフレッシュ） １４）Ｐｏｗｅｒ Ｄｏｗｎ（パワー・ダウン） １５）Ｐｏｗｅｒ Ｕｐ（パワー・アップ） １６）Ｄａｔａ Ｍａｓｋｉｎｇ（データ・マスキン
グ）
【００２０】この好ましい実施形態のバス・アーキテク
チャは、単一のチップでも、またカード上にあってもよ
く、多重化のためのＡＳＩＣを備える標準のＳＤＲＡＭ
チップを含み、今日の部品で次世代ＳＤＲＡＭの性能を
提供する。あるいは、高速メモリ動作のため、マルチプ
レクサ、制御装置、レジスタなど、好ましい実施形態に
おけるすべての論理機能を標準のプロセッサ上に集積す
ることもできる。非常に高速のデータ・アクセス速度と
低い待ち時間を得るため、標準のＳＤＲＡＭをこの集積
プロセッサに電気的に近い位置に配置することもでき
る。
【００２１】図５は、本発明による第１の好ましい実施
形態である、ＳＹＮＣＢＵＳアーキテクチャのシステム
・ブロック図である。図５の第１の好ましい実施形態の
システムにおいては、ＡＳＩＣ２０が、４個の個別ＳＤ
ＲＡＭチップ２１1−２１4をプロセッサ２２に結合して
いる。したがって、ＡＳＩＣ２０は図１の全ての論理を
含み、ＳＤＲＡＭ２１1−２１4がＳＤＲＡＭ１１1−１
１4に対応する。ＡＳＩＣ２０およびＳＤＲＡＭ１１1−
１１4は、システム・ボード上にあってもよく、個々の
カードまたはモジュールでもよい。
【００２２】図６は、本発明による第２の好ましい実施
形態である、ＲＡＭバス・アーキテクチャのシステム・
ブロック図である。図６の第２の好ましい実施システム
においては、プロセッサ３０が、マイクロプロセッサ３
０と一体の高帯域幅インタフェース３２を介して、直接
ＳＤＲＡＭ３１1−３１4に結合されている。高帯域幅イ
ンタフェース３２は、図５でＡＳＩＣ２０によって提供
されるものと実質上同じ機能を含む。
【００２３】要約すると、本発明のバス・アーキテクチ
ャは、標準のＳＤＲＡＭチップを使用して実施すること
ができる、改良型の高帯域幅ＲＡＭアーキテクチャであ
る。本発明では、コマンド・バスはデータ・バスから分
離しており、同時に、並列システム動作を可能にするた
め、入出力ピンの本数が最小になっている。本発明では
アドレス／コマンド・バスがデータ入出力バスから分離
しているため、パケット全体が完全にロードされる前
に、命令の実行がメモリ・アクセスを開始することがで
き、アクセス待ち時間が最小になる。これとは対照的
に、従来技術の高帯域幅アーキテクチャは、メモリ・ア
クセスを開始する前に命令パケットを完全にロードする
ことが必要である。したがって、本発明は、待ち時間を
最小にして、高周波数でシームレスな複数ページのデー
タ転送を提供する。
【００２４】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２５】（１）複数の多重バンク同期ダイナミック
・ランダム・アクセス・メモリ（ＳＤＲＡＭ）と、各レ
ジスタが対応する前記多重バンクＳＤＲＡＭと第１メモ
リ・バスとの間に結合され、各レジスタと前記対応する
多重バンクＳＤＲＡＭの間でデータが転送される、複数
のレジスタと、読取り動作中、マルチプレクサを介して
前記レジスタからデータ入出力バスへデータが転送され
るように、前記第１メモリ・バスを前記入出力バスに結
合するマルチプレクサと、書込み動作中、第１デマルチ
プレクサを介して前記入出力バスから前記レジスタへデ
ータが転送されるように、前記入出力バスを前記第１メ
モリ・バスに結合する第１デマルチプレクサと、読取り
動作または書込み動作中、第２デマルチプレクサを介し
てアドレス／コマンド・バスから第２メモリ・バスへア
ドレスおよびコマンドが転送されるように、前記アドレ
ス／コマンド・バスを、前記第１メモリ・バスより小さ
い幅を有する第２メモリ・バスに結合する、第２デマル
チプレクサと、前記第２メモリ・バスに接続され、前記
第２メモリ・バスからアドレスを受け取って記憶するア
ドレス制御装置と、前記第２メモリ・バスに接続され、
前記第２メモリ・バスからコマンドを受け取って記憶す
るコマンド制御装置とを備え、前記アドレス制御装置お
よび前記コマンド制御装置が、データを入力または出力
するために、ＳＤＲＡＭを独立に活動化する、高性能高
帯域幅メモリ。 （２）前記アドレス制御装置および前記コマンド制御装
置が、前記アドレスおよびコマンドをすべて受け取って
記憶する前に、ＳＤＲＡＭの活動化を開始する、上記
（１）に記載の高性能高帯域幅メモリ。 （３）前記メモリが、単一の集積回路チップ中にある、
上記（１）に記載の高性能高帯域幅メモリ。 （４）前記マルチプレクサ、第１デマルチプレクサ、第
２デマルチプレクサ、アドレス制御装置およびコマンド
制御装置がプロセッサに含まれ、前記ＳＤＲＡＭが前記
プロセッサに非常に近接するＳＤＲＡＭチップである、
上記（１）に記載の高性能高帯域幅メモリ。 （５）前記複数のレジスタが前記プロセッサに含まれ
る、上記（４）に記載の高性能高帯域幅メモリ。 （６）さらに、前記第２デマルチプレクサがイネーブル
信号を含み、前記イネーブル信号が、前記受け取ったア
ドレスおよびコマンド制御情報を前記第２メモリ・バス
に渡すことを開始する、上記（１）に記載の高性能高帯
域幅メモリ。 （７）上記（６）に記載の前記高性能高帯域幅メモリが
メモリ・モジュールであり、高性能高帯域幅メモリ・シ
ステムが、前記イネーブル信号によって独立に選択され
る複数の前記メモリ・モジュールを含む、高性能高帯域
幅メモリ・システム。 （８）前記メモリ・モジュールの各々が高性能高帯域幅
メモリ・チップである、上記（７）に記載の高性能メモ
リ・システム。 （９）前記メモリ・モジュールの各々が高性能高帯域幅
メモリ・カードである、上記（７）に記載の高性能メモ
リ・システム。 （１０）複数の多重バンク同期ダイナミック・ランダム
・アクセス・メモリ（ＳＤＲＡＭ）と、前記ＳＤＲＡＭ
から読み取られるデータまたは前記ＳＤＲＡＭへ書き込
むべきデータを受け取るための、前記多重バンクＳＤＲ
ＡＭの各々について１つずつ対応した、複数のレジスタ
と、前記複数のレジスタに接続され、前記レジスタから
読み取られるデータを受け取り、または前記レジスタへ
データを入力する第１メモリ・バスと、データ入出力バ
スに接続され、前記第１メモリ・バスを介して前記レジ
スタと第１デマルチプレクサとの間をデータが転送され
る間、より大量のデータが先入れ先出し（ＦＩＦＯ）式
に前記ＳＤＲＡＭから前記レジスタへ読み取ることがで
きるように、前記第１メモリ・バス上のデータを、所定
数のビットまで多重化し、これらのビットを前記入出力
バスにクロックする、マルチプレクサと、書込み動作
中、高速クロックに応答して前記入出力バスからデータ
を受け取り、前記受け取ったデータを前記第１メモリ・
バス上に置く、第１デマルチプレクサと、前記第１メモ
リ・バスより小さい幅を有する、第２メモリ・バスと、
前記第２メモリ・バスに接続され、アドレス／コマンド
・バスからアドレスおよびコマンド制御情報を受け取
り、前記受け取ったアドレスおよびコマンド制御情報を
前記第２メモリ・バスに渡す、第２デマルチプレクサ
と、前記第２メモリ・バスに接続され、適切なＳＤＲＡ
Ｍハンドシェーク動作を維持するため、アドレス装置お
よびコマンド装置に記憶されているアドレスおよびコマ
ンドを起動し、一度ロードされると、データを入力また
は出力するために、アドレス制御装置およびコマンド制
御装置が独立にＳＤＲＡＭを活動化する、アドレス制御
装置およびコマンド制御装置とを含む、高性能高帯域幅
メモリ・バス・アーキテクチャのシステム。 （１１）さらに、前記第２デマルチプレクサを使用可能
にするイネーブル信号を含み、前記イネーブル信号が、
前記受け取ったアドレスおよびコマンド制御情報を前記
第２メモリ・バスに渡すことを開始する、上記（１０）
に記載の高性能高帯域幅メモリ・バス・アーキテクチャ
のシステム。 （１２）前記アドレス制御装置および前記コマンド制御
装置が、前記アドレスおよびコマンドの記憶が完了する
前に、前記ＳＤＲＡＭの活動化を開始する、上記（１
０）に記載の高性能高帯域幅メモリ・バス・アーキテク
チャのシステム。
【図面の簡単な説明】
【図１】好ましい実施形態の高帯域幅インタフェース／
制御装置によって制御される、４個のＳＤＲＡＭのブロ
ック図である。
【図２】図１の好ましい実施形態について、コマンド／
アドレス・パケットの受取りを示すタイミング図であ
る。
【図３】図１の好ましい実施形態について、データ・パ
ケットの受取りを示すタイミング図である。
【図４】図１の好ましい実施形態についての、パケット
転送のタイミング図である。
【図５】本発明による第１の好ましい実施形態のＲＡＭ
バス・アーキテクチャのシステム・ブロック図である。
【図６】本発明による第２の好ましい実施形態のＲＡＭ
バス・アーキテクチャのシステム・ブロック図である。
【符号の説明】
１０ ＲＡＭモジュール １１1 ＳＤＲＡＭ １１2 ＳＤＲＡＭ １１3 ＳＤＲＡＭ １１4 ＳＤＲＡＭ １２1 レジスタ １２2 レジスタ １２3 レジスタ １２4 レジスタ １３ ６４ビット・バス １４ マルチプレクサ １５ デマルチプレクサ １６ ３２ビット・バス １７ デマルチプレクサ １８ アドレス制御装置 １９ コマンド制御装置 ２０ ＡＳＩＣ ２１1 ＳＤＲＡＭ ２１2 ＳＤＲＡＭ ２１3 ＳＤＲＡＭ ２１4 ＳＤＲＡＭ ２２ プロセッサ ３０ プロセッサ ３１1 ＳＤＲＡＭ ３１2 ＳＤＲＡＭ ３１3 ＳＤＲＡＭ ３１4 ＳＤＲＡＭ ３２ 高帯域幅インタフェース
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エリック・エル・ヘドバーグ アメリカ合衆国05452 バーモント州エ セックス・ジャンクション ラング・ド ライブ 20 (56)参考文献 特開 平７−56803（ＪＰ，Ａ) 特開 平２−171941（ＪＰ，Ａ) 特開 平９−106671（ＪＰ，Ａ) 特表 平９−500751（ＪＰ，Ａ) ＤＲＡＦＴ Ｓｔａｎｄａｒｄ ｆｏ ｒ Ａ Ｈｉｇｈ−Ｓｐｅｅｄ Ｍｅｍ ｏｒｙ Ｉｎｔｅｒｆａｃｅ（Ｓｙｎｃ Ｌｉｎｋ），米国，ＩＥＥＥ，1996年, ｐ．１−56 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/00 G06F 12/06 G06F 13/16 G11C 11/401

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の多重バンク同期ダイナミック・ラン
    ダム・アクセス・メモリ（ＳＤＲＡＭ）と、 各レジスタが対応する前記多重バンクＳＤＲＡＭと第１
    メモリ・バスとの間に結合され、各レジスタと前記対応
    する多重バンクＳＤＲＡＭの間でデータが転送される、
    複数のレジスタと、 読取り動作中、マルチプレクサを介して前記レジスタか
    らデータ入出力バスへデータが転送されるように、前記
    第１メモリ・バスを前記入出力バスに結合するマルチプ
    レクサと、 書込み動作中、第１デマルチプレクサを介して前記入出
    力バスから前記レジスタへデータが転送されるように、
    前記入出力バスを前記第１メモリ・バスに結合する第１
    デマルチプレクサと、 読取り動作または書込み動作中、第２デマルチプレクサ
    を介してアドレス／コマンド・バスから第２メモリ・バ
    スへアドレスおよびコマンドが転送されるように、前記
    アドレス／コマンド・バスを、前記第１メモリ・バスよ
    り小さい幅を有する第２メモリ・バスに結合する、第２
    デマルチプレクサと、 前記第２メモリ・バスに接続され、前記第２メモリ・バ
    スからアドレスを受け取って記憶するアドレス制御装置
    と、 前記第２メモリ・バスに接続され、前記第２メモリ・バ
    スからコマンドを受け取って記憶するコマンド制御装置
    とを備え、前記アドレス制御装置および前記コマンド制
    御装置が、データを入力または出力するために、ＳＤＲ
    ＡＭを独立に活動化する、高性能高帯域幅メモリ。
  2. 【請求項２】前記アドレス制御装置および前記コマンド
    制御装置が、前記アドレスおよびコマンドをすべて受け
    取って記憶する前に、ＳＤＲＡＭの活動化を開始する、
    請求項１に記載の高性能高帯域幅メモリ。
  3. 【請求項３】前記メモリが、単一の集積回路チップ中に
    ある、請求項１に記載の高性能高帯域幅メモリ。
  4. 【請求項４】前記マルチプレクサ、第１デマルチプレク
    サ、第２デマルチプレクサ、アドレス制御装置およびコ
    マンド制御装置がプロセッサに含まれ、前記ＳＤＲＡＭ
    が前記プロセッサに非常に近接するＳＤＲＡＭチップで
    ある、請求項１に記載の高性能高帯域幅メモリ。
  5. 【請求項５】前記複数のレジスタが前記プロセッサに含
    まれる、請求項４に記載の高性能高帯域幅メモリ。
  6. 【請求項６】さらに、前記第２デマルチプレクサがイネ
    ーブル信号を含み、前記イネーブル信号が、前記受け取
    ったアドレスおよびコマンド制御情報を前記第２メモリ
    ・バスに渡すことを開始する、請求項１に記載の高性能
    高帯域幅メモリ。
  7. 【請求項７】請求項６に記載の前記高性能高帯域幅メモ
    リがメモリ・モジュールであり、高性能高帯域幅メモリ
    ・システムが、前記イネーブル信号によって独立に選択
    される複数の前記メモリ・モジュールを含む、高性能高
    帯域幅メモリ・システム。
  8. 【請求項８】前記メモリ・モジュールの各々が高性能高
    帯域幅メモリ・チップである、請求項７に記載の高性能
    メモリ・システム。
  9. 【請求項９】前記メモリ・モジュールの各々が高性能高
    帯域幅メモリ・カードである、請求項７に記載の高性能
    メモリ・システム。
  10. 【請求項１０】複数の多重バンク同期ダイナミック・ラ
    ンダム・アクセス・メモリ（ＳＤＲＡＭ）と、 前記ＳＤＲＡＭから読み取られるデータまたは前記ＳＤ
    ＲＡＭへ書き込むべきデータを受け取るための、前記多
    重バンクＳＤＲＡＭの各々について１つずつ対応した、
    複数のレジスタと、 前記複数のレジスタに接続され、前記レジスタから読み
    取られるデータを受け取り、または前記レジスタへデー
    タを入力する第１メモリ・バスと、 データ入出力バスに接続され、前記第１メモリ・バスを
    介して前記レジスタとマルチプレクサとの間をデータが
    転送される間、より大量のデータが先入れ先出し（ＦＩ
    ＦＯ）式に前記ＳＤＲＡＭから前記レジスタへ読み取る
    ことができるように、前記第１メモリ・バス上のデータ
    を、所定数のビットまで多重化し、これらのビットを前
    記入出力バスに転送する、マルチプレクサと、 書込み動作中、高速クロックに応答して前記入出力バス
    からデータを受け取り、前記受け取ったデータを前記第
    １メモリ・バス上に置く、第１デマルチプレクサと、 前記第１メモリ・バスより小さい幅を有する、第２メモ
    リ・バスと、 前記第２メモリ・バスに接続され、アドレス／コマンド
    ・バスからアドレスおよびコマンド制御情報を受け取
    り、前記受け取ったアドレスおよびコマンド制御情報を
    前記第２メモリ・バスに渡す、第２デマルチプレクサ
    と、 前記第２メモリ・バスに接続され、適切なＳＤＲＡＭハ
    ンドシェーク動作を維持するため、アドレス制御装置お
    よびコマンド制御装置に記憶されているアドレスおよび
    コマンドを起動する、アドレス制御装置およびコマンド
    制御装置であって、一度ロードされると、データを入力
    または出力するために、アドレス制御装置およびコマン
    ド制御装置が独立にＳＤＲＡＭを活動化する、アドレス
    制御装置およびコマンド制御装置とを含む、高性能高帯
    域幅メモリ・バス・アーキテクチャのシステム。
  11. 【請求項１１】さらに、前記第２デマルチプレクサを使
    用可能にするイネーブル信号を含み、前記イネーブル信
    号が、前記受け取ったアドレスおよびコマンド制御情報
    を前記第２メモリ・バスに渡すことを開始する、請求項
    １０に記載の高性能高帯域幅メモリ・バス・アーキテク
    チャのシステム。
  12. 【請求項１２】前記アドレス制御装置および前記コマン
    ド制御装置が、前記アドレスおよびコマンドの記憶が完
    了する前に、前記ＳＤＲＡＭの活動化を開始する、請求
    項１０に記載の高性能高帯域幅メモリ・バス・アーキテ
    クチャのシステム。
JP13174498A 1997-05-21 1998-05-14 Ｓｄｒａｍを使用した高性能高帯域幅メモリおよびシステム Expired - Fee Related JP3418968B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/861,101 US5870350A (en) 1997-05-21 1997-05-21 High performance, high bandwidth memory bus architecture utilizing SDRAMs
US08/861101 1997-05-21

Publications (2)

Publication Number Publication Date
JPH10340224A JPH10340224A (ja) 1998-12-22
JP3418968B2 true JP3418968B2 (ja) 2003-06-23

Family

ID=25334877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13174498A Expired - Fee Related JP3418968B2 (ja) 1997-05-21 1998-05-14 Ｓｄｒａｍを使用した高性能高帯域幅メモリおよびシステム

Country Status (4)

Country Link
US (1) US5870350A (ja)
JP (1) JP3418968B2 (ja)
KR (1) KR100272072B1 (ja)
TW (1) TW409203B (ja)

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991850A (en) * 1996-08-15 1999-11-23 Micron Technology, Inc. Synchronous DRAM modules including multiple clock out signals for increasing processing speed
JP3189727B2 (ja) * 1997-04-15 2001-07-16 日本電気株式会社 コプロセッサ内蔵パケット型メモリｌｓｉ、それを用いたメモリシステム及びそれらの制御方法
US6009501A (en) * 1997-06-18 1999-12-28 Micron Technology, Inc. Method and apparatus for local control signal generation in a memory device
US6032220A (en) * 1997-07-18 2000-02-29 Micron Technology, Inc. Memory device with dual timing and signal latching control
US5999481A (en) 1997-08-22 1999-12-07 Micron Technology, Inc. Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals
US6401167B1 (en) 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
EP1019912A2 (en) * 1997-10-10 2000-07-19 Rambus Incorporated Apparatus and method for pipelined memory operations
US6343352B1 (en) 1997-10-10 2002-01-29 Rambus Inc. Method and apparatus for two step memory write operations
US6104642A (en) * 1997-12-11 2000-08-15 Intrinsity, Inc. Method and apparatus for 1 of 4 register file design
KR100529706B1 (ko) * 1998-04-21 2005-11-22 마츠시타 덴끼 산교 가부시키가이샤 반도체 기억장치
US6065093A (en) * 1998-05-15 2000-05-16 International Business Machines Corporation High bandwidth narrow I/O memory device with command stacking
US6178517B1 (en) * 1998-07-24 2001-01-23 International Business Machines Corporation High bandwidth DRAM with low operating power modes
US6067267A (en) * 1998-08-12 2000-05-23 Toshiba America Electronic Components, Inc. Four-way interleaved FIFO architecture with look ahead conditional decoder for PCI applications
AU6218800A (en) * 1999-07-14 2001-01-30 Recourse Technologies, Inc. System and method for quickly authenticating messages using sequence numbers
US6633576B1 (en) 1999-11-04 2003-10-14 William Melaragni Apparatus and method for interleaved packet storage
US6473838B1 (en) * 2000-01-04 2002-10-29 International Business Machines Corporation Data transfer system for multiple network processors using dual DRAM storage
US6807165B2 (en) 2000-11-08 2004-10-19 Meshnetworks, Inc. Time division protocol for an ad-hoc, peer-to-peer radio network having coordinating channel access to shared parallel data channels with separate reservation channel
US6873839B2 (en) 2000-11-13 2005-03-29 Meshnetworks, Inc. Prioritized-routing for an ad-hoc, peer-to-peer, mobile radio access system
US7072650B2 (en) 2000-11-13 2006-07-04 Meshnetworks, Inc. Ad hoc peer-to-peer mobile radio access system interfaced to the PSTN and cellular networks
US7151769B2 (en) * 2001-03-22 2006-12-19 Meshnetworks, Inc. Prioritized-routing for an ad-hoc, peer-to-peer, mobile radio access system based on battery-power levels and type of service
EP1395942A4 (en) * 2001-06-14 2009-07-22 Meshnetworks Inc EMBEDDED ROUTING ALGORITHMS UNDER THE INTERNET PROTOCOL ROUTING LAYER OF A SOFTWARE ARCHITECTURAL LOG STACK IN A MOBILE AD HOC NETWORK
US7206294B2 (en) * 2001-08-15 2007-04-17 Meshnetworks, Inc. Movable access points and repeaters for minimizing coverage and capacity constraints in a wireless communications network and a method for using the same
US7349380B2 (en) * 2001-08-15 2008-03-25 Meshnetworks, Inc. System and method for providing an addressing and proxy scheme for facilitating mobility of wireless nodes between wired access points on a core network of a communications network
US7072323B2 (en) * 2001-08-15 2006-07-04 Meshnetworks, Inc. System and method for performing soft handoff in a wireless data network
US7613458B2 (en) * 2001-08-28 2009-11-03 Meshnetworks, Inc. System and method for enabling a radio node to selectably function as a router in a wireless communications network
US7145903B2 (en) * 2001-09-06 2006-12-05 Meshnetworks, Inc. Multi-master bus architecture for system-on-chip designs
CA2461021A1 (en) * 2001-09-25 2003-04-03 Meshnetworks, Inc. A system and method employing algorithms and protocols for optimizing carrier sense multiple access (csma) protocols in wireless networks
US6754188B1 (en) 2001-09-28 2004-06-22 Meshnetworks, Inc. System and method for enabling a node in an ad-hoc packet-switched wireless communications network to route packets based on packet content
US6768730B1 (en) 2001-10-11 2004-07-27 Meshnetworks, Inc. System and method for efficiently performing two-way ranging to determine the location of a wireless node in a communications network
US6771666B2 (en) 2002-03-15 2004-08-03 Meshnetworks, Inc. System and method for trans-medium address resolution on an ad-hoc network with at least one highly disconnected medium having multiple access points to other media
US6982982B1 (en) 2001-10-23 2006-01-03 Meshnetworks, Inc. System and method for providing a congestion optimized address resolution protocol for wireless ad-hoc networks
WO2003037009A1 (en) * 2001-10-23 2003-05-01 Meshnetworks, Inc. System and method for providing a congestion optimized address resolution protocol for wireless ad-hoc networks
US7181214B1 (en) 2001-11-13 2007-02-20 Meshnetworks, Inc. System and method for determining the measure of mobility of a subscriber device in an ad-hoc wireless network with fixed wireless routers and wide area network (WAN) access points
US7136587B1 (en) 2001-11-15 2006-11-14 Meshnetworks, Inc. System and method for providing simulated hardware-in-the-loop testing of wireless communications networks
US6728545B1 (en) 2001-11-16 2004-04-27 Meshnetworks, Inc. System and method for computing the location of a mobile terminal in a wireless communications network
US7221686B1 (en) 2001-11-30 2007-05-22 Meshnetworks, Inc. System and method for computing the signal propagation time and the clock correction for mobile stations in a wireless network
US7190672B1 (en) 2001-12-19 2007-03-13 Meshnetworks, Inc. System and method for using destination-directed spreading codes in a multi-channel metropolitan area wireless communications network
US7106707B1 (en) 2001-12-20 2006-09-12 Meshnetworks, Inc. System and method for performing code and frequency channel selection for combined CDMA/FDMA spread spectrum communication systems
US7280545B1 (en) 2001-12-20 2007-10-09 Nagle Darragh J Complex adaptive routing system and method for a nodal communication network
US7180875B1 (en) 2001-12-20 2007-02-20 Meshnetworks, Inc. System and method for performing macro-diversity selection and distribution of routes for routing data packets in Ad-Hoc networks
US7072618B1 (en) 2001-12-21 2006-07-04 Meshnetworks, Inc. Adaptive threshold selection system and method for detection of a signal in the presence of interference
US6667930B1 (en) 2002-01-08 2003-12-23 3Dlabs, Inc., Ltd. System and method for optimizing performance in a four-bank SDRAM
US6674790B1 (en) 2002-01-24 2004-01-06 Meshnetworks, Inc. System and method employing concatenated spreading sequences to provide data modulated spread signals having increased data rates with extended multi-path delay spread
US7058018B1 (en) 2002-03-06 2006-06-06 Meshnetworks, Inc. System and method for using per-packet receive signal strength indication and transmit power levels to compute path loss for a link for use in layer II routing in a wireless communication network
US6617990B1 (en) 2002-03-06 2003-09-09 Meshnetworks Digital-to-analog converter using pseudo-random sequences and a method for using the same
US6904021B2 (en) 2002-03-15 2005-06-07 Meshnetworks, Inc. System and method for providing adaptive control of transmit power and data rate in an ad-hoc communication network
WO2003079709A1 (en) 2002-03-15 2003-09-25 Meshnetworks, Inc. System and method for auto-configuration and discovery of ip to mac address mapping and gateway presence
US6987795B1 (en) 2002-04-08 2006-01-17 Meshnetworks, Inc. System and method for selecting spreading codes based on multipath delay profile estimation for wireless transceivers in a communication network
US7200149B1 (en) 2002-04-12 2007-04-03 Meshnetworks, Inc. System and method for identifying potential hidden node problems in multi-hop wireless ad-hoc networks for the purpose of avoiding such potentially problem nodes in route selection
US7697420B1 (en) 2002-04-15 2010-04-13 Meshnetworks, Inc. System and method for leveraging network topology for enhanced security
US7107498B1 (en) 2002-04-16 2006-09-12 Methnetworks, Inc. System and method for identifying and maintaining reliable infrastructure links using bit error rate data in an ad-hoc communication network
US6580981B1 (en) 2002-04-16 2003-06-17 Meshnetworks, Inc. System and method for providing wireless telematics store and forward messaging for peer-to-peer and peer-to-peer-to-infrastructure a communication network
US7142524B2 (en) * 2002-05-01 2006-11-28 Meshnetworks, Inc. System and method for using an ad-hoc routing algorithm based on activity detection in an ad-hoc network
US6970444B2 (en) 2002-05-13 2005-11-29 Meshnetworks, Inc. System and method for self propagating information in ad-hoc peer-to-peer networks
US7284268B2 (en) 2002-05-16 2007-10-16 Meshnetworks, Inc. System and method for a routing device to securely share network data with a host utilizing a hardware firewall
US7016306B2 (en) * 2002-05-16 2006-03-21 Meshnetworks, Inc. System and method for performing multiple network routing and provisioning in overlapping wireless deployments
US7167715B2 (en) * 2002-05-17 2007-01-23 Meshnetworks, Inc. System and method for determining relative positioning in AD-HOC networks
US7106703B1 (en) 2002-05-28 2006-09-12 Meshnetworks, Inc. System and method for controlling pipeline delays by adjusting the power levels at which nodes in an ad-hoc network transmit data packets
US6744766B2 (en) 2002-06-05 2004-06-01 Meshnetworks, Inc. Hybrid ARQ for a wireless Ad-Hoc network and a method for using the same
US7054126B2 (en) * 2002-06-05 2006-05-30 Meshnetworks, Inc. System and method for improving the accuracy of time of arrival measurements in a wireless ad-hoc communications network
US7610027B2 (en) * 2002-06-05 2009-10-27 Meshnetworks, Inc. Method and apparatus to maintain specification absorption rate at a wireless node
US6687259B2 (en) 2002-06-05 2004-02-03 Meshnetworks, Inc. ARQ MAC for ad-hoc communication networks and a method for using the same
AU2003238968A1 (en) * 2002-06-11 2003-12-22 Meshnetworks, Inc. System and method for multicast media access in ad-hoc communication networks
US7215638B1 (en) 2002-06-19 2007-05-08 Meshnetworks, Inc. System and method to provide 911 access in voice over internet protocol systems without compromising network security
US7072432B2 (en) * 2002-07-05 2006-07-04 Meshnetworks, Inc. System and method for correcting the clock drift and maintaining the synchronization of low quality clocks in wireless networks
US7796570B1 (en) 2002-07-12 2010-09-14 Meshnetworks, Inc. Method for sparse table accounting and dissemination from a mobile subscriber device in a wireless mobile ad-hoc network
US7046962B1 (en) 2002-07-18 2006-05-16 Meshnetworks, Inc. System and method for improving the quality of range measurement based upon historical data
US7042867B2 (en) * 2002-07-29 2006-05-09 Meshnetworks, Inc. System and method for determining physical location of a node in a wireless network during an authentication check of the node
ATE515856T1 (de) * 2003-01-13 2011-07-15 Meshnetworks Inc System und verfahren zur erzielung kontinuierlicherkonnektivität mit einem zugangspunkt oder gateway in einem drahtlosennetzwerk
US7076259B2 (en) * 2003-03-13 2006-07-11 Meshnetworks, Inc. Real-time system and method for improving the accuracy of the computed location of mobile subscribers in a wireless ad-hoc network using a low speed central processing unit
US7171220B2 (en) * 2003-03-14 2007-01-30 Meshnetworks, Inc. System and method for analyzing the precision of geo-location services in a wireless network terminal
WO2004109476A2 (en) * 2003-06-05 2004-12-16 Meshnetworks, Inc. System and method to maximize channel utilization in a multi-channel wireless communication network
US7215966B2 (en) * 2003-06-05 2007-05-08 Meshnetworks, Inc. System and method for determining location of a device in a wireless communication network
JP5037120B2 (ja) * 2003-06-05 2012-09-26 メッシュネットワークス インコーポレイテッド アドホック無線通信ネットワークにおける最適なルーティング
WO2004109475A2 (en) * 2003-06-05 2004-12-16 Meshnetworks, Inc. System and method for determining synchronization point in ofdm modems for accurate time of flight measurement
JP2007526445A (ja) * 2003-06-06 2007-09-13 メッシュネットワークス インコーポレイテッド 受信信号強度表示および信号伝搬時間を用いて、救助が必要な消防士がいるフロア番号を特定するシステムおよび方法
WO2004109474A2 (en) * 2003-06-06 2004-12-16 Meshnetworks, Inc. System and method for characterizing the quality of a link in a wireless network
ATE529962T1 (de) * 2003-06-06 2011-11-15 Meshnetworks Inc Verfahren zur verbesserung der gesamtleistungsfähigkeit eines drahtlosen kommunikationsnetzes
US7075890B2 (en) 2003-06-06 2006-07-11 Meshnetworks, Inc. System and method to provide fairness and service differentation in ad-hoc networks
US8250295B2 (en) 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
US7088632B2 (en) * 2004-05-26 2006-08-08 Freescale Semiconductor, Inc. Automatic hidden refresh in a dram and method therefor
JP4610235B2 (ja) * 2004-06-07 2011-01-12 ルネサスエレクトロニクス株式会社 階層型モジュール
US7167463B2 (en) * 2004-10-07 2007-01-23 Meshnetworks, Inc. System and method for creating a spectrum agile wireless multi-hopping network
US7420874B2 (en) * 2005-04-06 2008-09-02 Rambus Inc. Integrated circuit memory device, system and method having interleaved row and column control
US7965530B2 (en) * 2005-05-21 2011-06-21 Samsung Electronics Co., Ltd. Memory modules and memory systems having the same
KR101048380B1 (ko) * 2005-05-21 2011-07-12 삼성전자주식회사 메모리 모듈 장치
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8090897B2 (en) * 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8130560B1 (en) * 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US9542352B2 (en) * 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US20080082763A1 (en) * 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8359187B2 (en) * 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US20080028136A1 (en) * 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8060774B2 (en) * 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8619452B2 (en) 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US8327104B2 (en) * 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
JP2008544437A (ja) * 2005-06-24 2008-12-04 メタラム インコーポレイテッド 一体化されたメモリコア及びメモリインターフェース回路
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US20080126690A1 (en) * 2006-02-09 2008-05-29 Rajan Suresh N Memory module with memory stack
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7542324B1 (en) * 2006-04-17 2009-06-02 Altera Corporation FPGA equivalent input and output grid muxing on structural ASIC memory
US7702978B2 (en) * 2006-04-21 2010-04-20 Altera Corporation Soft error location and sensitivity detection for programmable devices
US20080025136A1 (en) * 2006-07-31 2008-01-31 Metaram, Inc. System and method for storing at least a portion of information received in association with a first operation for use in performing a second operation
US7724589B2 (en) * 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US20080028137A1 (en) * 2006-07-31 2008-01-31 Schakel Keith R Method and Apparatus For Refresh Management of Memory Modules
US8874831B2 (en) * 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US8301833B1 (en) 2007-06-01 2012-10-30 Netlist, Inc. Non-volatile memory module
US8904098B2 (en) 2007-06-01 2014-12-02 Netlist, Inc. Redundant backup using non-volatile memory
US8209479B2 (en) * 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US20090103387A1 (en) * 2007-10-19 2009-04-23 Uniram Technology Inc. High performance high capacity memory systems
US20090103373A1 (en) * 2007-10-19 2009-04-23 Uniram Technology Inc. High performance high capacity memory systems
US20090103372A1 (en) * 2007-10-19 2009-04-23 Uniram Technology Inc. High performance high capacity memory systems
TW200933645A (en) * 2008-01-21 2009-08-01 Nanya Technology Corp Method for accessing memory chip
US20090296514A1 (en) * 2008-05-29 2009-12-03 Chih-Hui Yeh Method for accessing a memory chip
US8407427B2 (en) 2008-10-29 2013-03-26 Silicon Image, Inc. Method and system for improving serial port memory communication latency and reliability
WO2010144624A1 (en) 2009-06-09 2010-12-16 Google Inc. Programming of dimm termination resistance values
US9251874B2 (en) 2010-12-21 2016-02-02 Intel Corporation Memory interface signal reduction
US10198350B2 (en) 2011-07-28 2019-02-05 Netlist, Inc. Memory module having volatile and non-volatile memory subsystems and method of operation
US10380022B2 (en) 2011-07-28 2019-08-13 Netlist, Inc. Hybrid memory module and system and method of operating the same
US10838646B2 (en) 2011-07-28 2020-11-17 Netlist, Inc. Method and apparatus for presearching stored data
WO2013177310A2 (en) 2012-05-22 2013-11-28 Xockets IP, LLC Offloading of computation for rack level servers and corresponding methods and systems
US20140165196A1 (en) 2012-05-22 2014-06-12 Xockets IP, LLC Efficient packet handling, redirection, and inspection using offload processors
US9378161B1 (en) 2013-01-17 2016-06-28 Xockets, Inc. Full bandwidth packet handling with server systems including offload processors
US9348638B2 (en) 2013-01-17 2016-05-24 Xockets, Inc. Offload processor modules for connection to system memory, and corresponding methods and systems
US10372551B2 (en) 2013-03-15 2019-08-06 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability
US9436600B2 (en) 2013-06-11 2016-09-06 Svic No. 28 New Technology Business Investment L.L.P. Non-volatile memory storage for multi-channel memory system
US9224454B2 (en) 2013-10-25 2015-12-29 Cypress Semiconductor Corporation Multi-channel physical interfaces and methods for static random access memory devices
US9361973B2 (en) 2013-10-28 2016-06-07 Cypress Semiconductor Corporation Multi-channel, multi-bank memory with wide data input/output
US10248328B2 (en) 2013-11-07 2019-04-02 Netlist, Inc. Direct data move between DRAM and storage on a memory module
KR102166762B1 (ko) * 2013-12-26 2020-10-16 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890004820B1 (ko) * 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US5226168A (en) * 1989-04-25 1993-07-06 Seiko Epson Corporation Semiconductor memory configured to emulate floppy and hard disk magnetic storage based upon a determined storage capacity of the semiconductor memory
US5276843A (en) * 1991-04-12 1994-01-04 Micron Technology, Inc. Dynamic RAM array for emulating a static RAM array
US5291584A (en) * 1991-07-23 1994-03-01 Nexcom Technology, Inc. Methods and apparatus for hard disk emulation
US5430676A (en) * 1993-06-02 1995-07-04 Rambus, Inc. Dynamic random access memory system
US5666321A (en) * 1995-09-01 1997-09-09 Micron Technology, Inc. Synchronous DRAM memory with asynchronous column decode
JP3824689B2 (ja) * 1995-09-05 2006-09-20 株式会社ルネサステクノロジ 同期型半導体記憶装置
US5604713A (en) * 1995-12-19 1997-02-18 National Semiconductor Corporation Circuitry and method that allows for external control of a data security device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＤＲＡＦＴ Ｓｔａｎｄａｒｄ ｆｏｒ Ａ Ｈｉｇｈ−Ｓｐｅｅｄ Ｍｅｍｏｒｙ Ｉｎｔｅｒｆａｃｅ（ＳｙｎｃＬｉｎｋ），米国，ＩＥＥＥ，１９９６年，ｐ．１−５６

Also Published As

Publication number Publication date
TW409203B (en) 2000-10-21
JPH10340224A (ja) 1998-12-22
KR100272072B1 (ko) 2000-11-15
KR19980086541A (ko) 1998-12-05
US5870350A (en) 1999-02-09

Similar Documents

Publication Publication Date Title
JP3418968B2 (ja) Ｓｄｒａｍを使用した高性能高帯域幅メモリおよびシステム
EP2350847B1 (en) Method and system for improving serial port memory communication latency and reliability
EP1725936B1 (en) Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7096296B2 (en) Supercharge message exchanger
US7426607B2 (en) Memory system and method of operating memory system
WO2003007303A2 (en) Memory device having different burst order addressing for read and write operations
JP2998995B2 (ja) ブロックアクセスアプリケーションのための半導体メモリ装置
US7664908B2 (en) Semiconductor memory device and operating method of the same
US6646928B2 (en) Packet-based integrated circuit dynamic random access memory device incorporating an on-chip row register cache to reduce data access latencies
US5926828A (en) Method and apparatus for controlling data transfer between a synchronous DRAM-type memory and a system bus
JP3384770B2 (ja) コマンド・スタッキングを有する高帯域幅で狭い入出力のメモリ装置
TW425508B (en) Narrow data width dram with low latency page-hit operations
EP1012687B1 (en) Method and apparatus for controlling data transfer between a synchronous dram-type memory and a system bus
US8386687B2 (en) Method and apparatus for data transfer
JP3576561B2 (ja) 第２レベルのキャシュメモリとしてｄｒａｍアレイを用いる方法及び構成
US20040123061A1 (en) Memory controlling aparatus performing the writing of data using address line
JPH0120781B2 (ja)
JPH0378842A (ja) メモリのアクセス方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees