KR102166762B1 - 메모리 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102166762B1
KR102166762B1 KR1020130164192A KR20130164192A KR102166762B1 KR 102166762 B1 KR102166762 B1 KR 102166762B1 KR 1020130164192 A KR1020130164192 A KR 1020130164192A KR 20130164192 A KR20130164192 A KR 20130164192A KR 102166762 B1 KR102166762 B1 KR 102166762B1
Authority
KR
South Korea
Prior art keywords
row
column
signals
input
control signals
Prior art date
Application number
KR1020130164192A
Other languages
English (en)
Other versions
KR20150075840A (ko
Inventor
김영주
이동욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130164192A priority Critical patent/KR102166762B1/ko
Priority to US14/303,230 priority patent/US9361961B2/en
Publication of KR20150075840A publication Critical patent/KR20150075840A/ko
Priority to US15/149,989 priority patent/US9646664B2/en
Application granted granted Critical
Publication of KR102166762B1 publication Critical patent/KR102166762B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리는 하나 이상의 뱅크를 포함하는 다수의 뱅크 그룹; 다수의 로우 제어신호를 입력받는 로우 제어신호 입력부; 다수의 컬럼 제어신호를 입력받는 컬럼 제어신호 입력부; 상기 다수의 로우 제어신호에 응답하여 뱅크 및 로우를 선택하고, 선택된 로우의 로우 동작을 제어하는 로우 제어부; 및 상기 다수의 컬럼 제어신호에 응답하여 뱅크 및 컬럼을 선택하고, 선택된 컬럼의 컬럼 동작을 제어하는 컬럼 제어부를 포함하고, 상기 로우 제어신호 입력부는 상기 다수의 로우 제어신호의 개수보다 적은 수의 로우 입력패드를 통해 상기 다수의 로우 제어신호를 차례로 입력받고, 상기 컬럼 제어신호 입력부는 상기 다수의 컬럼 제어신호의 개수보다 적은 수의 컬럼 입력패드를 통해 상기 컬럼 제어신호를 차례로 입력받을 수 있다.

Description

메모리 및 이를 포함하는 메모리 시스템{MEMORY AND MEMORY SYSTEM INCLUDING THE SAME}
본 특허문서는 메모리 및 이를 포함하는 메모리 시스템에 관한 것이다.
메모리는 다수의 뱅크(Bank)를 포함하는 메모리 셀 영역과, 메모리 셀 영역에서의 데이터 입출력을 제어하기 위한 주변 회로들로 구성된다. 뱅크는 데이터를 저장하는 메모리 셀들의 집합체이며, 메모리 셀들은 다수의 로우(Row)와 컬럼(Column) 사이에 배열되어 셀 어레이(Cell Array)를 형성한다. 각각의 로우와 컬럼에는 어드레스가 설정되어 있다.
메모리에서 하나의 뱅크에서의 데이터 억세스 동작은, 인가된 로우 어드레스에 대응되는 워드라인(Word line)을 액티브(Active)시키는 단계와, 액티브된 워드라인 중 인가된 컬럼 어드레스에 대응되는 비트라인(Bit line)의 메모리 셀들로부터 데이터를 출력(리드)하거나 메모리 셀에 데이터(라이트)를 입력하는 단계, 이후 워드라인을 프리차지(Precharge)하는 단계로 이루어진다. 이와 같이, 메모리 셀 영역에서의 동작은 워드라인을 제어하는 로우 동작과 비트라인을 제어하는 컬럼 동작으로 구분된다.
도 1은 메모리의 구성도이다.
도 1에 도시된 바와 같이, 커맨드 입력부(110), 어드레스 입력부(120), 커맨드 디코더(130), 뱅크 선택부(140) 및 셀 어레이 영역(150)을 포함할 수 있다. 메모리 셀 영역(150)이 8개의 뱅크(BANK0 ~ BANK7)를 포함할 수 있다.
커맨드 입력부(110)는 메모리 외부에서 전송된 다수의 커맨드 신호(CMDs)를 입력받고, 어드레스 입력부(120)는 메모리 외부에서 전송된 다수의 어드레스 신호(ADDs)를 입력받을 수 있다. 커맨드 입력부(110) 및 어드레스 입력부(120)는 클럭(CLK)에 동기하여 각각 다수의 커맨드 신호(CMDs) 및 다수의 어드레스 신호(ADDs)를 입력받을 수 있다. 다수의 어드레스 신호(ADDs)는 뱅크를 선택하기 위한 뱅크 어드레스(BADDs)와 로우(워드라인)를 선택하기 위한 로우 어드레스(RADDs)를 포함하거나 컬럼 어드레스(CADDs)를 포함할 수 있다. 뱅크 어드레스(BADDs), 로우 어드레스(RADDs) 및 컬럼 어드레스(CADDs)는 각각 멀티 비트를 포함할 수 있다.
커맨드 디코더(130)는 커맨드 입력부(110)로 입력받은 다수의 커맨드 신호(CMDs)를 디코딩하여, 다수의 커맨드 신호(CMDs)의 조합이 나타내는 내부 커맨드(ICMD)를 활성화할 수 있다. 로우 동작에 대응하는 내부 커맨드(ICMD)는 액티브 커맨드(active command), 프리차지 커맨드(precharge command), 리프레시 커맨드(refresh command) 등이 있고, 컬럼 동작에 대응하는 내부 커맨드(ICMD)는 리드 커맨드(read command), 라이트 커맨드(write command) 등이 있다. 뱅크 선택부(140)는 커맨드 디코더(130)에서 생성된 내부 커맨드(ICMD)를 입력받은 뱅크 어드레스(BADD)에 대응되는 뱅크로 전달할 수 있다.
메모리 셀 영역(150)에서 제1 내지 8뱅크(BANK0 ~ BANK7)는 각각 대응되는 제1 내지 8내부 커맨드(ICMD_B<0:7>)를 인가받고, 로우 어드레스(RADDs)와 컬럼 어드레스(CADDs)를 이용하여 로우 동작 또는 컬럼 동작을 수행한다.
DRAM에서 메모리가 지켜야 하는 스펙에는 tRAS(하나의 뱅크를 액티브하였다가 프리차지하기까지의 시간), tRP(하나의 뱅크를 프리차지하였다가 다시 액티브하기까지의 시간), tRRD(RAS to RAS Delay), tRCD(RAS to CAS Delay) 등이 있다. 위 시간은 모두 클럭을 기준으로 결정될 수 있다.
도 1의 메모리의 경우 커맨드 신호들(CMDs) 및 어드레스 신호들(ADDs)을 입력받기 위한 채널이 하나만 존재하기 때문에 메모리 내부적으로 다수의 뱅크(BANK0 - BANK7)가 독립적으로 제어될 수 있다고 하여도 2이상의 뱅크를 동작시키기 위한 커맨드 신호들(CMDs) 및 어드레스 신호들(ADDs)을 입력받는데 제한이 있었다. 또한 커맨드 입력부(110) 및 어드레스 입력부(120)는 각각 커맨드 신호들(CMDs) 및 어드레스 신호들(ADDs)을 모두 클럭(CLK)의 제1라이징 엣지에서 입력받기 때문에 커맨드 입력부(110) 및 어드레스 입력부(120)는 각각 1회에 입력될 수 있는 신호들의 최대 개수만큼 입력 패드를 구비해야 했다. 이로 인해 메모리의 동작이 느려지고, 메모리 패키지의 사이즈가 증가하였다.
본 발명의 일 실시예는 로우 제어신호를 입력받는 채널과 컬럼 제어신호를 입력받는 채널을 따로 구비하여, 제어신호들을 입력받는데 필요한 시간을 줄이고, 2이상의 뱅크그룹을 함께 동작시켜 동작 속도를 높인 메모리 및 메모리 시스템을 제공할 수 있다.
또한 제어신호를 하나의 클럭 이상 동안 직렬로 입력받음으로써 제어신호를 입력받는데 필요한 입력패드의 개수를 줄임으로써 사이즈를 줄인 메모리 및 메모리 시스템을 제공할 수 있다.
일 실시예에 따른 메모리는 하나 이상의 뱅크를 포함하는 다수의 뱅크 그룹; 다수의 로우 제어신호를 입력받는 로우 제어신호 입력부; 다수의 컬럼 제어신호를 입력받는 컬럼 제어신호 입력부; 상기 다수의 로우 제어신호에 응답하여 뱅크 및 로우를 선택하고, 선택된 로우의 로우 동작을 제어하는 로우 제어부; 및 상기 다수의 컬럼 제어신호에 응답하여 뱅크 및 컬럼을 선택하고, 선택된 컬럼의 컬럼 동작을 제어하는 컬럼 제어부를 포함하고, 상기 로우 제어신호 입력부는 상기 다수의 로우 제어신호의 개수보다 적은 수의 로우 입력패드를 통해 상기 다수의 로우 제어신호를 차례로 입력받고, 상기 컬럼 제어신호 입력부는 상기 다수의 컬럼 제어신호의 개수보다 적은 수의 컬럼 입력패드를 통해 상기 컬럼 제어신호를 차례로 입력받을 수 있다.
메모리는 상기 클럭의 라이징 엣지에 동기되어 차례로 활성화되는 다수의 라이징 입력신호 및 상기 클럭의 폴링 엣지에 동기되어 차례로 활성화되는 다수의 폴링 입력신호를 생성하는 입력신호 생성부를 포함할 수 있다.
상기 로우 제어부는 상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 하나 이상의 로우 커맨드 신호에 응답하여 내부 로우 커맨드를 생성하는 로우 커맨드 생성부; 상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 하나 이상의 로우 뱅크 어드레스 신호에 응답하여 뱅크를 선택하는 제1뱅크 선택부; 및 상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 다수의 로우 제어신호에 응답하여 상기 하나 이상의 로우 어드레스 신호를 출력하는 로우 어드레스 출력부를 포함할 수 있다.
상기 컬럼 제어부는 상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 하나 이상의 컬럼 커맨드 신호에 응답하여 내부 컬럼 커맨드를 생성하는 컬럼 커맨드 생성부; 상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 하나 이상의 컬럼 뱅크 어드레스 신호에 응답하여 뱅크를 선택하는 제2뱅크 선택부; 및 상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 다수의 컬럼 제어신호에 응답하여 상기 하나 이상의 컬럼 어드레스 신호를 출력하는 컬럼 어드레스 출력부를 포함할 수 있다.
일 실시예에 따른 메모리 시스템은 하나 이상의 뱅크를 포함하는 다수의 뱅크 그룹을 포함하고, 다수의 로우 제어신호를 상기 다수의 로우 제어신호의 개수보다 적은 수의 로우 입력패드를 통해 차례로 입력받아 뱅크 및 로우를 선택하여 선택된 로우의 로우 동작을 수행하고, 다수의 컬럼 제어신호를 상기 다수의 컬럼 제어신호의 개수보다 적은 수의 컬럼 입력패드를 통해 차례로 입력받아 뱅크 및 컬럼을 선택하여 선택된 컬럼의 컬럼 동작을 수행하는 메모리; 및 상기 메모리를 제어하기 위해 상기 다수의 로우 제어신호 및 상기 다수의 컬럼 제어신호를 상기 메모리로 전송하는 메모리 컨트롤러를 포함할 수 있다.
메모리 시스템은 상기 메모리 및 상기 메모리 컨트롤러 사이에 연결되고, 상기 다수의 로우 제어신호를 전달하는 로우 채널; 및 상기 메모리 및 상기 메모리 컨트롤러 사이에 연결되고, 상기 다수의 컬럼 제어신호를 전달하는 컬럼 채널을 포함할 수 있다.
본 기술은 로우 제어신호가 입력되는 채널과 컬럼 제어신호가 입력되는 채널을 따로 구비하여, 서로 다른 뱅크그룹의 제어신호를 함께 입력받는 등 제어신호의 입력에 필요한 시간을 줄이고, 2이상의 뱅크그룹을 함께 동작시켜 메모리 및 메모리 시스템이 고속동작하도록 할 수 있다.
또한 다수의 제어신호를 하나의 클럭 이상 동안 직렬로 입력받음으로써 제어신호를 입력받는데 필요한 입력패드의 개수를 줄여 메모리 및 메모리 시스템의 사이즈를 줄이고, 고집적화할 수 있다.
도 1은 메모리의 구성도,
도 2는 일 실시예에 따른 메모리의 구성도,
도 3은 셀 어레이(CELL_ARRAY)의 구성도,
도 4a 및 도 4b는 일 실시예에 따른 메모리가 제어신호들(R_CONs, C_CONs)을 입력받는 진리표를 나타낸 도면,
도 5는 일 실시예에 따른 메모리가 액티브 커맨드(ACT)를 입력받는 경우의 파형도,
도 6은 일 실시예에 따른 메모리 시스템의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 일 실시예에 따른 메모리의 구성도이다. 도 3은 셀 어레이(CELL_ARRAY)의 구성도이다.
도 2에 도시된 바와 같이, 메모리는 셀 어레이(CELL_ARRAY), 로우 제어신호 입력부(210), 컬럼 제어신호 입력부(220), 로우 제어부(230), 컬럼 제어부(240), 입력신호 생성부(250)를 포함할 수 있다. 도 3에 도시된 바와 같이, 셀 어레이(CELL_ARRAY)는 하나 이상의 뱅크(BANK0 - BANK15)를 포함하는 다수의 뱅크 그룹(BG0, BG1)을 포함할 수 있다.
도 2 및 도 3을 참조하여 메모리에 대해 설명한다.
제1뱅크 그룹(BG0) 및 제2뱅크 그룹(BG1)은 각각 하나 이상의 뱅크를 포함할 수 있다. 각각의 뱅크(BANK0 - BANK15)는 다수의 워드라인(WL), 다수의 비트라인(BL) 및 다수의 워드라인(WL)과 다수의 비트라인(BL) 사이에 연결된 다수의 메모리 셀(MC)을 포함할 수 있다. 도 3에는 제1뱅크 그룹(BG0)이 제1 내지 제8뱅크(BANK0 - BANK7)를 포함하고, 제2뱅크 그룹(BG1)이 제9 내지 제16뱅크(BANK8 - BANK15)를 포함하는 경우를 도시하였다. 각 뱅크 그룹은 동시에 로우 동작 또는 컬럼 동작을 수행하도록 제어될 수 있다.
예를 들어 제1뱅크 그룹(BG0)에 포함된 뱅크가 로우 동작을 하면서 제2뱅크 그룹(BG2)에 포함된 뱅크가 로우 동작을 하거나, 제1뱅크 그룹(BG0)에 포함된 뱅크가 컬럼 동작을 하면서 제2뱅크 그룹(BG2)에 포함된 뱅크가 컬럼 동작을 하거나, 제1뱅크 그룹(BG0)에 포함된 뱅크가 로우 동작을 하면서 제2뱅크 그룹(BG2)에 포함된 뱅크가 컬럼 동작을 하거나, 제1뱅크 그룹(BG0)에 포함된 뱅크가 컬럼 동작을 하면서 제2뱅크 그룹(BG2)에 포함된 뱅크가 로우 동작을 하도록 제어될 수 있다. 각 워드라인(WL)은 로우에 대응하고, 비트라인(BL)은 컬럼에 대응할 수 있다. 도 3에서는 도시의 편의를 위해 제1뱅크(BANK0)에만 워드라인(WL), 비트라인(BL) 및 메모리 셀(MC)을 도시하였다.
로우 제어신호 입력부(210)는 다수의 로우 제어신호(R_CONs)를 입력받을 수 있다. 다수의 로우 제어신호(R_CONs)는 하나 이상의 로우 커맨드 신호(R_CMDs), 하나 이상의 로우 뱅크 어드레스 신호(R_BADDs) 및 하나 이상의 로우 어드레스 신호(RADDs)를 포함할 수 있다. 다수의 로우 커맨드 신호(R_CMDs)는 메모리가 설정된 로우 동작을 수행하도록 하는 신호일 수 있다. 하나 이상의 로우 뱅크 어드레스 신호(R_BADDs)는 다수의 뱅크(BANK0 - BANK15) 중 로우 동작을 수행할 뱅크를 선택하기 위한 신호일 수 있다. 하나 이상의 로우 어드레스 신호(RADDs)는 선택된 뱅크에서 로우 동작을 수행할 로우를 선택하기 위한 신호일 수 있다.
로우 제어신호 입력부(210)는 다수의 로우 제어신호(R_CONs)를 입력받기 위해 다수의 로우 입력패드(R_PAD)를 포함할 수 있다. 여기서 다수의 로우 입력패드(R_PAD)의 개수는 다수의 로우 제어신호(R_CONs)의 개수보다 적을 수 있다. 로우 제어신호 입력부(210)는 클럭(CLK)의 라이징 엣지 및 폴링 엣지에 동기하여 다수의 로우 제어신호(R_CONs)를 다수의 로우 입력패드(R_PAD)를 통해 차례로 입력받을 수 있다. 로우 입력패드(R_PAD)의 개수가 입력받는 로우 제어신호(R_CONs)의 개수보다 적기 때문에 로우 제어신호(R_CONs)를 한번에 입력받을 수 없다. 따라서 로우 제어신호들(R_CONs)은 일부 직렬로 정렬되어 입력되고, 로우 제어신호 입력부(210)는 클럭(CLK)의 각 엣지에 동기하여 로우 제어신호(R_CONs)를 입력받을 수 있다.
로우 제어신호 입력부(210)는 N * 클럭 동안 다수의 로우 제어신호(R_CONs)를 입력받을 수 있다. N은 다수의 로우 제어신호(R_CONs)의 개수에서 로우 입력패드(R_PAD)의 개수를 2배한 값을 나눈값 이상인 정수일 수 있다. 클럭(CLK)의 라이징 엣지에 동기하여 1개의 신호를 입력받고, 폴링 엣지에 동기하여 1개의 신호를 입력받는 경우 1개의 패드당 1 * 클럭 동안 2개의 신호를 입력받을 수 있기 때문이다. 예를 들어 4개의 패드를 이용하여 5개의 신호를 입력받는 경우 클럭의 제1라이징 엣지에서 4개의 신호를 입력받고, 클럭의 제1폴링 엣지에서 1개의 신호를 입력받아 1 * 클럭(N은 5 / ( 2 * 4 )이상인 정수임) 동안 신호를 입력받을 수 있다. 4개의 패드를 이용해 16개의 신호를 입력받는 경우 클럭의 제1라이징 엣지, 제1폴링 엣지, 제2라이징 엣지, 제2폴링 엣지에서 각각 4개의 신호 입력받아 2 * 클럭(N은 16 / (2 * 4)이상인 정수임) 동안 신호를 입력받을 수 있다.
참고로 로우 동작 및 로우 동작에 대응하는 로우 커맨드는 워드라인을 액티브 시키는 액티브 동작 및 이에 대응하는 액티브 커맨드, 액티브된 워드라인을 프리차지 시키는 프리차지 동작 및 이에 대응하는 프리차지 커맨드, 워드라인에 연결된 메모리 셀들의 데이터를 리프레시하는 리프레시 동작 및 이에 대응하는 리프레시 커맨드, 셀프 리프레시 진입/종료 커맨드, 대기 상태에서 불필요한 전력소모를 줄이기 위한 파워 다운 모드로 진입하거나 종료하는 동작 및 이에 대응하는 파워 다운 모드 진입/종료 커맨드를 포함할 수 있다.
컬럼 제어신호 입력부(220)는 다수의 컬럼 제어신호(C_CONs)를 입력받을 수 있다. 다수의 컬럼 제어신호(C_CONs)는 하나 이상의 컬럼 커맨드 신호(C_CMDs), 하나 이상의 컬럼 뱅크 어드레스 신호(C_BADDs) 및 하나 이상의 컬럼 어드레스 신호(CADDs)를 포함할 수 있다. 다수의 컬럼 커맨드 신호(C_CMDs)는 메모리가 설정된 컬럼 동작을 수행하도록 하는 신호일 수 있다. 하나 이상의 컬럼 뱅크 어드레스 신호(C_BADDs)는 다수의 뱅크(BANK0 - BANK15) 중 컬럼 동작을 수행할 뱅크를 선택하기 위한 신호일 수 있다. 하나 이상의 컬럼 어드레스 신호(CADDs)는 선택된 뱅크에서 컬럼 동작을 수행할 컬럼을 선택하기 위한 신호일 수 있다.
컬럼 제어신호 입력부(220)는 다수의 컬럼 제어신호(C_CONs)를 입력받기 위해 다수의 컬럼 입력패드(C_PAD)를 포함할 수 있다. 여기서 다수의 컬럼 입력패드(C_PAD)의 개수는 다수의 컬럼 제어신호(C_CONs)의 개수보다 적을 수 있다. 컬럼 제어신호 입력부(220)는 클럭(CLK)의 라이징 엣지 및 폴링 엣지에 동기하여 다수의 컬럼 제어신호(C_CONs)를 다수의 컬럼 입력패드(C_PAD)를 통해 차례로 입력받을 수 있다. 컬럼 입력패드(C_PAD)의 개수가 입력받는 컬럼 제어신호(C_CONs)의 개수보다 적기 때문에 컬럼 제어신호(C_CONs)를 한번에 입력받을 수 없다. 따라서 컬럼 제어신호들(C_CONs)는 일부 직렬로 정렬되어 입력되고, 컬럼 제어신호 입력부(220)는 클럭(CLK)의 각 엣지에 동기하여 컬럼 제어신호(C_CONs)를 입력받을 수 있다.
컬럼 제어신호 입력부(220)는 N * 클럭 동안 다수의 컬럼 제어신호(C_CONs)를 입력받을 수 있다. N은 다수의 컬럼 제어신호(C_CONs)의 개수에서 컬럼 입력패드(C_PAD)의 개수를 2배한 값을 나눈값 이상인 정수일 수 있다. 클럭(CLK)의 라이징 엣지에 동기하여 1개의 신호를 입력받고, 폴링 엣지에 동기하여 1개의 신호를 입력받는 경우 1개의 패드당 1 * 클럭 동안 2개의 신호를 입력받을 수 있기 때문이다. 예를 들어 4개의 패드를 이용하여 5개의 신호를 입력받는 경우 클럭의 제1라이징 엣지에서 4개의 신호를 입력받고, 클럭의 제1폴링 엣지에서 1개의 신호를 입력받아 1 * 클럭(N은 5 / ( 2 * 4 )이상인 정수임) 동안 신호를 입력받을 수 있다. 4개의 패드를 이용해 16개의 신호를 입력받는 경우 클럭의 제1라이징 엣지, 제1폴링 엣지, 제2라이징 엣지, 제2폴링 엣지에서 각각 4개의 신호 입력받아 2 * 클럭(N은 16 / (2 * 4)이상인 정수임) 동안 신호를 입력받을 수 있다.
참고로 컬럼 동작 및 컬럼 동작에 대응하는 컬럼 커맨드는 액티브된 워드라인에 연결된 메모리 셀에 데이터를 라이트시키는 라이트 동작 및 이에 대응하는 라이트 커맨드, 액티브된 워드라인에 연결된 메모리 셀로부터에 데이터를 리드하는 리드 동작 및 이에 대응하는 리드 커맨드, 액티브된 워드라인에 연결된 메모리 셀에 데이터를 라이트시키고 액티브된 워드라인을 프리차지하는 라이트 위드 오토 프리차지 동작 및 이에 대응하는 라이트 위드 오토 프리차지 커맨드, 액티브된 워드라인에 연결된 메모리 셀로부터 데이터를 리드하고 액티브된 워드라인을 프리차지하는 리드 위드 오토 프리차지 동작 및 이에 대응하는 리드 위드 오토 프리차지 커맨드 등을 포함할 수 있다.
메모리는 클럭(CLK)의 라이징 엣지에 동기되어 차례로 활성화되는 다수의 라이징 입력신호(RIN1 - RINK) 및 클럭의 폴링 엣지에 동기되어 차례로 활성화되는 다수의 폴링 입력신호(FIN1 - FINK)를 생성하는 입력신호 생성부(250)를 포함할 수 있다(K는 임의의 자연수임). 상술한 바와 같이 제어신호 입력부(210, 220)는 각각의 입력패드(R_PAD, C_PAD)를 통해 2 이상의 신호를 입력받으므로 입력패드(R_PAD, C_PAD)로 입력되는 신호가 어떤 신호인지 구별해야 할 필요가 있다. 예를 들어 로우 입력패드(R_PAD)를 통해 로우 커맨드 신호(R_CMDs) 및 로우 어드레스 신호(RADDs)가 입력되는 경우 메모리에서 입력된 제어신호를 이용해 로우 동작을 수행하기 위해 어떤 신호가 로우 커맨드 신호(R_CMDs)이고, 어떤 신호가 로우 어드레스 신호(RADDs)인지 구별해서 처리해야 하는 것이다.
각 제어신호는 클럭(CLK)의 특정 엣지에 동기하여 입력되도록 설정함으로써 다수의 라이징 입력신호(RIN1 - RINK) 및 다수의 폴링 입력신호(FIN1 - FINK)를 통해 입력된 제어신호가 어떤 제어신호인지 구별이 가능할 수 있다. 예를 들어 메모리가 2개의 패드를 통해 6개의 제어신호를 입력받으며, 제1로우 입력패드(R_PAD)를 통해 로우 커맨드 신호(R_CMDs), 로우 뱅크 어드레스 신호(R_BADDs) 및 로우 어드레스 신호(RADDs)가 입력되고, 제2로우 입력패드(R_PAD)를 통해 로우 커맨드 신호(R_CMDs), 로우 뱅크 어드레스 신호(R_BADDs) 및 로우 어드레스 신호(RADDs)가 입력된다고 가정하자. 위 신호들은 클럭(CLK)의 제1라이징 엣지, 제1폴링 엣지, 제2라이징 엣지에 차례로 동기하여 입력된다고 가정하자. 이 경우 각 로우 입력패드(R_PAD)로 입력된 제어신호들 중 제1라이징 입력신호(RIN1)에 동기된 제어신호는 로우 커맨드 신호(R_CMDs)이고, 제2폴링 입력신호(FIN1)에 동기된 제어신호는 로우 뱅크 어드레스 신호(R_BADDs)이고, 제2라이징 입력신호(RIN2)에 동기된 제어신호는 로우 어드레스 신호(R_ADDs)일 수 있다.
참고로 'RIN1' 내지 'RINK'는 각각 클럭(CLK)의 제1 내지 제K라이징 엣지에 동기된 입력신호이고, 'FIN1' 내지 'FINK'는 각각 클럭(CLK)의 제1 내지 제K폴링 엣지에 동기된 입력신호일 수 있다.
로우 제어부(230)는 다수의 로우 제어신호(R_CONs)에 응답하여 뱅크 및 로우를 선택하고, 선택된 로우의 로우 동작을 제어할 수 있다. 이를 위해 로우 제어부(230)는 로우 커맨드 생성부(231), 제1뱅크 선택부(232) 및 로우 어드레스 출력부(233)를 포함할 수 있다.
로우 커맨드 생성부(231)는 다수의 라이징 입력신호(RIN1 - RINK) 및 다수의 폴링 입력신호(FIN1 - FINK) 중 하나 이상의 입력신호 및 하나 이상의 로우 커맨드 신호(R_CMDs)에 응답하여 내부 로우 커맨드(IR_CMDs)를 생성할 수 있다. 하나 이상의 로우 커맨드 신호(R_CMDs)가 특정 로우 입력패드(R_PAD)를 통해 클럭(CLK)의 특정 엣지에 동기하여 입력되도록 설정된 경우, 로우 커맨드 생성부(231)는 다수의 로우 제어신호들(R_CONs) 중 특정 로우 입력패드(R_PAD)를 통해 클럭(CLK)의 특정 엣지에 입력된 로우 제어신호(R_CONs)들을 디코딩하여 내부 로우 커맨드(IR_CMDs)를 생성할 수 있다.
내부 로우 커맨드(IR_CMDs)는 액티브 커맨드(active command), 프리차지 커맨드(precharge command), 리프레시 커맨드(refresh command), 셀프 리프레시 진입 커맨드(self refresh entry command), 셀프 리프레시 종료 커맨드(self refresh exit command), 파워 다운 모드 진입 커맨드(power down mode entry command), 파워 다운 모드 종료 커맨드(power down mode exit command)를 포함할 수 있다. 로우 커맨드 생성부(231)는 로우 커맨드 신호들(R_CMDs)를 디코딩하여, 상술한 내부 로우 커맨드들(IR_CMDs) 중 로우 커맨드 신호들(R_CMDs)의 조합이 나타내는 내부 로우 커맨드(IR_CMD)를 활성화할 수 있다.
제1뱅크 선택부(231)는 다수의 라이징 입력신호(RIN1 - RINK) 및 다수의 폴링 입력신호(FIN1 - FINK) 중 하나 이상의 입력신호 및 하나 이상의 로우 뱅크 어드레스 신호(R_BADDs)에 응답하여 뱅크를 선택할 수 있다. 하나 이상의 뱅크 어드레스 신호(R_BADDs)가 특정 로우 입력패드(R_PAD)를 통해 클럭(CLK)의 특정 엣지에 동기하여 입력되도록 설정된 경우, 제1뱅크 선택부(232)는 다수의 로우 제어신호(R_CONs) 중 특정 로우 입력패드(R_PAD)를 통해 클럭(CLK)의 특정 엣지에 입력된 로우 제어신호(R_CONs)를 디코딩하여 뱅크를 선택하고, 다수의 뱅크 로우 커맨드 신호(BR_CMD0 - BR_CMD15) 중 선택된 뱅크에 대응하는 뱅크 로우 커맨드를 활성화할 수 있다.
로우 어드레스 출력부(233)는 다수의 라이징 입력신호(RIN1 - RINK) 및 다수의 폴링 입력신호(FIN1 - FINK) 중 하나 이상의 입력신호 및 다수의 로우 제어신호(R_CONs)에 응답하여 하나 이상의 로우 어드레스 신호(RADDs)를 출력할 수 있다. 하나 이상의 로우 어드레스 신호(RADDs)가 특정 로우 입력패드(R_PAD)를 통해 클럭(CLK)의 특정 엣지에 동기하여 입력되도록 설정된 경우, 로우 어드레스 출력부(233)는 다수의 로우 제어신호(R_CONs) 중 특정 로우 입력패드(R_PAD)를 통해 클럭(CLK)의 특정 엣지에 입력된 로우 제어신호(R_CONs)만을 래치하여 로우 어드레스 신호(RADDs)로 출력할 수 있다.
컬럼 제어부(240)는 다수의 컬럼 제어신호(C_CONs)에 응답하여 뱅크 및 컬럼을 선택하고, 선택된 컬럼의 컬럼 동작을 제어할 수 있다. 이를 위해 컬럼 제어부(240)는 컬럼 커맨드 생성부(241), 제2뱅크 선택부(242) 및 컬럼 어드레스 출력부(243)를 포함할 수 있다.
컬럼 커맨드 생성부(241)는 다수의 라이징 입력신호(RIN1 - RINK) 및 다수의 폴링 입력신호(FIN1 - FINK) 중 하나 이상의 입력신호 및 하나 이상의 컬럼 커맨드 신호(C_CMDs)에 응답하여 내부 컬럼 커맨드(IC_CMDs)를 생성할 수 있다. 하나 이상의 컬럼 커맨드 신호(C_CMDs)가 특정 컬럼 입력패드(C_PAD)를 통해 클럭(CLK)의 특정 엣지에 동기하여 입력되도록 설정된 경우, 컬럼 커맨드 생성부(241)는 다수의 컬럼 제어신호(C_CONs)들 중 특정 컬럼 입력패드(C_PAD)를 통해 클럭(CLK)의 특정 엣지에 입력된 컬럼 제어신호(C_CONs)들을 디코딩하여 내부 컬럼 커맨드(IC_CMDs)를 생성할 수 있다.
내부 컬럼 커맨드(IC_CMDs)는 리드 커맨드(read command), 리드 위드 오토 프리차지 커맨드(read with auto precharge command), 라이트 커맨드(write command) 및 라이트 위드 오토 프리차지 커맨드(write with auto precharge command)를 포함할 수 있다. 컬럼 커맨드 생성부(241)는 컬럼 커맨드 신호들(C_CMDs)를 디코딩하여, 상술한 내부 컬럼 커맨드들(IC_CMDs) 중 컬럼 커맨드 신호들(C_CMDs)의 조합이 나타내는 내부 로우 커맨드(IR_CMD)를 활성화할 수 있다.
제2뱅크 선택부(242)는 다수의 라이징 입력신호(RIN1 - RINK) 및 다수의 폴링 입력신호(FIN1 - FINK) 중 하나 이상의 입력신호 및 하나 이상의 컬럼 뱅크 어드레스 신호(C_BADDs)에 응답하여 뱅크를 선택할 수 있다. 하나 이상의 컬럼 뱅크 어드레스 신호(C_BADDs)가 특정 컬럼 입력패드(C_PAD)를 통해 클럭(CLK)의 특정 엣지에 동기하여 입력되록 설정된 경우, 제2뱅크 선택부(242)는 다수의 컬럼 제어신호(C_CONs) 중 특정 컬럼 입력패드(C_PAD)를 통해 클럭(CLK)의 특정 엣지에 입력된 컬럼 제어신호(C_CONs)들을 디코딩하여 뱅크를 선택하고, 다수의 뱅크 컬럼 커맨드 신호(BC_CMD0 - BC_CMD15) 중 선택된 뱅크에 대응하는 뱅크 컬럼 커맨드를 활성화할 수 있다.
컬럼 어드레스 출력부(243)는 다수의 라이징 입력신호(RIN1 - RINK) 및 다수의 폴링 입력신호(FIN1 - FINK) 중 하나 이상의 입력신호 및 다수의 컬럼 제어신호(C_CONs)에 응답하여 하나 이상의 컬럼 어드레스 신호(CADDs)를 출력할 수 있다. 하나 이상의 컬럼 어드레스 신호(CADDs)가 특정 컬럼 입력패드(C_PAD)를 통해 클럭(CLK)의 특정 엣지에 동기하여 입력되도록 설정된 경우, 컬럼 어드레스 출력부(243)는 다수의 컬럼 제어신호(C_CONs) 중 특정 컬럼 입력패드(C_PAD)를 통해 클럭(CLK)의 특정 엣지에 입력된 컬럼 제어신호(C_CONs)만을 래치하여 컬럼 어드레스 신호(CADDs)로 출력할 수 있다.
셀 어레이(CELL_ARRAY)의 다수의 뱅크(BANK0 - BANK15)는 다수의 뱅크 로우 커맨드(BR_CMD0 - BR_CMD15) 중 대응하는 뱅크 로우 커맨드 및 하나 이상의 로우 어드레스 신호(RADDs)에 응답하여 로우 동작을 수행하거나, 다수의 뱅크 컬럼 커맨드(BC_CMD0 - BC_CMD15) 중 대응하는 뱅크 컬럼 커맨드 및 하나 이상의 컬럼 어드레스 신호(CADDs)에 응답하여 컬럼 동작을 수행할 수 있다.
메모리는 로우 제어신호 입력부(210)와 컬럼 제어신호 입력부(220)를 따로 구비하고 있으므로, 다수의 뱅크 그룹(BG0, BG1) 중 하나의 뱅크 그룹에 대한 다수의 로우 제어신호(R_CONs)와 다른 뱅크 그룹에 대한 하나 이상의 컬럼 제어신호(C_CONs)를 함께 입력받고, 서로 다른 뱅크 그룹에 포함된 뱅크가 독립적으로 로우 동작 또는 컬럼 동작을 수행하도록 함으로써 고속동작이 가능할 수 있다. 또한 제어신호들(R_CONs, C_CONs)을 입력받는 입력패드(R_PAD, C_PAD)의 개수를 줄여 메모리의 사이즈를 줄이고, 고집적화가 가능할 수 있다.
도 4a 및 도 4b는 일 실시예에 따른 메모리가 제어신호들(R_CONs, C_CONs)을 입력받는 진리표를 나타낸 도면이다. 도 4a 및 도 4b에는 메모리가 각각 6개의 로우 입력패드(R_PAD, 이하에서 R<0:5>로 표기함) 및 8개의 컬럼 입력패드(C_PAD, 이하에서 C<0:7>로 표기함)를 포함하고, 로우 커맨드 신호(R_CMDs)는 3개이고, 로우 뱅크 어드레스 신호(R_BADDs, 이하 RBA<0:3>)로 표기함)는 4개이고, 로우 어드레스 신호(RADDs, 이하 RA<0:15>)로 표기함)는 16개이고, 컬럼 커맨드 신호(C_CMDs)는 4개이고, 컬럼 뱅크 어드레스 신호(C_BADDs, 이하 CBA<0:3>)로 표기함)는 4개이고, 컬럼 어드레스 신호(CADDs, 이하 CA<0:6>으로 표기함)는 7개인 경우 진리표를 도시하였다.
도 4a에는 메모리가 입력받는 로우 제어신호(R_CONs)들의 진리표를 도시한 것이다. 도 4a에 도시된 바와 같이, 메모리가 입력받는 로우 커맨드는 무동작 커맨드(RNOP), 액티브 커맨드(ACT), 프리차지 커맨드(PRE), 프리차지 올 커맨드(PREA), 싱글 뱅크 리프레시 커맨드(REFS), 리프레시 커맨드(REF), 셀프 리프레시 진입 커맨드(SRE), 파워 다운 모드 진입 커맨드(PDE), 파워 다운모드 종료 커맨드(PDX) 및 셀프 리프레시 종료 커맨드(SRX)를 포함할 수 있다. 이하에서는 로우 커맨드에 따라 클럭(CLK)의 각 엣지에서 어떤 로우 제어신호(R_CONs)가 입력되는지 설명한다. 참고로 클럭 인에이블 신호(CKE)는 외부에서 입력되는 클럭신호의 활성화 여부를 나타내는 신호이다. 클럭 인에이블 신호(CKE)의 'N-1'은 해당 로우 커맨드가 입력되기 이전의 상태를 나타내고, 'N'은 해당 로우 커맨드가 입력될 때의 상태를 나타낼 수 있다. 또한 입력되는 신호의 논리값이 'H' 또는 'L' 중의 어떤 값을 가져도 되는 경우 'V'로 표기될 수 있다. 'PAR'은 패리티 오류 체크시 이용되는 신호를 나타낼 수 있다.
메모리는 클럭(CLK)의 제1라이징 엣지(RE1)에서 'R<0>' - 'R<2>'를 통해 로우 커맨드 신호들(R_CMDs, 액티브 커맨드(ACT)를 입력받는 경우 로우 어드레스 신호(R<15>를 입력받음)을 입력받고, 'R<3>' - 'R<5>'를 통해 로우 뱅크 어드레스 신호(RBA<0:2>)를 입력받을 수 있다. 다음으로 메모리는 클럭(CLK)의 제1폴링 엣지(FE1)에서 'R<0>' - 'R<1>'를 통해 로우 어드레스 신호(RA<11:12>)를 입력받고, 'R<2>'를 통해 패리티 신호(PAR)를 입력받고, 'R<3>' - 'R<4>'를 통해 로우 어드레스 신호(RA<13:14>)를 입력받고, 'R<5>'를 통해 로우 뱅크 어드레스 신호(RBA<3>)를 입력받을 수 있다. 다음으로 메모리는 클럭(CLK)의 제2라이징 엣지(RE2)에서 'R<0>' - 'R<5>'를 통해 로우 어드레스 신호(RA<5:10>)를 입력받을 수 있다. 다음으로 메모리는 클럭(CLK)의 제2폴링 엣지(FE2)에서 'R<0>' - 'R<1>'를 통해 로우 어드레스 신호(RA<0:1>)를 입력받고, 'R<2>'를 통해 패리티 신호(PAR)를 입력받고, 'R<3>' - 'R<5>'를 통해 로우 어드레스 신호(RA<2:4>)를 입력받을 수 있다.
무동작 커맨드(RNOP)는 로우 동작이 수행되지 않음을 나타내는 로우 커맨드로 클럭 인에이블 신호(CKE)가 'H' 상태를 유지하고, 클럭(CLK)의 제1라이징 엣지(RE1)에서 'R<0>' - 'R<2>'를 통해 각각 'H', 'H', 'H'값을 가지는 로우 커맨드 신호들(R_CMDs)이 입력되고, 클럭(CLK)의 제1폴링 엣지(FE1)에 패리티 신호(PAR)가 입력될 수 있다. 위와 마찬가지로 메모리로 각각의 커맨드(ACT, PRE, PREA, REFS, REF, PDE, SRE, PDX, SRX)가 입력되는 경우 각 로우 입력패드(R<0:6>)를 통해 클럭(CLK)의 각 엣지(RE1, FE1, RE2, FE2)마다 진리표(410)에 도시된 바와 같이, 로우 제어신호들(R_CONs)이 입력될 수 있다. 참고로 프리차지 올 커맨드(PREA)는 모든 뱅크를 프리차지하기 위한 커맨드일 수 있다.
도 4b는 메모리가 입력받는 컬럼 제어신호(C_CONs)들의 진리표를 도시한 것이다. 도 4b에 도시된 바와 같이, 메모리가 입력받는 컬럼 커맨드는 무동작 커맨드(CNOP), 리드 커맨드(RD), 리드 위드 오토 프리차지 커맨드(RDA), 라이트 커맨드(WR) 및 라이트 위드 오토 프리차지 커맨드(WRA)를 포함할 수 있다. 이하에서는 컬럼 커맨드에 따라 클럭(CLK)의 각 엣지에서 어떤 컬럼 제어신호(R_CMDs)가 입력되는지 설명한다. 클럭 인에이블 신호(CKE)의 'N-1'은 해당 컬럼 커맨드가 입력되기 이전의 상태를 나타내고, 'N'은 해당 컬럼 커맨드가 입력될 때의 상태를 나타낼 수 있다. 또한 입력되는 신호의 논리값이 'H' 또는 'L' 중의 어떤 값을 가져도 되는 경우 'V'로 표기될 수 있다. 'PAR'은 패리티 오류 체크시 이용되는 신호를 나타낼 수 있다.
메모리는 클럭(CLK)의 제1라이징 엣지(RE1)에서 'C<0>' - 'C<3>'를 통해 컬럼 커맨드 신호들(C_CMDs)을 입력받고, 'C<4>' - 'C<7>'를 통해 컬럼 뱅크 어드레스 신호(CBA<0:3>)를 입력받을 수 있다. 다음으로 메모리는 클럭(CLK)의 제1폴링 엣지(FE1)에서 'C<0>' - 'C<1>'를 통해 컬럼 어드레스 신호(CA<0:1>)를 입력받고, 'C<2>'를 통해 패리티 신호(PAR)를 입력받고, 'C<3>' - 'C<6>'를 통해 컬럼 어드레스 신호(CA<2:6>)를 입력받을 수 있다.
무동작 커맨드(CNOP)는 컬럼 동작이 수행되지 않음을 나타내는 컬럼 커맨드 로 클럭 인에이블 신호(CKE)가 'H' 상태를 유지하고, 클럭(CLK)의 제1라이징 엣지(RE1)에서 'C<0>' - 'C<2>'를 통해 각각 'H', 'H', 'H'값을 가지는 컬럼 커맨드 신호들(R_CMDs)이 입력되고, 클럭(CLK)의 제1폴링 엣지(FE1)에 패리티 신호(PAR)가 입력될 수 있다. 위와 마찬가지로 메모리로 각각의 커맨드(RD, RDA, WR, WRA)가 입력되는 경우 각 컬럼 입력패드(C<0:6>)를 통해 클럭(CLK)의 각 엣지(RE1, FE1)마다 진리표(420)에 도시된 바와 같이, 컬럼 제어신호들(C_CONs)이 입력될 수 있다.
진리표(410, 420)를 살펴보면, 도 3에 도시된 예의 경우 액티브 커맨드(ACT)를 입력받는 경우에만 2클럭 동안 제어신호(R_CONs, C_CONs)를 입력받고, 나머지 경우의 경우 1클럭 동안에만 제어신호(R_CONs, C_CONs)를 입력받을 수 있다. 진리표(410, 420)와 같이, 액티브 커맨드(ACT)가 입력되는 경우 클럭(CLK)의 제1라이징 엣지(RE1)에서 'R<0>', 'R<1>'를 통해 로우 커맨드 신호(R_CMDs)를 입력받고, 제2라이징 엣지(RE2)에서 'R<0>', 'R<1>'를 통해 로우 어드레스 신호(RA<5>, RA<6>)를 입력받게 된다. 여기서 로우 어드레스 신호(RA<5>, RA<6>)의 값이 액티브 커맨드(ACT)에 대응하는 로우 커맨드 신호(R_CMDs)의 논리값인 'L', 'H'인 경우 액티브 커맨드(ACT)가 잘못 활성화될 수 있다. 따라서 로우 커맨드 생성부(231)는 내부 로우 커맨드(IR_CMD)에 응답하여 제1차단신호(BLOCK1)를 활성화하고, 제1차단신호(BLOCK1)가 활성화된 경우 내부 로우 커맨드(IR_CMD)를 비활성화할 수 있다. 컬럼 제어부(240)도 2클럭 이상동안 컬럼 제어신호(C_CONs)를 입력받는 경우 제2차단신호(BLOCK2)를 이용해 1개의 커맨드를 입력받으면서 내부 컬럼 커맨드(IC_CMD)가 2회 이상 활성화되는 것으로 방지할 수 있다.
도 5는 일 실시예에 따른 메모리가 액티브 커맨드(ACT)를 입력받는 경우의 파형도를 나타낸 것이다.
도 5에 도시된 바와 같이, 액티브 커맨드(ACT)를 입력받는 경우 메모리는 2클럭 동안 클럭 제어신호(C_CONs)를 입력받을 수 있다. 먼저 클럭(CLK)의 제1라이징 엣지(RE1)에서는 'R<0>', 'R<1>'을 통해 각각 'L', 'H'인 값을 가지는 로우 커맨드 신호(R_CMDs)가 입력되고, 'R<2>'를 통해 로우 어드레스 신호(RA<15>)가 입력되고, 'R<3>' - 'R<5>'를 통해 로우 뱅크 어드레스 신호(RBA<0:2>)가 입력될 수 있다. 다음으로 클럭(CLK)의 제1폴링 엣지(FE1)에서는 'R<0>', 'R<1>'를 통해 로우 어드레스 신호(RA<11:12>)가 입력되고, 'R<2>'를 통해 패리티 신호(PAR)가 입력되고, 'R<3>', 'R<4>'를 통해 로우 어드레스 신호(RA<13:14>)를 입력받고, 'R<5>'를통해 로우 뱅크 어드레스 신호(RBA<3>)를 입력받을 수 있다. 다음으로 클럭(CLK)의 제2라이징 엣지(RE1)에서는 'R<0>' - 'R<5>'를 통해 로우 어드레스 신호(RA<5:10>)를 입력받을 수 있다. 마지막으로 클럭(CLK)의 제2폴링 엣지(FE1)에서는 'R<0>', 'R<1>'를 통해 로우 어드레스 신호(RA<0:1>)를 입력받고, 'R<2>'를 통해 패리티 신호(PAR)를 입력받고, 'R<3>' - 'R<5>'를 통해 로우 어드레스 신호(RA<2:4>)를 입력받을 수 있다.
도 6은 일 실시예에 따른 메모리 시스템의 구성도이다.
도 6에 도시된 바와 같이, 메모리 시스템은 메모리(610), 메모리 컨트롤러(620), 로우 채널(630) 및 컬럼 채널(640)를 포함할 수 있다.
메모리 컨트롤러(920)는 메모리(910)에 로우 채널(630)을 통해 다수의 로우 제어신호(R_CONs)를 입력하여 메모리(610)의 로우 동작을 제어하고, 컬럼 채널(640)을 통해 다수의 컬럼 제어신호(C_CONs)를 입력하여 메모리(610)의 컬럼 동작을 제어하고, 컬럼 동작 중 리드 및 라이트 동작시에 메모리(610)와 데이터(DATA)를 주고 받는다.
다수의 로우 제어신호(R_CONs)는 하나 이상의 로우 커맨드 신호(R_CMDs), 하나 이상의 로우 뱅크 어드레스 신호(R_BADDs) 및 하나 이상의 로우 어드레스 신호(RADDs)를 포함할 수 있다. 다수의 로우 커맨드 신호(R_CMDs)는 메모리(610)가 설정된 로우 동작을 수행하도록 하는 신호일 수 있다. 하나 이상의 로우 뱅크 어드레스 신호(R_BADDs)는 다수의 뱅크(BANK0 - BANK15) 중 로우 동작을 수행할 뱅크를 선택하기 위한 신호일 수 있다. 하나 이상의 로우 어드레스 신호(RADDs)는 선택된 뱅크에서 로우 동작을 수행할 로우를 선택하기 위한 신호일 수 있다.
다수의 컬럼 제어신호(C_CONs)는 하나 이상의 컬럼 커맨드 신호(C_CMDs), 하나 이상의 컬럼 뱅크 어드레스 신호(C_BADDs) 및 하나 이상의 컬럼 어드레스 신호(CADDs)를 포함할 수 있다. 다수의 컬럼 커맨드 신호(C_CMDs)는 메모리가 설정된 컬럼 동작을 수행하도록 하는 신호일 수 있다. 하나 이상의 컬럼 뱅크 어드레스 신호(C_BADDs)는 다수의 뱅크(BANK0 - BANK15) 중 컬럼 동작을 수행할 뱅크를 선택하기 위한 신호일 수 있다. 하나 이상의 컬럼 어드레스 신호(CADDs)는 선택된 뱅크에서 컬럼 동작을 수행할 컬럼을 선택하기 위한 신호일 수 있다.
메모리(610)는 도 2의 설명에서 상술한 메모리일 수 있다. 메모리(610)는 도 2 내지 도 5에 상술한 바와 같이, 다수의 제어신호(R_CONs, C_CONs)를 그보다 개수가 적은 입력패드들(R_PAD, C_PAD)로 입력받을 수 있다. 메모리(610)는 입력된 제어신호(R_CONs, C_CONs)를 해당 제어신호가 입력된 패드 및 해당 제어신호가 동기된 클럭(CLK)의 엣지를 이용해 커맨드 신호(R_CMDs, C_CMDs), 뱅크 어드레스 신호(R_BADDs, C_BADDs) 및 어드레스 신호(RADDs, CADDs)로 구분하고, 이를 이용해 뱅크 및 로우/컬럼을 선택하고, 선택된 로우/컬럼에 대한 로우/컬럼 동작을 수행할 수 있다.
메모리(610)는 로우 제어신호(R_CONs)와 컬럼 제어신호(C_CONs)를 서로 다른 채널을 통해 입력받을 수 있으므로, 로우 제어신호(R_CONs)와 컬럼 제어신호(C_CONs)를 함께 입력받아 서로 다른 뱅크 그룹의 로우/컬럼 동작을 함께 제어할 수 있어 고속 동작이 가능할 수 있다. 또한 제어신호들(R_CONs, C_CONs)을 직렬로 입력받아 입력받는 채널(630, 640)에 포함된 라인의 개수 및 입력패드(R_PAD, C_PAD)의 개수를 줄여 메모리 시스템의 사이즈를 줄이고, 고집적화가 가능할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (17)

  1. 하나 이상의 뱅크를 포함하는 다수의 뱅크 그룹;
    다수의 로우 제어신호를 입력받는 로우 제어신호 입력부;
    다수의 컬럼 제어신호를 입력받는 컬럼 제어신호 입력부;
    상기 다수의 로우 제어신호에 응답하여 뱅크 및 로우를 선택하고, 선택된 로우의 로우 동작을 제어하는 로우 제어부; 및
    상기 다수의 컬럼 제어신호에 응답하여 뱅크 및 컬럼을 선택하고, 선택된 컬럼의 컬럼 동작을 제어하는 컬럼 제어부를 포함하고,
    상기 다수의 로우 제어신호는 하나 이상의 로우 커맨드 신호 및 하나 이상의 제1 어드레스 신호를 포함하고,
    상기 다수의 컬럼 제어 신호는 하나 이상의 컬럼 커맨드 신호 및 하나 이상의 제2 어드레스 신호를 포함하고,
    상기 로우 제어신호 입력부는 상기 다수의 로우 제어신호의 개수보다 적은 수의 로우 입력패드를 통해 상기 하나 이상의 로우 커맨드 신호 및 상기 하나 이상의 제1 어드레스 신호를 차례로 입력받고, 상기 컬럼 제어신호 입력부는 상기 다수의 컬럼 제어신호의 개수보다 적은 수의 컬럼 입력패드를 통해 상기 하나 이상의 컬럼 커맨드 신호 및 상기 하나 이상의 제2 어드레스 신호를 차례로 입력받고,
    상기 로우 제어신호 입력부는 N - 상기 N은 상기 다수의 로우 제어신호의 개수에서 상기 로우 입력패드의 개수를 2배한 값을 나눈값 이상인 정수 - 클럭 동안 상기 다수의 로우 제어 신호를 입력받고, 상기 컬럼 제어신호 입력부는 M - 상기 M은 상기 다수의 컬럼 제어신호의 개수에서 상기 컬럼 입력패드의 개수를 2배한 값을 나눈값 이상인 정수 - 클럭 동안 상기 다수의 컬럼 제어 신호를 입력받는 메모리.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 하나 이상의 제1 어드레스 신호는
    하나 이상의 로우 뱅크 어드레스 신호 및 하나 이상의 로우 어드레스 신호를 포함하고,
    상기 하나 이상의 제2 어드레스 신호는
    하나 이상의 컬럼 뱅크 어드레스 신호 및 하나 이상의 컬럼 어드레스를 포함하는 메모리.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 로우 동작은
    액티브 동작, 프리차지 동작, 리프레시 동작, 파워 다운 동작을 포함하고,
    상기 컬럼 동작은
    리드 동작, 라이트 동작을 포함하는 메모리.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 다수의 뱅크 그룹 중 하나의 뱅크 그룹에 대한 상기 다수의 로우 제어신호와 다른 뱅크 그룹에 대한 상기 하나 이상의 컬럼 제어신호는 함께 입력되는 메모리.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 로우 제어신호 입력부 및 상기 컬럼 제어신호 입력부는
    상기 클럭의 라이징 엣지 및 폴링 엣지 동기하여 각각 상기 다수의 로우 제어신호 및 상기 다수의 컬럼 제어신호를 차례로 입력받는 메모리.
  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 클럭의 라이징 엣지에 동기되어 차례로 활성화되는 다수의 라이징 입력신호 및 상기 클럭의 폴링 엣지에 동기되어 차례로 활성화되는 다수의 폴링 입력신호를 생성하는 입력신호 생성부
    를 포함하는 메모리.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    상기 로우 제어부는
    상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 하나 이상의 로우 커맨드 신호에 응답하여 내부 로우 커맨드를 생성하는 로우 커맨드 생성부;
    상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 하나 이상의 로우 뱅크 어드레스 신호에 응답하여 뱅크를 선택하는 제1뱅크 선택부; 및
    상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 다수의 로우 제어신호에 응답하여 상기 하나 이상의 로우 어드레스 신호를 출력하는 로우 어드레스 출력부
    를 포함하는 메모리.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 컬럼 제어부는
    상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 하나 이상의 컬럼 커맨드 신호에 응답하여 내부 컬럼 커맨드를 생성하는 컬럼 커맨드 생성부;
    상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 하나 이상의 컬럼 뱅크 어드레스 신호에 응답하여 뱅크를 선택하는 제2뱅크 선택부; 및
    상기 다수의 라이징 입력신호 및 상기 다수의 폴링 입력신호 중 하나 이상의 입력신호 및 상기 다수의 컬럼 제어신호에 응답하여 상기 하나 이상의 컬럼 어드레스 신호를 출력하는 컬럼 어드레스 출력부
    를 포함하는 메모리.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 로우 커맨드 생성부는
    상기 다수의 로우 제어신호가 2이상의 클럭 동안 입력되는 경우 상기 내부 로우 커맨드에 응답하여 제1차단신호를 활성화하고, 상기 제1차단신호가 활성화된 경우 상기 다수의 로우 제어신호에 응답하여 상기 내부 로우 커맨드를 비활성화하고,
    상기 컬럼 커맨드 생성부는
    상기 다수의 컬럼 제어신호가 2이상의 클럭 동안 입력되는 경우 상기 내부 컬럼 커맨드에 응답하여 제2차단신호를 활성화하고, 상기 제2차단신호가 활성화된 경우 상기 다수의 컬럼 제어신호에 응답하여 상기 내부 컬럼 커맨드를 비활성화하는 메모리.
  11. 하나 이상의 뱅크를 포함하는 다수의 뱅크 그룹을 포함하고, 다수의 로우 제어신호를 상기 다수의 로우 제어신호의 개수보다 적은 수의 로우 입력패드를 통해 차례로 입력받아 뱅크 및 로우를 선택하여 선택된 로우의 로우 동작을 수행하고, 다수의 컬럼 제어신호를 상기 다수의 컬럼 제어신호의 개수보다 적은 수의 컬럼 입력패드를 통해 차례로 입력받아 뱅크 및 컬럼을 선택하여 선택된 컬럼의 컬럼 동작을 수행하는 메모리; 및
    상기 메모리를 제어하기 위해 상기 다수의 로우 제어신호 및 상기 다수의 컬럼 제어신호를 상기 메모리로 전송하는 메모리 컨트롤러를 포함하고,
    상기 다수의 로우 제어신호는 하나 이상의 로우 커맨드 신호 및 하나 이상의 제1 어드레스 신호를 포함하고,
    상기 다수의 컬럼 제어신호는 하나 이상의 컬럼 커맨드 신호 및 하나 이상의 제2 어드레스 신호를 포함하고,
    상기 메모리는 N - 상기 N은 상기 다수의 로우 제어신호의 개수에서 상기 로우 입력 패드의 개수를 2배한 값을 나눈값 이상인 정수 - 클럭 동안 상기 다수의 로우 제어 신호를 입력받고, M - 상기 M은 상기 다수의 컬럼 제어신호의 개수에서 상기 컬럼 입력 패드의 개수를 2배한 값을 나눈값 이상인 정수 - 클럭 동안 상기 다수의 컬럼 제어 신호를 입력받는 메모리 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 메모리 및 상기 메모리 컨트롤러 사이에 연결되고, 상기 다수의 로우 제어신호를 전달하는 로우 채널; 및
    상기 메모리 및 상기 메모리 컨트롤러 사이에 연결되고, 상기 다수의 컬럼 제어신호를 전달하는 컬럼 채널
    을 포함하는 메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 하나 이상의 제1 어드레스 신호는
    하나 이상의 로우 뱅크 어드레스 신호 및 하나 이상의 로우 어드레스 신호를 포함하고,
    상기 하나 이상의 제2 어드레스 신호는
    하나 이상의 컬럼 뱅크 어드레스 신호 및 하나 이상의 컬럼 어드레스 신호를 포함하는 메모리 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 로우 동작은
    액티브 동작, 프리차지 동작, 리프레시 동작, 파워 다운 동작을 포함하고,
    상기 컬럼 동작은
    리드 동작, 라이트 동작을 포함하는 메모리 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 메모리 컨트롤러는
    상기 다수의 뱅크 그룹 중 하나의 뱅크 그룹에 대한 상기 다수의 로우 제어신호와 다른 뱅크 그룹에 대한 상기 하나 이상의 컬럼 제어신호를 함께 상기 메모리로 전송하는 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 메모리는
    상기 클럭의 라이징 엣지 및 폴링 엣지 동기하여 각각 상기 다수의 로우 제어신호 및 상기 다수의 컬럼 제어신호를 차례로 입력받는 메모리 시스템.
  17. 삭제
KR1020130164192A 2013-12-26 2013-12-26 메모리 및 이를 포함하는 메모리 시스템 KR102166762B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130164192A KR102166762B1 (ko) 2013-12-26 2013-12-26 메모리 및 이를 포함하는 메모리 시스템
US14/303,230 US9361961B2 (en) 2013-12-26 2014-06-12 Memory device and memory system including the same
US15/149,989 US9646664B2 (en) 2013-12-26 2016-05-09 Memory device and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130164192A KR102166762B1 (ko) 2013-12-26 2013-12-26 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150075840A KR20150075840A (ko) 2015-07-06
KR102166762B1 true KR102166762B1 (ko) 2020-10-16

Family

ID=53482541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130164192A KR102166762B1 (ko) 2013-12-26 2013-12-26 메모리 및 이를 포함하는 메모리 시스템

Country Status (2)

Country Link
US (2) US9361961B2 (ko)
KR (1) KR102166762B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102166762B1 (ko) * 2013-12-26 2020-10-16 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102558947B1 (ko) * 2016-08-25 2023-07-25 에스케이하이닉스 주식회사 데이터 저장 장치
US10127971B1 (en) * 2017-05-01 2018-11-13 Micron Technology, Inc. Systems and methods for memory cell array initialization
KR102427896B1 (ko) * 2018-03-12 2022-08-03 에스케이하이닉스 주식회사 반도체장치
US20200125506A1 (en) * 2018-10-23 2020-04-23 Etron Technology, Inc. Superscalar Memory IC, Bus And System For Use Therein
KR20200050679A (ko) 2018-11-02 2020-05-12 에스케이하이닉스 주식회사 반도체장치
US11250894B2 (en) 2020-01-21 2022-02-15 Samsung Electronics Co., Ltd. Memory device for supporting new command input scheme and method of operating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782495B1 (ko) * 2006-10-20 2007-12-05 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778579B2 (ja) * 1993-11-16 2006-05-24 株式会社ルネサステクノロジ 半導体記憶装置
KR0146544B1 (ko) * 1995-05-25 1998-11-02 김광호 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
US5870350A (en) * 1997-05-21 1999-02-09 International Business Machines Corporation High performance, high bandwidth memory bus architecture utilizing SDRAMs
US6067255A (en) * 1997-07-03 2000-05-23 Samsung Electronics Co., Ltd. Merged memory and logic (MML) integrated circuits including independent memory bank signals and methods
US6128749A (en) * 1998-11-03 2000-10-03 Intel Corporation Cross-clock domain data transfer method and apparatus
US6288954B1 (en) * 1999-01-19 2001-09-11 Micron Technology, Inc. Integrated circuit having an on-board reference generator
US6449679B2 (en) * 1999-02-26 2002-09-10 Micron Technology, Inc. RAM controller interface device for RAM compatibility (memory translator hub)
US6178133B1 (en) * 1999-03-01 2001-01-23 Micron Technology, Inc. Method and system for accessing rows in multiple memory banks within an integrated circuit
US6820182B1 (en) * 2000-10-18 2004-11-16 International Business Machines Corporation Support for exhaustion recovery in a data processing system with memory mirroring
KR100543906B1 (ko) 2001-12-29 2006-01-23 주식회사 하이닉스반도체 어드레스 핀의 수를 줄인 동기식 반도체 메모리 소자
US7454555B2 (en) * 2003-06-12 2008-11-18 Rambus Inc. Apparatus and method including a memory device having multiple sets of memory banks with duplicated data emulating a fast access time, fixed latency memory device
US20050138276A1 (en) * 2003-12-17 2005-06-23 Intel Corporation Methods and apparatus for high bandwidth random access using dynamic random access memory
US7420874B2 (en) * 2005-04-06 2008-09-02 Rambus Inc. Integrated circuit memory device, system and method having interleaved row and column control
US20100110747A1 (en) * 2005-08-10 2010-05-06 Liquid Design Systems, Inc. Semiconductor memory device
KR100855861B1 (ko) * 2005-12-30 2008-09-01 주식회사 하이닉스반도체 비휘발성 반도체 메모리 장치
KR100903381B1 (ko) * 2006-11-24 2009-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동 방법
US7668040B2 (en) * 2006-12-22 2010-02-23 Fujitsu Microelectronics Limited Memory device, memory controller and memory system
KR100851545B1 (ko) 2006-12-29 2008-08-11 삼성전자주식회사 커맨드 및 어드레스 핀을 갖는 낸드 플래시 메모리 및그것을 포함한 플래시 메모리 시스템
DE102007036990B4 (de) * 2007-08-06 2013-10-10 Qimonda Ag Verfahren zum Betrieb einer Speichervorrichtung, Speichereinrichtung und Speichervorrichtung
DE102007036989B4 (de) * 2007-08-06 2015-02-26 Qimonda Ag Verfahren zum Betrieb einer Speichervorrichtung, Speichereinrichtung und Speichervorrichtung
JP2009289307A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体記憶装置
KR101226394B1 (ko) * 2008-06-30 2013-01-24 후지쯔 세미컨덕터 가부시키가이샤 메모리 장치
KR101854251B1 (ko) * 2010-11-30 2018-05-03 삼성전자주식회사 멀티 채널 반도체 메모리 장치 및 그를 구비하는 반도체 장치
KR20120067509A (ko) * 2010-12-16 2012-06-26 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그 제어 방법
US8760945B2 (en) * 2011-03-28 2014-06-24 Samsung Electronics Co., Ltd. Memory devices, systems and methods employing command/address calibration
KR20130011138A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 모노 랭크와 멀티 랭크로 호환 가능한 메모리 장치
JP2013073651A (ja) * 2011-09-28 2013-04-22 Elpida Memory Inc 半導体装置
KR20130097574A (ko) * 2012-02-24 2013-09-03 에스케이하이닉스 주식회사 커맨드디코더
KR102133370B1 (ko) * 2013-10-07 2020-07-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그를 포함하는 반도체 시스템
KR102108845B1 (ko) * 2013-10-07 2020-05-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102166762B1 (ko) * 2013-12-26 2020-10-16 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782495B1 (ko) * 2006-10-20 2007-12-05 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system

Also Published As

Publication number Publication date
US20150187403A1 (en) 2015-07-02
US9646664B2 (en) 2017-05-09
KR20150075840A (ko) 2015-07-06
US20160254039A1 (en) 2016-09-01
US9361961B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
KR102166762B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US8867294B2 (en) Semiconductor device, refresh control method thereof and computer system
US8644104B2 (en) Memory system components that support error detection and correction
TWI700585B (zh) 半導體裝置及包含該半導體裝置的記憶體系統
CN109196585B (zh) 用于控制字线及读出放大器的设备及方法
US9837137B2 (en) Semiconductor device
US11355180B2 (en) Semiconductor devices and semiconductor systems including the same
US20120155200A1 (en) Memory device, memory system including the same, and control method thereof
US20220292033A1 (en) Memory device with internal processing interface
US9842641B2 (en) Semiconductor device and operating method thereof
US10971211B2 (en) Semiconductor devices for recognizing a phase of a division clock signal
CN103514956A (zh) 半导体存储器元件及其测试方法
US7336558B2 (en) Semiconductor memory device with reduced number of pads
US10983728B2 (en) Semiconductor devices
US6628562B2 (en) Method and apparatus for high-speed read operation in semiconductor memory
US11551746B2 (en) Apparatuses including memory regions having different access speeds and methods for using the same
US11354066B2 (en) Command filter filtering command having predetermined pulse width
KR100351446B1 (ko) 동기식 디램
KR102542584B1 (ko) 반도체 메모리의 입력 장치 및 이를 포함하는 반도체 메모리 장치
KR20190015902A (ko) 반도체 기입 장치 및 반도체 장치
KR20090030406A (ko) 반도체 메모리 장치
KR20050043269A (ko) 인터리브하게 동작하는 스택 뱅크 어레이를 가지는 고속멀티 뱅크 반도체 메모리 장치 및 그 방법
JP2014002803A (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant