JP2009289307A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2009289307A JP2009289307A JP2008139001A JP2008139001A JP2009289307A JP 2009289307 A JP2009289307 A JP 2009289307A JP 2008139001 A JP2008139001 A JP 2008139001A JP 2008139001 A JP2008139001 A JP 2008139001A JP 2009289307 A JP2009289307 A JP 2009289307A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- bank address
- row
- address
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000006243 chemical reaction Methods 0.000 claims description 79
- 230000015654 memory Effects 0.000 abstract description 41
- 238000012360 testing method Methods 0.000 description 32
- 238000011955 best available control technology Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 230000003213 activating effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 108010025037 T140 peptide Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
【課題】一般的なメモリテスタで試験可能な2ポート多バンク構成の半導体記憶装置を提供する。
【解決手段】第1及び第2のポートを有し複数のバンクからなる記憶部と、外部から入力された第1のバンクアドレスをこの第1のバンクアドレスとは異なる第2のバンクアドレスに変換し、前記第1のバンクアドレスを前記第1及び第2のポートの一方に供給すると共に前記第2のバンクアドレスを前記第1及び第2のポートの他方に供給するバンクアドレス変換回路と、外部から入力された入力データをこの入力データとは異なるライトデータに変換し、前記入力データを前記第1及び第2のポートの一方に供給すると共に前記変換されたライトデータを前記第1及び第2のポートの他方に供給するライトデータ変換回路とを備えたことを特徴とする。
【選択図】図1
【解決手段】第1及び第2のポートを有し複数のバンクからなる記憶部と、外部から入力された第1のバンクアドレスをこの第1のバンクアドレスとは異なる第2のバンクアドレスに変換し、前記第1のバンクアドレスを前記第1及び第2のポートの一方に供給すると共に前記第2のバンクアドレスを前記第1及び第2のポートの他方に供給するバンクアドレス変換回路と、外部から入力された入力データをこの入力データとは異なるライトデータに変換し、前記入力データを前記第1及び第2のポートの一方に供給すると共に前記変換されたライトデータを前記第1及び第2のポートの他方に供給するライトデータ変換回路とを備えたことを特徴とする。
【選択図】図1
Description
本発明は、半導体記憶装置に関し、特に、多バンク2ポートメモリ装置のテスト機能に関する。
画像処理などの場合、メモリは途切れの無いリード・ライト連続動作と、それと並行して行われるバンクアクティブやプリチャージなどの処理が必要となる。
一般的な1ポート多バンクメモリは、バンクアクティブ、バンクプリチャージ、リード、ライト、ロウアドレス、及びカラムアドレスなどの信号を与えるコントロール線と、リードデータ、及びライトデータを与えるデータ線とが1つのポートで構成されている。この構成によれば、同一サイクルで1つのコマンドしか入力できないため、リード動作及びライト動作を同時に実行することができない。
一方、2ポート多バンクメモリでは、2つのポートにそれぞれバンクアクティブ、バンクプリチャージ、リード、ライト、ロウアドレス、及びカラムアドレスなどの制御線が備わっているため、同一サイクルで複数のコマンドを入力することができ、リード動作及びライト動作を同時に実行することができる。
以上から、2ポート多バンクメモリの場合、1個で画像処理などに対応することができるため、1ポート多バンクメモリに比べ、コスト面などの点で有利となる(特許文献1等)。
しかし、各半導体メモリ製造メーカが所有する既存のテストシステム(以下、「一般的なメモリテスタ」という。)は、その多くが1ポートのメモリの試験を目的に作られているために、以下の点から、実仕様に則した2ポート多バンクメモリの十分な試験をすることが困難となっている。
1つ目が、リード・ライト同時動作の試験など2つのポートそれぞれに別のアドレスを与えなければならない場合であっても、一般的なメモリテスタでは、同時に複数の異なるアドレスを発生できない点である。
2つ目が、ライトデータと期待値データ(リード・データ)は同時には同一のものしか発生できない点である。
特開平5−109279号公報
本発明は、一般的なメモリテスタで試験可能な2ポート多バンク構成の半導体記憶装置を提供することを目的とする。
本発明の一態様に係る半導体記憶装置は、第1及び第2のポートを有し複数のバンクからなる記憶部と、外部から入力された第1のバンクアドレスをこの第1のバンクアドレスとは異なる第2のバンクアドレスに変換し、前記第1のバンクアドレスを前記第1及び第2のポートの一方に供給すると共に前記第2のバンクアドレスを前記第1及び第2のポートの他方に供給するバンクアドレス変換回路と、外部から入力された入力データをこの入力データとは異なるライトデータに変換し、前記入力データを前記第1及び第2のポートの一方に供給すると共に前記変換されたライトデータを前記第1及び第2のポートの他方に供給するライトデータ変換回路とを備えたことを特徴とする。
本発明によれば、一般的なメモリテスタで試験可能な2ポート多バンク構成の半導体記憶装置を提供することができる。
以下、図面を参照しながら、本発明に係る半導体記憶装置の実施の形態について詳細に説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る半導体記憶装置のブロック図である。
図1は、本発明の第1の実施形態に係る半導体記憶装置のブロック図である。
本実施形態の半導体記憶装置は、第1及び第2のポートであるポート0及びポート1を備え、複数のバンクに分割された記憶部1と、この記憶部1と外部とのデータ入出力を制御するデータバッファ2と、ポート0及びポート1を制御するポート0制御回路3及びポート1制御回路4とを備える。また、外部から与えられた第1のバンクアドレスから異なる第2のバンクアドレスを生成し、ポート0制御回路3又はポート1制御回路4に供給するバンクアドレス変換回路5、6と、このバンクアドレス変換回路5、6を制御するカラムバンクアドレス変換回路制御用デコーダ7とを備える。さらに、外部から与えられた入力データを変換し、データバッファ2に供給するライトデータ変換回路14を備えている。
記憶部1のそれぞれの各バンクは、複数のワード線と、これらワード線に交差する複数のビット線とを有する。また、複数のワード線及び複数のビット線の各交差部にはメモリセルが接続されている。
データバッファ2は、ライトデータ変換回路14から与えられるライトデータDWRを受け取り記憶部1に供給する。また、記憶部1から出力されるデータを受け取り出力データDOUTとして外部に出力する。これらの動作は、ポート0制御回路3又はポート1制御回路4によって制御される。
ポート0制御回路3は、通常、ワード線を選択するロウアドレスP0_RA、ビット線を選択するカラムアドレスP0_CA、ロウアドレスP0_RAと同期して出力されバンクを選択し活性化する第1のロウバンクアドレスP0_RBS、カラムアドレスP0_CAに同期して出力されバンクを選択しリード動作又はライト動作を行う第1のカラムバンクアドレスP0_CBS、バンクを活性化するバンクアクティブ信号/P0_BACT(/は、“L”で活性化される負論理の信号を意味する。以下、同じ)、現在のバンクに対する動作を終了して別のバンクに対する動作の準備をするバンクプリチャージ信号/P0_BPRC、ライト信号/P0_WRITE及びリード信号/P0_READが入力され、それら信号に基づいてポート0を制御するものである。一方、テスト時においては、ロウバンクアドレスP0_RBS及びカラムバンクアドレスP0_CBSに換えて、選択スイッチ8及び9を介してバンクアドレス変換回路5、6から与えられるロウバンクアドレスP0_RBS´及びカラムバンクアドレスP0_CBS´が入力される。選択スイッチ8及び9は、テスト時に外部から与えられるテストモード信号TMにより制御される。
ポート1制御回路4は、ポート0制御回路3と同様に、通常、ロウアドレスP1_RA、カラムアドレスP1_CA、ロウバンクアドレスP1_RBS、カラムバンクアドレスP1_CBS、バンクアクティブ信号/P1_BACT、バンクプリチャージ信号/P1_BPRC、ライト信号/P1_WRITE及びリード信号/P1_READが入力され、それらに基づいてポート1を制御するものである。一方、テスト時においては、ロウバンクアドレスP1_RBS及びカラムバンクアドレスP1_CBSに換えて、選択スイッチ10及び11を介してバンクアドレス変換回路5、6から与えられるロウバンクアドレスP1_RBS´及びカラムバンクアドレスP1_CBS´が入力される。また、ロウアドレスP1_RA及びカラムアドレスP1_CBSに換えて、選択スイッチ12及び13を介してロウアドレスP0_RA及びカラムアドレスP0_CAが入力される。選択スイッチ10〜13は、テスト時に外部から与えられるテストモード信号TMにより制御される。
バンクアドレス変換回路5、6は、ロウバンクアドレス変換回路5と、カラムバンクアドレス変換回路6からなる。
ロウバンクアドレス変換回路5は、外部から与えられた第1のロウバンクアドレスP0_RBSからこの第1のロウバンクアドレスP0_RBSとは異なる第2のロウバンクアドレスP0_RBS2を生成する。ロウバンクアドレス変換回路5は、さらに、第1のロウバンクアドレスP0_RBSを、ロウバンクアドレスP0_RBS´又はP1_RBS´として、選択スイッチ8又は10を介して、ポート0制御回路3及びポート1制御回路4のいずれか一方に供給し、第2のロウバンクアドレスP0_RBS2を他方に供給する。
図2は、ロウバンクアドレス変換回路5の回路図である。なお、図示の回路は、ロウバンクアドレス1ビット分の回路を示しており、実際には、この回路がロウバンクアドレスのビット数分設けられている。
ロウバンクアドレス変換回路5は、第1のロウバンクアドレスP0_RBS及び反転ビット選択信号AISELを入力とし、第2のロウバンクアドレスP0_RBS2を出力とするロウバンクアドレス変換部5aと、第1のロウバンクアドレスP0_RBS及び第2のロウバンクアドレスP0_RBS2を入力とし、ポート0基準信号P0STDに基づいて、これらバンクアドレスP0_RBS、P0_RBS2を選択的に選択スイッチ8及び10に振り分ける選択ゲート部5bから構成される。ここで、ポート0基準信号P0STDは、“H”の場合にポート0を基準とし、“L”の場合にポート1を基準とする信号である。
ロウバンクアドレス変換部5aは、第1のロウバンクアドレスP0_RBS及び反転ビット選択信号AISELを入力とするORゲートG1と、ロウバンクアドレスP0_RBSをインバータIV1により反転させた信号と反転ビット選択信号AISELをインバータIV2により反転させた信号を入力とするORゲートG2とを有する。これらORゲートG1及びG2の出力はNANDゲートG3に入力され、その出力はインバータIV3で反転されて第2のロウバンクアドレスP0_RBS2として出力されている。ここで、反転ビット選択信号AISELは、ロウバンクアドレスP0_RBS<0:B>で与えられるB+1ビットのうち、反転させたいビットを1とし、その他を0とするB+1ビットの値である。
選択ゲート部5bは、4つのトランスファゲートTR1〜TR4で構成される。トランスファゲートTR1及びTR2は、それぞれのソースに入力された第1のロウバンクアドレスP0_RBS及び第2のロウバンクアドレスP0_RBS2のいずれか一方を選択してロウバンクアドレスP0_RBS´として選択スイッチ8に供給する。また、トランスファゲートTR3及びTR4は、それぞれのソースに入力された第1のロウバンクアドレスP0_RBS及び第2のロウバンクアドレスP0_RBS2のいずれか一方を選択してロウバンクアドレスP1_RBS´として選択スイッチ10に供給する。トランスファゲートTR1及びTR4のNMOSトランジスタのゲート及びPMOSトランジスタのゲートには、それぞれポート0基準信号P0STD及びその反転信号が入力される。また、トランスファゲートTR2及びTR3のPMOSトランジスタのゲート及びNMOSトランジスタのゲートには、それぞれポート0基準信号P0STD及びその反転信号が入力される。この構成によれば、ポート0基準信号P0STD=“L”の場合、ポート0のロウバンクアドレスP0_RBS´及びポート1のロウバンクアドレスP1_RBS´は、それぞれ第2のロウバンクアドレスP0_RBS2及び第1のロウバンクアドレスP0_RBSとなる。逆に、ポート0基準信号P0STD=“H”の場合、ポート0のロウバンクアドレスP0_RBS´及びポート1のロウバンクアドレスP1_RBS´は、それぞれ第1のロウバンクアドレスP0_RBS及び第2のロウバンクアドレスP0_RBS2となる。
次に、この回路の動作を説明する。
ここでは、ロウバンクアドレスP0_RBSを3ビットの値“010”とし、反転ビット選択信号AISELを3ビットの値“001”とする。
この場合、ビット0については、P0_RBS<0>=0、AISEL<0>=1であるため、ORゲートG1、G2の出力は、それぞれ1、1になる。したがって、NANDゲートG3、インバータIV3を介してロウバンクアドレス変換部5aの出力は1になる。ビット1、ビット2についても同様に、ロウバンクアドレス変換部5aの出力は、1、0になる。よって、ロウバンクアドレス変換部5aの出力はロウバンクアドレスP0_RBS<0:2>の0ビット目を反転させた“011”となる。このロウバンクアドレス変換部5aの出力が第2のロウバンクアドレスP0_RBS2<0:2>となる。
ここで、ポート0基準信号P0STD=“H”の場合、トランスファゲートTR1及びTR4がオンされ、トランスファゲートTR2及びTR3がオフされる。よって、ロウバンクアドレスP0_RBS´は、第1のロウバンクアドレスP0_RBSである“010”となり、ロウバンクアドレスP1_RBS´は、第2のロウバンクアドレスP0_RBS2である“011”となる。逆に、ポート0基準信号P0STD=“L”の場合、トランスファゲートTR1及びTR4がオフされ、トランスファゲートTR2及びTR3がオンされる。よって、ロウバンクアドレスP0_RBS´は、第2のロウバンクアドレスP0_RBS2である“011”となり、ロウバンクアドレスP1_RBS´は、第1のロウバンクアドレスP0_RBSである“010”となる。
カラムバンクアドレス変換回路6は、外部から与えられた第1のカラムバンクアドレスP0_CBSからこの第1のカラムバンクアドレスP0_CBSとは異なる第2のカラムバンクアドレスP0_CBS2を生成する。カラムバンクアドレス変換回路6は、さらに、カラムバンクアドレスP0_CBSを、カラムバンクアドレスP0_CBS´又はP1_CBS´として、選択スイッチ9又は11を介して、ポート0制御回路3及びポート1制御回路4のいずれか一方に供給し、第2のカラムバンクアドレスP0_CBS2を他方に供給する。
図3は、カラムバンクアドレス変換回路6の回路図である。なお、図示の回路はカラムバンクアドレス1ビット分の回路を示しており、実際には、この回路がカラムバンクアドレスのビット数分設けられている。
カラムバンクアドレス変換回路6は、第1のカラムバンクアドレスP0_CBS及び反転ビット選択信号AISELを入力とし、第2のカラムバンクアドレスP0_CBS2を出力とするカラムバンクアドレス変換部6aと、第1のカラムバンクアドレスP0_CBS及び第2のカラムバンクアドレスP0_CBS2を入力とし、カラムバンクアドレス変換回路制御用デコーダ7から与えられるポート0カラムバンクアドレス選択信号CBSSEL0及びポート1カラムバンクアドレス選択信号CBSSEL1に基づいて、これらカラムバンクアドレスP0_CBS、P0_CBS2を選択的に選択スイッチ9及び11に振り分ける選択ゲート部6bから構成される。
カラムバンクアドレス変換部6aは、第1のカラムバンクアドレスP0_CBS及び反転ビット選択信号AISELを入力とするORゲートG4と、カラムバンクアドレスP0_CBSをインバータIV5により反転した信号と反転ビット選択信号AISELをインバータIV6により反転した信号を入力とするORゲートG5とを有する。これらORゲートG4及びG5の出力はNANDゲートG6に入力され、その出力はインバータIV7で反転されて第2のカラムバンクアドレスP0_CBS2として出力されている。ここで、反転ビット選択信号AISELは、カラムバンクアドレスP0_CBS<0:B>で与えられるB+1ビットのうち、反転させたいビットを1とし、その他を0とするB+1ビットの値である。
選択ゲート部6bは、4つのトランスファゲートTR5〜TR8で構成される。トランスファゲートTR5及びTR6は、それぞれのソースに入力された第1のカラムバンクアドレスP0_CBS及び第2のカラムバンクアドレスP0_CBS2のいずれか一方を選択してカラムバンクアドレスP0_CBS´として選択スイッチ9に供給する。また、トランスファゲートTR3及びTR4は、それぞれのソースに入力された第1のカラムバンクアドレスP0_CBS及び第2のカラムバンクアドレスP0_CBS2のいずれか一方を選択してカラムバンクアドレスP1_CBS´として選択スイッチ11に供給する。トランスファゲートTR5のNMOSトランジスタのゲート及びPMOSトランジスタのゲートには、それぞれポート0カラムバンクアドレス選択信号CBSSEL0及びその反転信号が入力される。一方、トランスファゲートTR6のPMOSトランジスタのゲート及びNMOSトランジスタのゲートには、それぞれポート0カラムバンクアドレス選択信号CBSSEL0及びその反転信号が入力される。また、トランスファゲートTR7のNMOSトランジスタのゲート及びPMOSトランジスタのゲートには、それぞれポート1カラムバンクアドレス選択信号CBSSEL1及びその反転信号が入力される。一方、トランスファトゲートTR8のNMOSトランジスタのゲート及びPMOSトランジスタのゲートには、それぞれポート1カラムバンクアドレス選択信号CBSSEL1及びその反転信号が入力される。この構成によれば、ポート0カラムバンクアドレス選択信号CBSSEL0=“L”、ポート1カラムバンクアドレス選択信号CBSSEL1=“H”の場合、カラムバンクアドレスP0_CBS´及びP1_CBS´は、それぞれ第2のカラムバンクアドレスP0_CBS2及び第1のカラムバンクアドレスP0_CBSとなる。逆に、ポート0カラムバンクアドレス選択信号CBSSEL0=“H”、ポート1カラムバンクアドレス選択信号CBSSEL1=“L”の場合、カラムバンクアドレスP0_CBS´及びP1_CBS´は、それぞれカラムバンクアドレスP0_CBS及び第2のカラムバンクアドレスP0_CBS2となる。
次に、この回路の動作を説明する。
ここでは、カラムバンクアドレスP0_CBSを3ビットの値“010”とし、反転ビット選択信号AISELを3ビットの値“001”とする。
この場合、ビット0については、P0_CBS<0>=0、AISEL<0>=1であるため、ORゲートG4、G5の出力は、それぞれ1、1になる。したがって、NANDゲートG6、インバータIV7を介してカラムバンクアドレス変換部6aの出力は1になる。ビット1、ビット2についても同様に、カラムバンクアドレス変換部6aの出力は、1、0になる。よって、カラムバンクアドレス変換部6aの出力はカラムバンクアドレスP0_CBS<0:2>の0ビット目を反転させた“011”となる。このカラムバンクアドレス変換部6aの出力が第2のカラムバンクアドレスP0_CBS2となる。
ここで、ポート0カラムバンクアドレス選択信号CBSSEL0=“H”、ポート1カラムバンクアドレス選択信号CBSSEL1=“L”の場合、トランスファゲートTR5及びTR8がオンされ、トランスファゲートTR6及びTR7がオフされる。よって、カラムバンクアドレスP0_CBS´は、第1のカラムバンクアドレスP0_CBSである“010”となり、カラムバンクアドレスP1_CBS´は、第2のカラムバンクアドレスP0_CBS2である“011”となる。逆に、ポート0カラムバンクアドレス選択信号CBSSEL0=“L”、ポート1カラムバンクアドレス選択信号CBSSEL1=“H”の場合、トランスファゲートTR5及びTR8がオフされ、トランスファゲートTR6及びTR7がオンされる。よって、カラムバンクアドレスP0_CBS´は、第2のカラムバンクアドレスP0_CBS2である“011”となり、カラムバンクアドレスP1_CBS´は、第1のカラムバンクアドレスP0_CBSである“010”となる。
カラムバンクアドレス変換回路制御用デコーダ7は、リード動作するポートを基準、すなわち外部から与えられる第1のカラムバンクアドレスP0_CBSを供給するポートとするための回路で、ライト信号/P0_WRITE、/P1_WRITE及びリード信号/P0_READ、/P1_READを入力とし、それら信号に基づいてカラムバンクアドレス変換回路6を制御する。
図4は、カラムバンクアドレス変換回路制御用デコーダ7の回路図である。
カラムバンクアドレス変換回路制御用デコーダ7は、リード信号/P1_READ及びライト信号/P0_WRITEを入力とするNORゲートG7、NORゲートG7の出力及びリード信号P0_READを入力とするNANDゲートG8、ポート0基準信号P0STD及びNANDゲートG8の出力を入力とするNORゲートG9を有する。NORゲートG9の出力は、ポート1カラムバンクアドレス選択信号CBSSEL1としてカラムバンクアドレス変換回路6に転送される。また、リード信号/P0_READ及びライト信号/P1_WRITEを入力とするNORゲートG10、このNORゲートG10の出力及びリード信号/P1_READを入力とするNANDゲートG11、このNANDゲートG11の出力及びポート0基準信号P0STDをインバータIV10で反転させた信号を入力とするNORゲートG12を有する。NORゲートG12の出力は、ポート0カラムバンクアドレス選択信号CBSSEL0としてカラムバンクアドレス変換回路6に転送される。
次に、この回路の動作を説明する。
まず、ポート0を基準とし、ポート0をリード動作、ポート1をライト動作で使用する場合について説明する。
この場合、各入力信号は、ポート0基準信号P0STD=“H”、ポート0のライト信号/P0_WRITE=“H”、ポート0のリード信号/P0_READ=“L”、ポート1のライト信号/P1_WRITE=“L”、ポート1のリード信号/P1_READ=“H”となっている。したがって、NORゲートG7の出力は“L”、NANDゲートG8の出力は“H”となり、その結果としてNORゲートG9の出力、つまりポート1カラムバンクアドレス選択信号CBSSEL1は“L”となる。一方、NORゲートG10の出力は“H”、NANDゲートG11の出力は“L”となり、その結果としてNORゲートG12の出力、つまりポート0カラムアドレス選択信号CBSSEL0は“H”となる。最終的に、ポート0のカラムバンクアドレスP0_CBS´は第1のカラムバンクアドレスP0_CBS、ポート1のカラムバンクアドレスP1_CBS´は、第2のカラムバンクアドレスP0_CSB2となる。
続いて、ポート1を基準とし、ポート0をライト動作、ポート1をリード動作で使用する場合について説明する。
この場合、各入力信号は、ポート0基準信号P0STD=“L”、ポート0のライト信号/P0_WRITE=“L”、ポート0のリード信号/P0_READ=“H”、ポート1のライト信号/P1_WRITE=“H”、ポート1のリード信号/P1_READ=“L”となっている。したがって、NORゲートG7の出力は“H”、NANDゲートG8の出力は“L”となり、その結果としてNORゲートG9の出力、つまりポート1カラムバンクアドレス選択信号CBSSEL1は、“H”となる。一方、NORゲートG10の出力は“L”、NANDゲートG11の出力は“H”となり、その結果としてNORゲートG12の出力、つまりポート0カラムアドレス選択信号CBSSEL0は“L”となる。最終的に、ポート0のカラムバンクアドレスP0_CBS´は第2のカラムバンクアドレスP0_CSB2、ポート1のカラムバンクアドレスP1_CBS´は、第1のカラムバンクアドレスP0_CBSとなる。
以上から分かる通り、2つのポートのうちリード動作を行うポートのカラムバンクアドレスP0_CBS´又はP1_CBS´に、外部から入力された第1のカラムバンクアドレスP0_CBSを供給し、ライト動作を行うポートの方に第2のカラムバンクアドレスP0_CBS2を供給するようにカラムバンクアドレス変換回路6を制御している。これは、リード動作に用いるカラムバンクアドレスP0_CBS´又はP1_CBS´を第2のバンクアドレスP0_CBS2とした場合、メモリテスタから与えられる比較値と第2のバンクアドレスP0_CBS2によりリードしたデータを比較することになり、メモリテスタにおいて正しいテストができなくなるためである。
図5は、ロウバンクアドレス変換回路5及びカラムバンクアドレス変換回路6によるポート0とポート1のバンクアドレス対応表の一例である。
反転ビット選択信号AISEL<2:0>が“001”である場合、外部からロウバンクアドレスRA_RBSとして“010”を与えると、ロウバンクアドレス変換回路5及びカラムバンクアドレス変換回路6では、1ビット目が反転された第2のバンクアドレスとして“011”が生成され、ポート1制御回路4に転送される。これにより、隣接するバンク#2及びバンク#3が活性化され、これらバンクに対するリード・ライト同時動作が可能になる。このように反転ビット選択信号AISELを設定しておくことで、隣接するバンク同士の干渉による誤動作等のテストをすることが可能である。さらに、反転ビット選択信号AISELは、任意に設定できるため、あらゆるバンクの組み合わせによる動作テストを柔軟に行うことができる。
本実施形態におけるライトデータ変換回路14は、外部から与えられた入力データDINをビット反転させ、データバッファ2に供給するものである。
図6は、ライトデータ変換回路14の回路図である。
ライトデータ変換回路14は、入力データDINを入力とするインバータIV11と、入力データDIN及びインバータIV11の出力をライトデータDWRとして選択的にデータバッファ2に出力するデータ選択部14aから構成される。
データ選択部14aは、入力データDINがソースに入力され、この入力データをドレインからデータバッファ2に出力するトランスファゲートTR9と、インバータIV11から出力される入力データDINを反転したデータがソースに入力され、この反転入力データをドレインからデータバッファ2に出力するトランスファゲートTR10とを有する。トランスファゲートTR9のNMOSトランジスタのゲート及びトランスファゲートTR10のPMOSトランジスタのゲートには、データ反転選択信号DISELが入力される。一方、トランスファゲートTR9のPMOSトランジスタのゲート及びトランスファゲートTR10のNMOSトランジスタのゲートには、データ反転選択信号DISELをインバータIV12で反転させた信号が入力される。
次に、この回路の動作を説明する。
データ反転選択信号DISEL=“L”の場合、トランスファゲートTR9、TR10はそれぞれオン、オフされる。したがって、データバッファ2には、入力データDINがそのまま出力される。逆に、データ反転選択信号DISEL=“H”の場合、トランスファゲートTR9、TR10はそれぞれオフ、オンされる。したがって、データバッファ2には、入力データDINをインバータIV16で反転させたデータが出力される。
このライトデータ変換回路14により、入力データDINと異なる出力データDOUTを生成することが可能となる。すなわち、一般的なメモリテスタでは、同時に1つのデータしか供給できない制約があるため、入力データDINと出力データDOUT(期待値)を異なるものにできなかった。しかし、入力データDINを反転させることで、これを可能にした。
特に、入力データDINをビット反転させることで、入力データDINと出力データDOUTのレベル極性を逆にすることができ、データのリークなど入力データDINと出力データDOUTを転送する両配線間の干渉をテストすることができる。
続いて、本実施形態によるリード・ライト同時動作のテストについて説明する。
図7は、本実施形態におけるリード・ライト同時動作のタイミングチャートであり、ポート0からバンクaにリード動作、ポート1からバンクbにライト動作を同時に行う場合である。
まず、ポート0のロウバンクアドレスP0_RBS及びロウアドレスP0_RAにバンクaのロウアドレスRAaを指定した上で、バンクアクティブ信号/P0_BACTを“L”にすると、バンクaが選択され活性化される(T0)。
次に、カラムバンクアドレスP0_CBS及びカラムアドレスP0_CAにバンクaのカラムアドレスCAaを指定したうえで、リード信号/P0_READを“L”にすると、バンクaが選択され(T2〜T10)、所定時間経過の後、出力データDOUTとして、バンクaのデータAaが読み出される(T6〜T13)。
一方、ポート1についても同様に、カラムバンクアドレスP1_RBS及びロウアドレスP0_RAにバンクbのロウアドレスRAb及びロウアドレスRAaを指定した上で、バンクアクティブ信号/P1_BACTを“L”にすると、バンクbが選択され活性化される(T0)。
次に、カラムバンクアドレスP1_CBS及びカラムアドレスP1_CAにバンクbのカラムアドレスCAbを指定したうえで、ライト信号/P1_WRITEを“L”にすると、バンクbが選択され、入力データDINとしてデータAbがバンクbに書き込まれる(T2〜T10)。
次に、本実施形態において、図7に示すリード・ライト同時動作の動作テストについて説明する。ここでは、記憶部1が2ポート4バンクメモリである半導体記憶装置を例に説明する。
図8は、本実施形態におけるリード・ライト同時動作のテストの概念図である。
予め、リード・ライト同時動作の動作テストの前に、ポート0あるいはポート1から4バンク全てのメモリセルに対し0を書き込んでおく(S1)。
次に、反転ビット選択信号AISELを“01”に設定し、入力データ反転選択信号DISELを“H”にする(S2)。
次に、ポート0からバンク#0の0を読み出しつつ、ポート1からバンク#1へデータを書き込む(S3)。
最後に、ポート1からバンク#2のデータを読み出しつつ、ポート0からバンク#3へデータを書き込む(S4)。
図9は、ポート0からバンク#0に対しリード動作をし、ポート1からバンク#1に対しライト動作をする時(S3)の動作テストのタイミングチャートである。
まず、メモリテスタからバンク#0のロウバンクアドレスRA#0を指定するとともにポート0に対しバンクアクティブ命令BACT#0、ポート1に対しバンクアクティブ命令BACT#1を与える。このとき、ロウバンクアドレス変換回路5では、メモリテスタから与えられた第1のロウバンクアドレスRA#0から第2のロウバンクアドレスRA#1が生成される。その後、基準となるポート0に対しては第1のロウバンクアドレスRA#0が出力され、他方のポート1に対しては、第2のロウバンクアドレスRA#1が出力される。これにより、バンク#0及びバンク#1が選択され、活性化される(T20)。
続いて、メモリテスタからバンク#0のカラムバンクアドレスCA#0を指定するとともにポート0に対しリード命令READ#0、ポート1に対してライト命令WRITE#1を与えるとともに、ライトデータWD#1、そのライトデータWD#1と同じ値を持つ期待値CD#0を設定する(T21〜)。このとき、カラムバンクアドレス変換回路6では、メモリテスタから与えられた第1のカラムバンクアドレスCA#0から第2のカラムバンクアドレスであるCA#1が生成される。その後、リード動作を行うポート0に対して第1のカラムバンクアドレスCA#0が出力され、他方のポート1に対しては、第2のカラムバンクアドレスCA#1が出力される。また、入力データWD#1は、ライトデータ変換回路14でビット反転された上で、データバッファ2に転送される(/WD#1)。これにより、バンク#1に対し、ライトデータ/WD#1が書き込まれる。一方、リード命令READ#0発行から所定時間経過後(図9では、リードレイテンシRL=3CLK)にバンク#0から読み出された出力データRD#0と期待値CD#0が比較される(T23〜)。
以上、リード・ライト同時動作完了後は、ポート0及びポート1に対し、バンクプリチャージ命令BPRC#0及びBPRC#1を与え、バンク#0及びバンク#1をアイドル状態にする(T31)。
図10は、ポート0でバンク#3に対しライト動作をさせると同時に、ポート1からバンク#2に対しリード動作をした時(S4)の動作テストのタイミングチャートである。
まず、メモリテスタからバンク#3のロウバンクアドレスRA#3を指定するとともにポート0に対しバンクアクティブ命令BACT#3、ポート1に対しバンクアクティブ命令BACT#2を与える。このとき、ロウバンクアドレス変換回路5では、メモリテスタから与えられた第1のロウバンクアドレスRA#3から第2のロウバンクアドレスRA#2が生成される。その後、基準となるポート0に対しては第1のロウバンクアドレスRA#3が出力され、他方のポート1に対しては、第2のロウバンクアドレスRA#2が出力される。これにより、バンク#2及びバンク#3が選択され、活性化される(T40)。
続いて、メモリテスタからバンク#3のカラムバンクアドレスCA#3を指定するとともにポート0に対しライト命令WRITE#3、ポート1に対してリード命令READ#2を与え、ライトデータWD#3、そのライトデータWD#3と同じ値を持つ期待値CD#2を設定する(T41〜)。このとき、カラムバンクアドレス変換回路6では、メモリテスタから与えられた第1のカラムバンクアドレスCA#3から第2のカラムバンクアドレス#2が生成される。その後、リード動作を行うポート1に対しては第1のカラムバンクアドレスCA#3が出力され、他方のポート0に対しては、第2のカラムバンクアドレスCA#2が出力される。また、ライトデータWD#3は、ライトデータ変換回路14でビット反転された上で、データバッファ2に転送される(/WD#3)。これにより、バンク#3に対し、ライトデータ/WD#3が書き込まれる。一方、リード命令READ#2発行から所定時間経過後(図10では、リードレイテンシRL=3CLK)にバンク#2から読み出されたリードデータRD#2と期待値CD#2が比較される(T43〜)。
以上、リード・ライト同時動作完了後は、ポート0及びポート1に対し、バンクプリチャージ命令BPRC#3及びBPRC#2を与え、バンク#3及びバンク#2をアイドル状態にする(T51)。
一般的なメモリテスタは、2つのポートに対し、同時に異なるアドレスを指定することができず、また、同時に異なるライトデータと期待値データを発生させることができない。したがって、従来技術に係る半導体記憶装置の場合、一般的なメモリテスタでは十分な機能テストができない問題があった。
この点、本実施形態によれば、一般的なメモリテスタを使用した場合であっても、異なるバンクへのリード・ライト同時動作のテストが可能である。
なお、本実施形態によれば、テスト時、常にポート1制御回路4へ入力されるロウアドレス、カラムアドレスは、外部から入力されるロウアドレスP0_RA、カラムアドレスP0_CAとなり、ポート0制御回路3に与えるロウアドレス、カラムアドレスと同じになる。しかし、この場合であっても、2ポートを使用した異なるバンクに対するリード・ライト同時動作のテストは可能である。
また、ポート0、ポート1それぞれに対して、異なるロウアドレス、カラムアドレスを指定したい場合には、ロウバンクアドレス変換回路5、カラムバンクアドレス変換回路6と同様の回路をロウアドレス、カラムアドレスに対して別に設けることで対応可能である。
[第2の実施形態]
図11は、本発明の第2の実施形態に係る半導体記憶装置のブロック図である。
図11は、本発明の第2の実施形態に係る半導体記憶装置のブロック図である。
本実施形態は、第1の実施形態に係る半導体記憶装置に、さらに、第3のロウバンクアドレスP0_RBS及びロウアドレスP0_RAの内容を保持するためのロウアドレスレジスタ115と、ロウレジスタ115で保持するロウアドレスP0_RA(以下、P0_RA1とする。)と、ロウアドレスP0_RA及びP1_RAを択一的にポート0制御回路3及びポート1制御回路4に転送するための選択スイッチ116及び117とを備えている。
ロウアドレスレジスタ115には、ロウバンクアドレスP0_RBS及びロウアドレスP0_RAが入力される他、現在入力されている第1のロウバンクアドレスP0_RBS及びロウアドレスP0_RAの保持を司令するロードアクト信号LDRACTと、現在保持している第3のロウバンクアドレスP0_RBS1及びロウアドレスP0_RA1をロウバンクアドレス変換回路105及び選択スイッチ116、117への転送を司令するウイズロウ信号WROWが入力される。これら入力信号は、ロウアドレスレジスタに含まれる制御回路により処理される。
選択スイッチ116及び117は、ロウアドレスレジスタ115の制御回路により制御される。これらは、通常、ロウアドレスP0_RA及びP1_RAを選択し、ポート0制御回路3及びポート1制御回路4に転送している。ここで、ロウアドレスレジスタ115がウイズロウ信号WROWを受けると、ロウアドレスレジスタ115の制御回路によって選択スイッチ116及び117が切り替えられ、ロウアドレスP0_RA1がポート0制御回路3及びポート1制御回路4に供給される。
本実施形態の動作について説明する。ここでは、2バンクをリード・ライト同時動作しているときに、さらに、第3、第4のバンクを活性化する場合について説明する。
図12は、本実施形態のリード・ライト・バンクアクティブ同時動作のタイミングチャートである。
まず、ポート0では、バンクアクティブ信号/P0_BACTを“L”にするとともにロウアドレスRAaを入力する。ここで第1のバンクであるバンクaが活性化される(T100)。次に、リード信号/P0_READを“L”にするとともにカラムアドレスCAaを入力する(T102〜T108)。そして、所定期間(図12においてはリードレイテンシ=3CLK)経過後、出力データDOUTとして第1のバンクaのデータAaが出力される(T106〜T121)。
一方、ポート1では、バンクアクティブ信号/P1_BACTを“L”にするとともにロウアドレスRAbを入力する。ここで第2のバンクであるバンクbが活性化される(T100)。次に、ライト信号/P1_WRITEを“L”にするとともにカラムアドレスCAbを入力する。これにより、入力データDINのデータAbがバンクbに書き込まれる(T102〜T118)。
さらに、バンクa及びバンクbに対するリード・ライト同時動作完了とともに、続けて第3のバンクであるバンクcに対するライト動作及び第4のバンクであるバンクdからのリード動作を開始するため(T119、T122)、バンクaからのリード動作及びバンクbへのライト動作中に、バンクc及びバンクdをアクティブにする(T116)。
以上の一連の動作において、もっとも問題になるのが、バンクaに対するリード動作及びバンクbに対するライト動作を同時に行っている時のバンクc及びバンクdのバンクアクティブ動作であり(T116)、2ポート多バンクメモリにおいて、電源電圧が低下するワーストケースにあたる。
図13は、図12に示すリード・ライト・バンクアクティブ同時動作をテストする場合のメモリテスタからの信号及び本実施形態におけるメモリ内部の信号のタイミングチャートである。
まず、第1及び第2のバンクであるバンクa及びバンクbに対するリード・ライト同時動作を行う前に、予め、メモリテスタから第3のバンクであるバンクcのロウバンクアドレスRBSc及びロウアドレスRAc0を指定した上で、ロードアクト命令LDACTを与える(T140)。これにより、バンクcのロウバンクアドレスRBSc及びロウアドレスRAc0がロウアドレスレジスタ115に保持される。
次に、メモリテスタからロウバンクアドレスRBSa及びロウアドレスRAa0を指定しつつ、ポート0及びポート1にバンクアクティブ命令BACTを与える。このとき、メモリ内部のロウバンクアドレス変換回路105に入力されたロウバンクアドレスRSBaから第2のロウバンクであるバンクbのロウバンクアドレスRSBbが生成される。これにより、バンクa及びバンクbがアクティブになる(T141)。
次に、ポート0及びポート1に対しリード命令READ及びライト命令WRITEを与える(T142)。これにより、バンクbに対するライト動作(T142〜T157)が開始される。また、所定期間経過後、バンクaに対するリード動作(図13にないT145〜T160)が開始される。ここで、バンクbに対する入力データ/Db0〜/Dbnは、メモリテスタから与えられた入力データDb0〜Dbnをメモリ内部のライトデータ変換回路14によりビット反転させたものである。
そして、バンクa及びバンクbに対するリード・ライト同時動作中に、メモリテスタからウイズロウ命令WROWを与えることで、ロウアドレスレジスタ115に保持されていた第3のバンクのロウバンクアドレスRBSc及びロウアドレスRAc0と、入力されたバンクアドレスRBScから生成された第4のバンクであるバンクdのバンクアドレスRBSd及びロウアドレスRAc0と同一のロウアドレスRAd0とがポート0及びポート1に与えられバンクc及びバンクdがアクティブになる(T155)。これにより、バンクaに対するリード動作及びバンクbに対するライト動作完了直後(T160、T157)後すぐにバンクcに対するライト動作及びバンクdに対するリード動作が開始される(T158、T160)。
第2の実施形態によれば、一般的なメモリテスタを使用しても、電源電圧が低下するワーストケースについても十分に動作テスト可能な2ポート多バンクメモリなどの半導体記憶装置を提供することができる。
[第3の実施形態]
第3の実施形態に係る半導体記憶装置は、第2の実施形態に係る半導体記憶装置のロウアドレスレジスタ115を複数有する構成となる。
第3の実施形態に係る半導体記憶装置は、第2の実施形態に係る半導体記憶装置のロウアドレスレジスタ115を複数有する構成となる。
この構成によれば、図14に示すように、第1及び第2のバンクであるバンクa及びバンクbに対するリード・ライト同時動作をしつつ(T203〜T218)、第3及び第4のバンクであるバンクc及びバンクdをアクティブにし(T216)、さらに、第5及び第6のバンクであるバンクe及びバンクfをアクティブにする(T217)リード・ライト・バンクアクティブ同時動作の動作テストにも対応することができる。
図14のような動作をテストする場合、第2の実施形態に係る半導体記憶装置に対し1個のロウアドレスレジスタ115´を追加し、合計2個のロウアドレスレジスタを備えれば良い。
まず、予めロウアドレスレジスタ115に第3のバンクであるバンクcのロウアドレスRAcを保持し、新たに追加されたロウアドレスレジスタ115´に第5のバンクであるバンクeのロウアドレスRAeを保持しておく。
次に、バンクaとバンクbを活性化(T200)し、バンクa及びバンクbに対するリード・ライト同時動作を行う(T203〜T218)。このリード・ライト同時動作中にロウアドレスレジスタ115に対してウイズロウ信号WROWを与えると、ロウアドレスレジスタ115が保持するバンクcのロウバンクアドレスRAcがロウバンクアドレス変換回路105に転送される。これを受けたロウバンクアドレス変換回路105により、第4のバンクであるバンクdのロウバンクアドレスRAdが生成され、ポート0制御回路3及びポート1制御回路に転送される。この時、バンクアクティブ信号/P0_BACT及び/P1_BACTを“L”に活性化することで、バンクc及びバンクdが活性化される(T216)。さらに、続けて、ロウアドレスレジスタ115´に対してウイズロウ信号WROWを与えると、ロウアドレスレジスタ115´が保持するバンクeのロウバンクアドレスRAeがロウバンクアドレス変換回路105に転送される。これを受けたロウバンクアドレス変換回路105により、第6のバンクであるバンクfのロウバンクアドレスRAfが生成され、ポート0制御回路3及びポート1制御回路4に転送される。この時、バンクアクティブ信号/P0_BACT及び/P1_BACTを“L”に活性化することで、バンクe及びバンクfが活性化される(T217)。
本実施形態によれば、1個のロウアドレスレジスタ毎に1個の異なるロウバンクアドレスを保持しておくことができるため、リード・ライト同時動作中であっても、第2の実施形態に比べ、より多くのバンクを活性化することが可能となる。
なお、第2の実施形態に係る半導体記憶装置のロウアドレスレジスタ115に対し、保持しているロウバンクアドレスをウイズロウ信号WROW入力毎にカウントアップする更新手段を備えた場合であっても同様の効果を得ることができる。
1・・・記憶部、2・・・データバッファ、3・・・ポート0制御回路、4・・・ポート1制御回路、5、105・・・ロウバンクアドレス変換回路、5a・・・ロウバンクアドレス変換部、
5b・・・選択ゲート部、6・・・カラムバンクアドレス変換回路、6a・・・カラムバンクアドレス変換部、6b・・・選択ゲート部、7・・・カラムバンクアドレス変換回路制御用デコーダ、9、10、11、12、13・・選択スイッチ、14・・・ライトデータ変換回路、14a・・・データ選択部、115・・・ロウアドレスレジスタ、AISEL・・・反転ビット選択信号、CBSSEL0・・・ポート0カラムバンクアドレス選択信号、CBSSEL1・・・ポート1カラムバンクアドレス選択信号、DISEL・・・データ反転選択信号、DOUT・・・出力データ、
DWR・・・ライトデータ、G1、G2、G4、G5・・・ORゲート、G3、G6、G8、G11・・・NANDゲート、G7、G9、G10、G12・・・NORゲート、IV・・・インバータ、
LDACT・・・ロードアクト信号、P0_BACT・・・バンクアクティブ信号、P0_BPRC、P1_BPRC・・・バンクプリチャージ信号、P0_CA、P1_CA・・・カラムアドレス、
P0_CBS、P0_CBS´、P1_CBS、P1_CBS´・・・カラムバンクアドレス、P0_RA、P1_RA・・・ロウアドレス、P0_RBS、P0_RBS´、P1_RBS、P1_RBS´・・・ロウバンクアドレス、/P0_READ、/P1_READ・・・リード信号、/P0_WRITE、/P1_WRITE・・・ライト信号、P0STD・・・ポート0基準信号、
TM・・・テストモード信号、TR・・・トランスファゲート、WROW・・・ウイズロウ信号。
5b・・・選択ゲート部、6・・・カラムバンクアドレス変換回路、6a・・・カラムバンクアドレス変換部、6b・・・選択ゲート部、7・・・カラムバンクアドレス変換回路制御用デコーダ、9、10、11、12、13・・選択スイッチ、14・・・ライトデータ変換回路、14a・・・データ選択部、115・・・ロウアドレスレジスタ、AISEL・・・反転ビット選択信号、CBSSEL0・・・ポート0カラムバンクアドレス選択信号、CBSSEL1・・・ポート1カラムバンクアドレス選択信号、DISEL・・・データ反転選択信号、DOUT・・・出力データ、
DWR・・・ライトデータ、G1、G2、G4、G5・・・ORゲート、G3、G6、G8、G11・・・NANDゲート、G7、G9、G10、G12・・・NORゲート、IV・・・インバータ、
LDACT・・・ロードアクト信号、P0_BACT・・・バンクアクティブ信号、P0_BPRC、P1_BPRC・・・バンクプリチャージ信号、P0_CA、P1_CA・・・カラムアドレス、
P0_CBS、P0_CBS´、P1_CBS、P1_CBS´・・・カラムバンクアドレス、P0_RA、P1_RA・・・ロウアドレス、P0_RBS、P0_RBS´、P1_RBS、P1_RBS´・・・ロウバンクアドレス、/P0_READ、/P1_READ・・・リード信号、/P0_WRITE、/P1_WRITE・・・ライト信号、P0STD・・・ポート0基準信号、
TM・・・テストモード信号、TR・・・トランスファゲート、WROW・・・ウイズロウ信号。
Claims (5)
- 第1及び第2のポートを有し複数のバンクからなる記憶部と、
外部から入力された第1のバンクアドレスをこの第1のバンクアドレスとは異なる第2のバンクアドレスに変換し、前記第1のバンクアドレスを前記第1及び第2のポートの一方に供給すると共に前記第2のバンクアドレスを前記第1及び第2のポートの他方に供給するバンクアドレス変換回路と、
外部から入力された入力データをこの入力データとは異なるライトデータに変換し、前記入力データを前記第1及び第2のポートの一方に供給すると共に前記変換されたライトデータを前記第1及び第2のポートの他方に供給するライトデータ変換回路と
を備えたことを特徴とする半導体記憶装置。 - 前記第1のバンクアドレスは、第1のロウバンクアドレス及び第1のカラムバンクアドレスからなり、前記第2のバンクアドレスは、第2のロウバンクアドレス及び第2のカラムバンクアドレスからなり、
前記バンクアドレス変換回路は、前記第1のロウバンクアドレスを前記第2のロウバンクアドレスに変換するロウバンクアドレス変換回路と、前記第1のカラムバンクアドレスを前記第2のカラムバンクアドレスに変換するカラムバンクアドレス変換回路とを有する
ことを特徴とする請求項1記載の半導体記憶装置。 - 前記入力データが与えられるポートに前記第1のカラムバンクアドレスを供給するように前記カラムバンクアドレス変換回路を制御するカラムバンクアドレス変換回路制御用デコーダを備えた
ことを特徴とする請求項2記載の半導体記憶装置。 - 第3のロウバンクアドレスを記憶するロウバンクアドレスレジスタと、
前記第1及び第2のバンクアドレスにより指定された前記記憶部の第1のバンク及び第2のバンクがリード及びライトされている期間に、前記ロウバンクアドレスレジスタに記憶された第3のロウバンクアドレスを前記バンクアドレス変換回路にて第4のロウバンクアドレスに変換し、前記第3及び第4のロウバンクアドレスに基づいて前記記憶部の第3のバンク及び第4のバンクをアクティブ状態にする制御回路と
を備えたことを特徴とする請求項2又は3記載の半導体記憶装置。 - 前記第3及び第4のロウバンクアドレスを更新する手段を備えたことを特徴とする請求項4記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139001A JP2009289307A (ja) | 2008-05-28 | 2008-05-28 | 半導体記憶装置 |
US12/470,928 US8134884B2 (en) | 2008-05-28 | 2009-05-22 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139001A JP2009289307A (ja) | 2008-05-28 | 2008-05-28 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009289307A true JP2009289307A (ja) | 2009-12-10 |
Family
ID=41381219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008139001A Pending JP2009289307A (ja) | 2008-05-28 | 2008-05-28 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8134884B2 (ja) |
JP (1) | JP2009289307A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012525662A (ja) * | 2009-04-29 | 2012-10-22 | マイクロン テクノロジー, インク. | マルチポートメモリデバイスおよび方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8488368B2 (en) * | 2011-02-02 | 2013-07-16 | International Business Machines Corporation | Method for selectable guaranteed write-through with early read suppression |
KR102166762B1 (ko) * | 2013-12-26 | 2020-10-16 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
KR20170033593A (ko) * | 2015-09-17 | 2017-03-27 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01162299A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | マルチポートメモリ試験装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05109279A (ja) | 1991-03-19 | 1993-04-30 | Fujitsu Ltd | マルチポートメモリ |
US5875470A (en) * | 1995-09-28 | 1999-02-23 | International Business Machines Corporation | Multi-port multiple-simultaneous-access DRAM chip |
JP3807582B2 (ja) * | 1999-02-18 | 2006-08-09 | 株式会社ルネサステクノロジ | 情報処理装置及び半導体装置 |
JP2000339999A (ja) | 1999-05-28 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2002270000A (ja) | 2001-03-12 | 2002-09-20 | Ricoh Co Ltd | 半導体記憶装置 |
JP3784766B2 (ja) * | 2002-11-01 | 2006-06-14 | 株式会社半導体理工学研究センター | 多ポート統合キャッシュ |
JP4656862B2 (ja) * | 2004-05-28 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7873776B2 (en) * | 2004-06-30 | 2011-01-18 | Oracle America, Inc. | Multiple-core processor with support for multiple virtual processors |
US7965530B2 (en) * | 2005-05-21 | 2011-06-21 | Samsung Electronics Co., Ltd. | Memory modules and memory systems having the same |
DE102006045248A1 (de) * | 2005-09-29 | 2007-04-19 | Hynix Semiconductor Inc., Ichon | Multiport-Speichervorrichtung mit serieller Eingabe-/Ausgabeschnittstelle |
US7870326B2 (en) * | 2006-07-28 | 2011-01-11 | Samsung Electronics Co., Ltd. | Multiprocessor system and method thereof |
KR100695437B1 (ko) * | 2006-04-13 | 2007-03-16 | 주식회사 하이닉스반도체 | 멀티 포트 메모리 소자 |
US7752398B2 (en) * | 2006-05-23 | 2010-07-06 | Lsi Corporation | Multi-port memory architecture for storing multi-dimensional arrays I |
TW200813724A (en) * | 2006-07-28 | 2008-03-16 | Samsung Electronics Co Ltd | Multipath accessible semiconductor memory device with host interface between processors |
JP4205743B2 (ja) * | 2006-08-22 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体装置 |
US7870351B2 (en) * | 2007-11-15 | 2011-01-11 | Micron Technology, Inc. | System, apparatus, and method for modifying the order of memory accesses |
-
2008
- 2008-05-28 JP JP2008139001A patent/JP2009289307A/ja active Pending
-
2009
- 2009-05-22 US US12/470,928 patent/US8134884B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01162299A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | マルチポートメモリ試験装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012525662A (ja) * | 2009-04-29 | 2012-10-22 | マイクロン テクノロジー, インク. | マルチポートメモリデバイスおよび方法 |
US8930642B2 (en) | 2009-04-29 | 2015-01-06 | Micron Technology, Inc. | Configurable multi-port memory device and method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20090300261A1 (en) | 2009-12-03 |
US8134884B2 (en) | 2012-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7327613B2 (en) | Input circuit for a memory device | |
JP2000163988A (ja) | 半導体記憶装置 | |
CN104081372B (zh) | 配置成提供对多个组的同时读/写访问的存储器 | |
US20120155200A1 (en) | Memory device, memory system including the same, and control method thereof | |
US8441879B2 (en) | Semiconductor memory device requiring refresh operation | |
KR100890381B1 (ko) | 반도체 메모리 소자 | |
US7508706B2 (en) | Nonvolatile semiconductor memory device provided with data register for temporarily holding data in memory array | |
JP2009289307A (ja) | 半導体記憶装置 | |
US8081534B2 (en) | Automatic scrambling of input/output data according to row addresses in a semiconductor memory device | |
KR100967026B1 (ko) | 불휘발성 메모리 장치 및 그 캐쉬리드 방법 | |
US20150036419A1 (en) | Semiconductor apparatus and data reading method | |
KR100936792B1 (ko) | 반도체 메모리 장치의 라이트 데이터 로딩 제어 회로 및방법 | |
US7764548B2 (en) | Semiconductor memory device which delays refreshment signal for performing self-refreshment | |
KR100242453B1 (ko) | 반도체 장치 | |
JP2005285230A (ja) | 半導体記憶装置 | |
US7929355B2 (en) | Memory device performing write leveling operation | |
CN107093447B (zh) | 存储器装置 | |
JP2006004475A (ja) | 半導体集積回路装置 | |
US6115317A (en) | Semiconductor memory device for masking data by controlling column select line signals | |
JP4184036B2 (ja) | 半導体記憶装置およびそのテスト方法 | |
JP4952194B2 (ja) | 半導体記憶装置 | |
US20150046774A1 (en) | Semiconductor device and error correction information writing method | |
US7991945B2 (en) | Semiconductor memory device and semiconductor device | |
US7760556B2 (en) | Data path circuit in a flash memory device | |
KR100974209B1 (ko) | 메모리 장치의 셀프 리프레쉬 주기 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |