KR100974209B1 - 메모리 장치의 셀프 리프레쉬 주기 제어장치 - Google Patents

메모리 장치의 셀프 리프레쉬 주기 제어장치 Download PDF

Info

Publication number
KR100974209B1
KR100974209B1 KR1020040057318A KR20040057318A KR100974209B1 KR 100974209 B1 KR100974209 B1 KR 100974209B1 KR 1020040057318 A KR1020040057318 A KR 1020040057318A KR 20040057318 A KR20040057318 A KR 20040057318A KR 100974209 B1 KR100974209 B1 KR 100974209B1
Authority
KR
South Korea
Prior art keywords
signal
refresh
memory device
test mode
refresh signal
Prior art date
Application number
KR1020040057318A
Other languages
English (en)
Other versions
KR20060008434A (ko
Inventor
추신호
송성휘
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057318A priority Critical patent/KR100974209B1/ko
Publication of KR20060008434A publication Critical patent/KR20060008434A/ko
Application granted granted Critical
Publication of KR100974209B1 publication Critical patent/KR100974209B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 외부에서 메모리 장치 내부의 셀프 리프레쉬 주기를 조절할 수 있는 메모리 장치의 셀프 리프레쉬 주기 제어장치를 개시한다. 개시된 본 발명은 셀프 리프레쉬 커맨드 신호를 수신하는 커맨드 디코더와, 상기 커맨드 디코더의 출력신호를 수신하여 일정 주기의 제1리프레쉬 신호를 발생하는 주파수 발생부와, 외부 입력신호와 인에이블 신호 및 테스트 모드 신호를 수신하여 제2리프레쉬 신호와 데이터를 출력하는 입력버퍼와, 상기 제1리프레쉬 신호와 상기 제2리프레쉬 신호 및 상기 테스트 모드 신호를 수신하고, 상기 제1리프레쉬 신호와 상기 제2리프레쉬 신호 중 하나의 리프레쉬 신호를 선택하여 메모리 셀 블럭으로 전달하는 주파수 선택 발생부를 구비하며, 상기 주파수 선택 발생부는 메모리 장치가 정상 모드일 경우, 제1리프레쉬 신호를 선택하고, 메모리 장치가 테스트 모드일 경우, 제2리프레쉬 신호를 선택한다.

Description

메모리 장치의 셀프 리프레쉬 주기 제어장치{Device for controlling the self refresh period in a memory device}
도 1은 종래의 메모리 장치의 셀프 리프레쉬 동작을 설명하기 위한 블럭도.
도 2는 도 1의 입력버퍼를 설명하기 위한 회로도.
도 3은 본 발명에 따른 메모리 장치의 셀프 리프레쉬 동작을 설명하기 위한 블럭도.
도 4는 도 3의 입력버퍼를 설명하기 위한 회로도.
도 5는 도 3의 주파수 선택 발생부를 설명하기 위한 회로도.
- 도면의 주요 부분에 대한 부호의 설명 -
11, 31 : 커맨드 디코더 12, 32 : 주파수 발생부
12, 33 : 메모리 셀 블럭 14, 34 : 입력버퍼
35 : 주파수 선택 발생부 41 : 비교부
42 : 제어부 43 : 출력부
본 발명은 메모리 장치의 셀프 리프레쉬 주기 제어장치에 관한 것으로, 보다 상세하게는, 외부에서 메모리 장치 내부의 셀프 리프레쉬 주기를 조절할 수 있는 메모리 장치의 셀프 리프레쉬 주기 제어장치에 관한 것이다.
잘 알려져 있는 바와 같이, 휘발성 메모리 장치에서 데이터를 저장하는 메모리 셀의 경우, 그 자체가 가지는 누설전류 성분으로 인해서 저장하고 있는 데이터를 일정 시간 이상은 유지를 못하는 단점이 있다.
이러한 한계를 보상해주기 위해서 시스템에서는 일정 시간마다 메모리 장치가 데이터를 다시 복원할 수 있도록 하는 리프레쉬 동작을 수행하게 된다. 이러한 리프레쉬 동작은 시스템이 정상 동작 중에 리프레쉬 동작을 하는 오토 리프레쉬와 시스템이 장시간 동안 동작을 하지 않을 경우 리프레쉬 동작을 하는 셀프 리프레쉬 (self refresh)가 있다.
여기서, 시스템이 장시간 동안 동작을 하지 않을 경우, 전력소모를 줄이기 위해 메모리 장치는 최소한의 동작만을 수행하는 상태를 유지하게 되고, 이러한 상태에서도 메모리가 데이터를 정확히 유지 하기 위해서는 리프레쉬 동작이 필수적으로 수행되어야 한다. 이때 수행되는 리프레쉬 동작을 셀프 리프레쉬(self refresh)라고 한다.
또한, 리프레쉬 동작은 기본적으로 정상 동작인 로우 액티브(row active), 프리차지(precharge) 동작과 동일하다. 즉, 메모리 셀에 저장되어 있는 데이터를 감지 증폭기로 증폭한 후 이 데이터를 다시 메모리 셀에 저장시키는 일련의 과정으로 이루어진다.
한편, 셀프 리프레쉬 동작의 경우 메모리 장치 외부로부터의 명령없이 일정 시간마다 리프레쉬 동작이 이루어져야하기 때문에 셀프 리프레쉬 동작은 칩 내부에서 독립적으로 이루어진다.
즉, 외부에서 로우 액티브 명령이 인가되지 않아도 로우 액티브 동작이 수행되고 프리차지 동작이 연이어 수행되어야 한다.
이하에서는 도 1을 참조하여 종래 메모리 장치의 셀프 리프레쉬 동작에 대해 설명하도록 한다.
도시된 바와 같이, 외부에서 셀프 리프레쉬 커맨드(command) 신호(SRC)가 인가되면 메모리 장치 내부의 커맨드 디코더(11)는 셀프 리프레쉬 신호(SRF)를 주파수 발생부(12)로 전달한다. 상기 주파수 발생부(12)는 일정 주기를 갖는 리프레쉬 신호(ISRF)를 메모리 셀 블럭(13)으로 전달하고, 상기 메모리 셀 블럭(13)은 리프레쉬 동작을 수행하게 된다.
또한, 입력버퍼(14)는 메모리 장치의 인에이블 신호(en)에 의해 인에이블 되면, 외부에서 인가된 입력신호(in)와 기준신호(vref)를 비교하여 출력 데이터 (data)를 메모리 셀(13)로 전달한다.
자세하게, 도 2에 도시된 바와 같이, 입력버퍼는 4개의 PMOS트랜지스터(P1, P2, P3, P4)와 3개의 NMOS트랜지스터(N1, N2, N3)로 구성된 비교부와 상기 비교부의 출력신호를 수신하는 인버터(IN1)를 구비한다.
상기 비교부에는 인에이블 신호(en)와 입력신호(in)와 기준신호(vref)가 인가된다. 인에이블 신호(en)에 의해 비교부가 인에이블되면, 즉, 인에이블 신호(en)가 하이레벨이 되어 PMOS트랜지스터(P1, P4)는 턴오프되고, NMOS트랜지스터(N3)가 턴온되면, 비교부는 두 입력신호(in)와 기준신호(vref)를 비교하여 출력신호를 인버터(IN1)로 전달한다. 인버터(IN1)는 수신한 비교부의 출력신호를 반전하여 출력 데이터(data)를 메모리 셀 블럭으로 전달한다.
그러나, 종래 메모리 장치의 셀프 리프레쉬 주기는 커맨드 신호에 의해 고정된 주기를 갖는다. 그 결과, 메모리 장치가 안정적인 셀프 리프레쉬 동작을 하도록 리프레쉬 주기의 변경이 필요할지라도 변경이 어려워 안정적인 리프레쉬 동작을 수행할 수 없다.
따라서, 본 발명은 전술한 바와 같은 종래의 문제점을 해결하기 위해 제안된 것으로서, 본 발명은 외부에서 메모리 장치의 셀프 리프레쉬 주기를 용이하게 변경할 수 있는 메모리 장치의 셀프 리프레쉬 제어장치를 제공함에 그 목적이 있다.
이와 같은 목적을 달성하기 위해, 본 발명은, 셀프 리프레쉬 커맨드 신호를 수신하는 커맨드 디코더; 상기 커맨드 디코더의 출력신호를 수신하여 일정 주기의 제1리프레쉬 신호를 발생하는 주파수 발생부; 외부 입력신호와 인에이블 신호 및 테스트 모드 신호를 수신하여 제2리프레쉬 신호와 데이터를 출력하는 입력버퍼; 상기 제1리프레쉬 신호와 상기 제2리프레쉬 신호 및 상기 테스트 모드 신호를 수신하고, 상기 제1리프레쉬 신호와 상기 제2리프레쉬 신호 중 하나의 리프레쉬 신호를 선택하여 메모리 셀 블럭으로 전달하는 주파수 선택 발생부를 구비하며, 상기 주파수 선택 발생부는 메모리 장치가 정상 모드일 경우, 제1리프레쉬 신호를 선택하고, 메모리 장치가 테스트 모드일 경우, 제2리프레쉬 신호를 선택하는 것을 특징으로 하는 메모리 장치의 셀 프 리프레쉬 주기 제어장치를 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하도록 한다.
도 3은 본 발명에 따른 메모리 장치의 셀프 리프레쉬 동작을 설명하기 위한 도면이다.
도시된 바와 같이, 도 3 의 회로 블럭은 커맨드 디코더(31), 주파수 발생부 (32), 메모리 셀 블럭(33), 입력버퍼(34), 주파수 선택 발생부(35)를 구비한다.
상기 커맨드 디코더(31)는 외부에서 인가되는 셀프 리프레쉬 커맨드 신호 (SRC)를 수신하여 셀프 리프레쉬 신호(SRF)를 주파수 발생부(32)로 전달한다. 그리고, 셀프 리프레쉬 신호(SRF)를 수신한 주파수 발생부(32)는 일정한 주기를 갖는 내부 리프레쉬 신호(ISRFP)를 주파수 선택 발생부(35)로 전달한다.
또한, 상기 입력버퍼(34)는 외부에서 인가되는 입력신호(in), 기준신호 (vref), 인에이블 신호(en), 테스트 모드 신호(ten)를 수신하여 출력 데이터(data)는 메모리 셀 블럭(33)으로 전달하고, 외부 리프레쉬 신호(ESRFP)는 주파수 선택 발생부(35)로 전달한다.
상기 주파수 선택 발생부(35)는 테스드 모드 신호(ten)와 내부 리프레쉬 신호(ISRFP), 외부 리프레쉬 신호(ESRFP)를 수신한다. 이러한 신호를 수신한 주파수 선택 발생부(35)는 테스트 모드 신호(ten)에 따라 수신한 내부 리프레쉬 신호 (ISRFP)와 외부 리프레쉬 신호(ESRFP) 중 하나의 신호를 선택하여 메모리 셀 블럭 (33)으로 전달하고, 주파수 선택 발생부(35)로부터 전달된 리프레쉬 신호(SRFP)의 주기로 메모리 셀 블럭(33)은 리프레쉬 동작을 수행하게 된다.
여기서, 메모리 장치가 정상동작 모드일 경우, 주파수 선택 발생부(35)는 내부 리프레쉬 신호(ISRFP)를 선택하여 내부 리프레쉬 신호(ISRFP)의 주기를 갖는 리프레쉬 신호(SRFP)를 메모리 셀 블럭(33)에 전달한다.
또한, 메모리 장치가 테스트 모드일 경우, 주파수 선택 발생부(35)는 외부 리프레쉬 신호(ESRFP)를 선택하여 외부 리프레쉬 신호(ESRFP)의 주기를 갖는 리프레쉬 신호(SRFP)를 메모리 셀 블럭(33)에 전달한다.
즉, 셀프 리프레쉬 주기를 변경할 경우, 메모리 장치를 테스트 모드로 전환하고, 입력버퍼(34)로 변경할 주기를 갖는 신호를 인가하면, 입력버퍼(34)는 인가된 신호의 주기를 갖는 외부 리프레쉬 신호(ESRFP)를 주파수 선택 발생부(35)로 전달한다. 그러면 주파수 선택 발생부(35)는 외부 리프레쉬 신호(ESRFP)를 선택하여 외부 리프레쉬 신호(ESRFP)의 주기를 갖는 리프레쉬 신호(SRFP)를 메모리 셀 블럭 (33)으로 전달하고, 메모리 셀 블럭(33)은 변경된 주기로 리프레쉬 동작을 하게 된다.
도 4는 도 3에 도시된 입력버퍼의 내부 회로를 도시한 도면이다.
도시된 바와 같이, 입력버퍼는 비교부(41), 제어부(42), 출력부(43)를 구비한다.
상기 비교부(41)는 4개의 PMOS트랜지스터(P1, P2, P3, P4)와 3개의 NMOS트랜 지스터(N1, N2, N3)를 구비하며, 4개의 PMOS트랜지스터(P1, P2, P3, P4)는 비교부 (41)의 전류원으로 동작하고, 2개의 NMOS트랜지스터(N1, N2)는 외부에서 인가되는 입력신호(in)와 기준신호(vref)를 수신한다. 또한, 나머지 1개의 NMOS트랜지스터 (N1)은 비교부(41)를 인에이블시키는 동작을 한다.
만약, 상기 NMOS트랜지스터(N1)가 턴온되면 비교부(41)는 인에이블되어 NMOS트랜지스터(N1. N2)의 게이트 단자로 인가된 입력신호(in)와 기준신호(vref)를 비교하여 출력신호를 출력부(43)로 전달한다. 반면, NMOS트랜지스터(N1)가 턴오프되면 비교부(41)는 디스에이블된다.
또한, 상기 제어부(42)는 노어(NOR)게이트(NG1)와 인버터(IN)를 구비하며, 제어부(42)의 노어게이트(NG1)에 메모리 장치의 인에이블 신호(en)와 테스트 모드 신호(ten)가 인가되고, 노어게이트(NG1)의 출력신호는 인버터(IN1)로 전달된다.
즉, 상기 제어부(42)는 인에이블 신호(en)와 테스트 모드 신호(ten) 중 어느 하나의 신호라도 하이레벨이 되면, 하이레벨의 출력신호를 비교부(41)에 전달하여 비교부(41)를 인에이블시킨다. 반면, 두 신호(en, ten) 모두가 로우레벨이 되면, 로우레벨의 출력신호를 비교부(41)에 전달하여 비교부(41)를 디스에이블시킨다.
상기 출력부(43)는 2개의 인버터(IN2, IN3)를 구비하며, 비교부(41)의 출력신호를 반전하여 각각 출력 데이터(data)와 외부 리프레쉬 신호(ESRFP)로 출력한다.
도 5는 도 3의 주파수 선택 발생부의 내부 회로를 도시한 도면이다.
도시된 바와 같이, 주파수 선택 발생부는 3개의 낸드(NAND)게이트(NG1, NG2, NG3)와 1개의 인버터(IN1)를 구비한다. 2개의 낸드게이트(NG1, NG2)에는 내부 리프레쉬 신호(ISRFP)와 인버터(IN1)에 의해 반전된 테스트 모드 신호(ten) 및 외부 리프레쉬 신호(ESRFP)와 테스트 모드 신호(ten)가 각각 인가된다. 그리고, 상기 2개의 낸드게이트(NG1, NG2)의 출력신호는 나머지 1개의 낸드게이트(NG3)로 전달되고, 낸드게이트(NG3)은 리프레쉬 신호(SRFP)를 출력한다.
여기서, 메모리 장치가 정상 모드일 경우, 테스트 모드 신호(ten)는 로우레벨이 되고, 리프레쉬(SRFP)는 내부 리프레쉬 신호(ISRFP)가 된다. 그리고 메모리 장치가 테스트 모드일 경우, 테스트 모드 신호(ten)는 하이레벨이 되고, 리프레쉬 신호(SRFP)는 외부 리프레쉬 신호(ESRFP)가 된다.
이와 같이, 본 발명에 따른 메모리 장치의 셀프 리프레쉬 주기 제어장치에 의한 메모리 장치의 셀프 리프레쉬 주기는 메모리 장치가 정상 모드일 경우, 내부 셀프 리프레쉬 신호(ISRFP)의 주기를 갖고, 메모리 장치가 테스트 모드일 경우, 외부 셀프 리프레쉬 신호(ESRFP)의 주기를 갖게 된다.
이상에서 알 수 있는 바와 같이, 본 발명은 메모리 장치가 테스트 모드일 경우, 리프레쉬 신호는 외부에서 인가된 신호의 주기를 갖음으로써 셀프 리프레쉬의 주기를 용이하게 변경할 수 있다. 그 결과, 본 발명은 메모리 장치의 셀프 리프레쉬 동작 신뢰성을 높일 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (3)

  1. 셀프 리프레쉬 커맨드 신호를 수신하는 커맨드 디코더;
    상기 커맨드 디코더의 출력신호를 수신하여 일정 주기의 제1리프레쉬 신호를 발생하는 주파수 발생부;
    외부 입력신호와 인에이블 신호 및 테스트 모드 신호를 수신하여 제2리프레쉬 신호와 데이터를 출력하는 입력버퍼;
    상기 제1리프레쉬 신호와 상기 제2리프레쉬 신호 및 상기 테스트 모드 신호를 수신하고, 상기 제1리프레쉬 신호와 상기 제2리프레쉬 신호 중 하나의 리프레쉬 신호를 선택하여 메모리 셀 블럭으로 전달하는 주파수 선택 발생부를 구비하며,
    상기 주파수 선택 발생부는 메모리 장치가 정상 모드일 경우, 제1리프레쉬 신호를 선택하고, 메모리 장치가 테스트 모드일 경우, 제2리프레쉬 신호를 선택하는 것을 특징으로 하는 메모리 장치의 셀프 리프레쉬 주기 제어장치.
  2. 제 1 항에 있어서, 상기 주파수 선택 발생부는,
    상기 제1리프레쉬 신호를 수신하는 제1낸드게이트와;
    상기 제2리프레쉬 신호와 테스트 모드 신호를 수신하는 제2낸드게이트와;
    상기 제1낸드게이트와 제2낸드게이트의 출력신호를 수신하는 제3낸드게이트와;
    상기 테스트 모드 신호를 반전하여 상기 제1 및 제2낸드게이트로 전달하는 인버터를 구비하는 것을 특징으로 하는 메모리 장치의 셀프 리프레쉬 주기 제어장치.
  3. 제 1 항에 있어서, 상기 입력 버퍼는,
    상기 외부 입력신호를 수신하는 비교부와;
    상기 인에이블 신호와 테스트 모드 신호를 수신하여 상기 비교부를 인에이블시키는 제어부와;
    상기 비교부의 출력신호를 반전하여 상기 데이터와 상기 제2리프레쉬 신호를 각각 출력하는 출력부를 구비하는 것을 특징으로 하는 메모리 장치의 셀프 리프레쉬 주기 제어장치.
KR1020040057318A 2004-07-22 2004-07-22 메모리 장치의 셀프 리프레쉬 주기 제어장치 KR100974209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057318A KR100974209B1 (ko) 2004-07-22 2004-07-22 메모리 장치의 셀프 리프레쉬 주기 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057318A KR100974209B1 (ko) 2004-07-22 2004-07-22 메모리 장치의 셀프 리프레쉬 주기 제어장치

Publications (2)

Publication Number Publication Date
KR20060008434A KR20060008434A (ko) 2006-01-26
KR100974209B1 true KR100974209B1 (ko) 2010-08-06

Family

ID=37119463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057318A KR100974209B1 (ko) 2004-07-22 2004-07-22 메모리 장치의 셀프 리프레쉬 주기 제어장치

Country Status (1)

Country Link
KR (1) KR100974209B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094915B1 (ko) 2009-10-29 2011-12-15 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 테스트 회로
JP5637041B2 (ja) * 2011-03-29 2014-12-10 富士通株式会社 半導体記憶装置、及び、半導体記憶装置を含む情報処理装置
KR20160011015A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 어드레스 생성회로 및 이를 포함하는 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001826A (ko) * 2001-06-28 2003-01-08 삼성전자 주식회사 반도체 메모리 장치의 셀프 리프레쉬 회로 및 그 방법
KR20030050944A (ko) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
KR20050011970A (ko) * 2003-07-24 2005-01-31 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 측정 방법 및 그 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001826A (ko) * 2001-06-28 2003-01-08 삼성전자 주식회사 반도체 메모리 장치의 셀프 리프레쉬 회로 및 그 방법
KR20030050944A (ko) * 2001-12-20 2003-06-25 주식회사 하이닉스반도체 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
KR20050011970A (ko) * 2003-07-24 2005-01-31 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 측정 방법 및 그 장치

Also Published As

Publication number Publication date
KR20060008434A (ko) 2006-01-26

Similar Documents

Publication Publication Date Title
KR100673904B1 (ko) 반도체메모리소자
KR100646940B1 (ko) 낮은 첨두 전류치를 가지는 리프레시 제어기
KR20050101860A (ko) 반도체 메모리 소자의 제어 회로
US7593280B2 (en) Semiconductor memory device operating with a lower voltage for peripheral area in power saving mode
KR100299889B1 (ko) 동기형신호입력회로를갖는반도체메모리
KR100920843B1 (ko) 반도체 메모리 장치의 오토리프레쉬 동작 제어회로
JP4267006B2 (ja) 半導体記憶装置
US7804333B2 (en) Input buffer circuit
KR100974209B1 (ko) 메모리 장치의 셀프 리프레쉬 주기 제어장치
US7649801B2 (en) Semiconductor memory apparatus having column decoder for low power consumption
KR100383882B1 (ko) 주기선택회로 및 이를 이용한 반도체메모리저장장치
KR100271653B1 (ko) 입력버퍼회로
KR100361656B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR20020032081A (ko) 글로벌 입·출력라인 선택장치
US20080159016A1 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR100997430B1 (ko) 반도체 메모리의 데이터 입력장치 및 그 제어방법
US7031200B2 (en) Data output apparatus for memory device
KR0172248B1 (ko) 센싱 제어회로
KR101809742B1 (ko) 경로제어회로
KR0167063B1 (ko) 동기 메모리장치의 내부전원공급장치
KR100680949B1 (ko) 메모리 장치용 내부전압 발생장치
KR100571735B1 (ko) 반도체 기억 장치 및 데이타 버스의 리셋 방법
JP2013093513A (ja) 半導体装置
KR100723774B1 (ko) 소비 전력을 감소시키는 버퍼 제어 회로 및 이를 포함하는반도체 메모리 장치
KR100256902B1 (ko) 반도체 메모리 소자의 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee