KR100680949B1 - 메모리 장치용 내부전압 발생장치 - Google Patents

메모리 장치용 내부전압 발생장치 Download PDF

Info

Publication number
KR100680949B1
KR100680949B1 KR1020040081376A KR20040081376A KR100680949B1 KR 100680949 B1 KR100680949 B1 KR 100680949B1 KR 1020040081376 A KR1020040081376 A KR 1020040081376A KR 20040081376 A KR20040081376 A KR 20040081376A KR 100680949 B1 KR100680949 B1 KR 100680949B1
Authority
KR
South Korea
Prior art keywords
enable signal
internal voltage
memory device
driver
signal
Prior art date
Application number
KR1020040081376A
Other languages
English (en)
Other versions
KR20060032429A (ko
Inventor
정봉화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040081376A priority Critical patent/KR100680949B1/ko
Publication of KR20060032429A publication Critical patent/KR20060032429A/ko
Application granted granted Critical
Publication of KR100680949B1 publication Critical patent/KR100680949B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Abstract

본 발명은 메모리 장치가 액티브 동작할 때에 메모리 장치 코아영역의 구동전압인 코아전압을 발생하는 메모리 장치용 내부전압 발생장치에 관한 것이다. 본 발명에 따라, 메모리 장치용 내부전압 발생장치가 제공되며: 이 장치는, 액티브 동작시 인가되는 어드레스 신호를 수신하여 제 1 인에이블신호를 발생하는 액티브 제어수단; 상기 액티브 제어수단으로부터 제 1 인에이블신호를 수신하여 제 2 인에이블신호를 발생하는 제어수단; 상기 메모리 장치의 내부전압을 검출하여 제 3 인에이블신호를 발생하는 검출기; 상기 제 2 및 제 3 인에이블신호를 수신하는 스위치수단; 및 상기 스위치수단에 의해 선택적으로 전달되는 상기 제 2 및 제 3 인에이블신호에 의해 상기 내부전압을 발생하는 드라이버;를 구비하며, 상기 드라이버는, 상기 제 2 인에이블신호가 디스에이블될 때까지 일정 시간동안 상기 제 2 인에이블신호에 의해 상기 내부전압을 발생하고, 상기 내부전압이 소정의 레벨을 갖으면 상기 제 3 인에이블신호에 의해 상기 내부전압을 발생한다.

Description

메모리 장치용 내부전압 발생장치{Internal voltage generator for memory device}
도 1은 메모리 장치를 도시한 블럭도.
도 2는 종래의 메모리 장치용 내부전압 발생장치를 도시한 블럭도.
도 3은 도 2에 도시한 검출기와 드라이버를 도시한 회로도.
도 4는 본 발명에 따른 메모리 장치용 내부전압 발생장치를 도시한 블럭도.
도 5는 도 4에 도시한 검출기와 스위치수단 및 드라이버를 도시한 회로도.
도 6은 본 발명에 따른 메모리 장치용 내부전압 발생장치의 동작파형을 도시한 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
110: 입출력 버퍼 120: 디코더
130: 워드라인 131: 워드라인 드라이버
140: 메모리 셀 어레이 150: 비트라인
160: 감지 증폭기 161: 제어기
310,320: 내부전압 발생부 311,410: 액티브 제어수단
312,420: 펄스 발생기 313,322,450: 드라이버
321,430: 검출기 440: 스위치수단
본 발명은 메모리 장치용 내부전압 발생장치에 관한 것으로서, 보다 상세하게는, 메모리 장치가 액티브 동작할 때에 메모리 장치 코아영역의 구동전압인 코아전압을 발생하는 메모리 장치용 내부전압 발생장치에 관한 것이다.
이하, 도 1을 참조하여 메모리 장치에 대해 설명하기로 한다.
도시한 바와 같이, 메모리 장치는, 메모리 셀 어레이(140), 워드라인(130), 비트라인(150) 및 센스앰프(160) 등이 존재하는 코아영역과, 입출력 버퍼(110), 디코더(120) 및 전압 발생장치(도시안됨) 등이 존재하는 주변영역으로 나뉘어진다.
이와 같은 구조를 갖는 메모리 장치의 메모리 셀 어레이(140)에 저장된 데이터를 리드할 경우, 매트릭스 형태로 배열된 메모리 셀 어레이(140) 중 리드하고자 하는 메모리 셀을 지정하기 위해 입출력 버퍼(110)에 로우 어드레스를 전달한다. 그러면, 로우 어드레스는 디코더(120)를 거쳐 로우 어드레스 신호로 변환되어 다수의 워드라인(130)을 거쳐 메모리 셀 어레이(140)에 전달된다. 이 때, 워드라인 드라이버(131)가 동작하여 지정되는 메모리 셀의 트랜지스터가 동작하게 되고, 상기 트랜지스터의 동작으로 셀에 저장되었던 데이터가 다수의 비트라인(150) 중 상기 트랜지스터와 연결된 한 쌍의 비트라인(BL,/BL)으로 전달된다. 이렇게 전달된 데이터에 의해 코아전압(Vcore)의 절반(Vcore/2) 레벨에 프리차지 상태인 한 쌍의 비트라인(BL,/BL)은 전위가 변화하게 된다. 상기 코아전압(Vcore)은 메모리 장치의 코아영역을 구동시키는 내부전압이다.
이 때, 칼럼 어드레스가 제어기(161)에 전달되고, 제어기(161)로부터 출력되는 칼럼 어드레스 신호는 다수의 비트라인(150)과 감지 증폭기(160)를 연결하는 스위치 블럭(151)에 인가되며, 한 쌍의 비트라인(BL,/BL)과 감지 증폭기(160)가 상호 연결되도록 스위치를 턴온시킨다. 그러면, 감지 증폭기(160)가 동작하여 한 쌍의 비트라인(BL,/BL)의 전위를 감지함으로써 메모리 장치의 데이터를 리드하게 된다.
이러한 감지 증폭기(160)를 동작시키기 위해 감지 증폭기(160)에 코아전압 (Vcore)이 인가된다. 코아전압(Vcore)은, 일반적으로 메모리 장치가 액티브 동작을 하는 초기에 높은 레벨을 갖게된다. 다시 말해, 메모리 장치가 액티브 동작을 하는 초기의 코아전압(Vcore)이, 초기 이후의 코아전압(Vcore) 보다 더 높은 레벨을 갖는다. 이는, 메모리 장치의 액티브 동작 초기에는 다수의 감지 증폭기(160)가 동시에 동작하게 되므로, 초기에 순간적으로 과도한 전류를 소모하게 된다. 따라서, 메모리 장치의 액티브 동작 초기 원활한 전류를 공급하기 위해 높은 레벨의 코아전압(Vcore)이 인가된다.
이와 같은 코아전압(Vcore)을 발생하는 장치에 대해 도 2를 참조하여 설명하기로 한다.
도 2는 코아전압(Vcore)을 발생하는 종래의 메모리 장치용 내부전압 발생장치를 도시한 블럭도이다.
도시한 바와 같이, 종래의 메모리 장치용 내부전압 발생장치는, 제 1 내부전압 발생부(310)와 제 2 내부전압 발생부(320)를 구비하며, 상기 제 1 내부전압 발 생부(310)는, 액티브 제어수단(311), 펄스 발생기(312) 및 제 1 드라이버(313)를 포함하고, 상기 제 2 내부전압 발생부(320)는, 검출기(321) 및 제 2 드라이버(322)를 포함한다.
이와 같은 구조를 갖는 종래의 메모리 장치용 내부전압 발생장치는, 메모리 장치가 액티브 동작을 하는 초기에는 제 1 내부전압 발생부(310)가 동작하여 코아전압(Vcore)을 발생하며, 그 이후에는 제 2 내부전압 발생부(320)가 동작하여 코아전압(Vcore)을 발생한다. 다시 말해, 액티브 동작 초기에는, 제 1 내부전압 발생부(310)의 액티브 제어수단(311)이 액티브 동작시 인가되는 어드레스 신호 (Address)를 수신하여 메모리 장치의 인에이블신호(en)를 펄스 발생기(312)로 전달한다. 상기 인에이블신호(en)를 수신한 펄스 발생기(312)는 일정 레벨을 갖는 펄스신호(pulse)를 제 1 드라이버(313)에 전달하며, 제 1 드라이버(313)는 코아전압 (Vcore)을 발생한다. 이렇게 제 1 드라이버(313)에 의해 발생되는 코아전압 (Vcore)을 검출기(도시안됨)가 감지하게 되며, 상기 코아전압(Vcore)이 기준전압 (Vref)의 레벨을 갖게 되면, 제어기(도시안됨)에 의해 펄스 발생기(312)는 동작하지 않게 되며, 그 결과, 제 1 드라이버(313)가 동작하지 않으므로 코아전압(Vcore)은 발생되지 않는다.
이 때, 상기 제 2 내부전압 발생부(320)의 검출기(321)는 코아전압(Vcore)을 검출하며, 상기 검출기(321)는 검출한 코아전압(Vcore)과 기준전압(Vref)을 비교하여 인에이블신호(ven)를 상기 제 2 드라이버(322)에 전달한다. 인에이블신호(ven)를 수신한 제 2 드라이버(322)는 코아전압(Vcore)을 발생한다. 이렇게 발생되는 코아전압(Vcore)을 다시 상기 검출기(321)가 검출하게 되며, 전술한 동작을 반복하게 된다. 즉, 제 2 드라이버(322)에서 발생되는 코아전압(Vcore)은 검출기(321)로 피드백되며, 검출기(321)는 인에이블신호(ven)를 제 2 드라이버 (322)에 인가한다.
도 3은 도 2에 도시한 검출기(321) 및 제 2 드라이버(322)를 도시한 회로도이다.
도시한 바와 같이, 검출기(321)는 2개의 PMOS트랜지스터(P1,P2)와 3개의 NMOS트랜지스터(N1,N2,N3)를 포함하는 비교기를 구비하며, 제 2 드라이버(322)는 3개의 PMOS트랜지스터(P3,P4,P5)를 구비한다.
이와 같은 종래의 메모리 장치용 내부전압 발생장치에 있어서, 상기 제 2 내부전압 발생부(320)는 코아전압(Vcore)을 검출하여 동작하므로, 메모리 장치가 액티브 동작하는 초기에는 동작 속도가 느리며, 따라서, 상기 제 2 내부전압 발생부 (322)의 동작만으로는 액티브 동작 초기의 높은 레벨을 갖는 코아전압(Vcore)을 충분히 공급하기 어렵다. 그 결과, 종래의 메모리 장치용 내부전압 발생장치는 2개의 내부전압 발생부(310,320)를 구비한다.
그러나, 종래의 메모리 장치용 내부전압 발생장치는 2개의 내부전압 발생부 (310,320)를 구비함으로써 그에 따라, 2개의 드라이버(313,322)를 구비하게 되고, 그 결과, 드라이버의 면적이 약 두 배로 증가하며, 상기 2개의 드라이버(313,322)를 구동하기 위한 전류의 소모 또한 증가하게 된다. 아울러, 제 1 드라이버(313)와 제 2 드라이버(322)의 동작 사이에 일시적으로 드라이버가 동작하지 않는 구간이 발생할 수 있으며, 그 결과, 코아전압(Vcore)의 공급이 일시적으로 멈춰 메모리 장치가 불안정하게 동작할 수 있다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 메모리 장치용 내부전압 발생장치에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 드라이버의 면적과 전류 소모를 감소시키며, 내부전압을 안정적으로 공급할 수 있는 메모리 장치용 내부전압 발생장치를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따라, 메모리 장치용 내부전압 발생장치가 제공되며: 이 장치는, 액티브 동작시 인가되는 어드레스 신호를 수신하여 제 1 인에이블신호를 발생하는 액티브 제어수단; 액티브 제어수단으로부터 제 1 인에이블신호를 수신하여, 액티브 동작의 초기 특정 구간 동안 제 2 인에이블신호를 발생하는 펄스 발생기; 메모리 장치에 이용되는 내부전압과 기설정된 기준전압을 비교하여 제 3 인에이블신호를 발생하는 검출기; 제 2인에이블신호 및 제 3 인에이블신호를 수신하여 제 2인에이블신호 및 제 3인에이블신호를 선택적으로 출력하는 스위치수단; 및 스위치수단에 의해 선택적으로 전달되는 제 2 및 제 3 인에이블신호에 의해 내부전압을 발생하는 드라이버를 구비하며, 드라이버는, 액티브 동작의 초기 특정 구간 동안 제 2 인에이블신호가 디스에이블되기 이전까지 제 2 인에이블신호에 의해 내부전압을 발생하고, 내부전압이 기준전압 레벨을 갖으면 제 3 인에이블신호에 의해 내부전압을 발생하는 것을 특징으로 한다.
본 발명의 다른 일면에 따라, 상기 스위치수단은, 상기 제 2 인에이블신호에 의해 턴온/턴오프되는 전송 게이트부; 상기 제 2 인에이블신호를 수신하는 NMOS트랜지스터를 구비하며, 상기 제 2 인에이블신호가 인에이블될 경우, 상기 전송 게이트부는 턴오프되고, 상기 제 2 인에이블신호가 디스에이블될 경우, 상기 전송 게이트부는 턴온된다.
삭제
본 발명의 또 다른 일면에 따라, 상기 전송 게이트부는, 인버터와 전송 게이트를 구비하며, 상기 제 2 인에이블신호는 상기 인버터와 상기 전송 게이트의 PMOS트랜지스터로 전달되고, 상기 인버터의 출력신호는 상기 전송 게이트의 NMOS트랜지스터로 전달된다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 4는 본 발명에 따른 메모리 장치용 내부전압 발생장치를 도시한 블럭도이다.
도시한 바와 같이, 본 발명에 따른 메모리 장치용 내부전압 발생장치는, 액티브 제어수단(410), 펄스 발생기(420), 검출기(430), 스위치수단(440), 및 드라이버(450)를 구비한다.
상기 액티브 제어수단(410)은 메모리 장치의 액티브 동작을 위한 어드레스 신호(Address)를 수신할 경우, 메모리 장치의 액티브 동작을 제어하는 인에이블신호(en)를 펄스 발생기(420)로 전달한다. 상기 인에이블신호(en)를 수신한 펄스 발생기(420)는 일정 레벨의 펄스신호(pulse)를 발생하여 스위치수단(440)에 전달한다. 상기 펄스 발생기(420)는, 내부전압 발생장치의 액티브 동작 초기 제어수단으 로서, 메모리 장치가 액티브 동작하는 초기에 내부전압 발생장치의 인에이블신호를 발생하여 내부전압이 발생되도록 하며, 또한 발생되는 상기 내부전압을 감지하여 내부전압이 소정의 레벨을 갖으면 상기 인에이블신호을 디스에이블시킨다.
상기 검출기(430)는 메모리 장치의 내부전압인 코아전압(Vcore)을 검출하며, 검출한 코아전압(Vcore)과 기준전압(Vref)을 비교하여 인에이블신호(ven)를 스위치수단(440)에 전달한다. 스위치수단(440)은, 펄스 발생기(420)와 검출기(430)로부터 수신한 펄스신호(pulse)와 인에이블신호(ven) 중 하나의 신호를 선택하여 드라이버(450)에 전달한다. 드라이버(450)는 인에이블신호(vsen)에 의해 코아전압 (Vcore)을 발생한다.
이와 같은 본 발명에 따른 메모리 장치용 내부전압 발생장치는, 메모리 장치가 액티브 동작을 할 경우, 드라이버(440)에 인가되는 인에이블신호(vsen)에 따라 각각 다른 레벨의 코아전압(Vcore)을 발생한다. 즉, 메모리 장치가 액티브 동작을 하는 초기에는, 내부전압 발생장치의 펄스 발생기(420)가 일정 레벨의 펄스신호 (pulse)를 발생하여 스위치수단(440)에 인가하며, 스위치수단(440)은 상기 펄스신호(pulse)를 드라이버(450)에 전달한다. 그 결과, 상기 드라이버(450)는 펄스신호 (pulse)에 의해 코아전압(Vcore)을 발생한다.
일정 시간이 경과하여 상기 코아전압(Vcore)이 기준전압(Vref) 레벨을 갖게 되면, 상기 펄스 발생기(420)의 펄스신호(pulse)는 디스에이블되며, 상기 검출기 (430)는 인에이블신호(ven)를 발생하여 스위치수단(440)에 인가한다. 스위치수단 (440)은 인에이블신호(ven)를 드라이버(450)에 전달하며, 드라이버(450)는 인에이 블신호(ven)에 의해 코아전압(Vcore)을 발생한다. 이렇게 발생되는 코아전압 (Vcore)을 다시 검출기(430)가 검출하게 되며, 상기 검출기(430)는 인에이블신호 (ven)를 발생하여 전술한 동작을 반복하게 된다. 즉, 상기 드라이버 (450)에서 발생한 코아전압(Vcore)은 검출기(430)로 피드백되며, 검출기(430)가 발생하는 인에이블신호(ven)에 의해 드라이버(450)는 코아전압(Vcore)을 발생한다. 이 때, 상기 드라이버(450)는, 인에이블신호(ven)에 의해 발생하는 코아전압(Vcore)보다 펄스신호(pulse)에 의해 발생하는 코아전압(Vcore)이 더 높은 레벨을 갖도록 코아전압 (Vcore)을 발생한다.
도 5는 도 4에 도시한 검출기(430), 스위치수단(440) 및 드라이버(450)를 도시한 회로도이다.
도시한 바와 같이, 검출기(430)는 2개의 PMOS트랜지스터(P1,P2)와 3개의 NMOS트랜지스터(N1,N2,N3)를 포함하는 비교기를 구비하고, 스위치수단(440)은 인버터(IN1), 전송 게이트(TG1) 및 NMOS트랜지스터(N4)를 구비하며, 드라이버(450)는 3개의 PMOS트랜지스터(P3,P4,P5)를 구비한다.
상기 검출기(430)의 비교기에 구비되는 2개의 PMOS트랜지스터(P1,P2)는 비교기의 전류원으로 동작하며, 접지단자에 연결된 NMOS트랜지스터(N3)가 턴온될 경우, 비교기는 인에이블되어 2개의 NMOS트랜지스터(N1,N2)에 전달되는 코아전압(Vcore)과 기준전압(Vref)을 비교하여 인에이블신호(ven)를 스위치수단(440)에 전달한다. 또한, NMOS트랜지스터(N3)가 턴오프되면 비교기는 디스에이블된다.
상기 스위치수단(440)에 있어서, 펄스 발생기(420)로부터 수신한 펄스신호(pulse)는, 인버터(IN1), 전송 게이트(TG1)의 PMOS트랜지스터 및 NMOS트랜지스터(N4)의 게이트 단자에 인가된다. 상기 인버터(IN1)의 출련신호는 전송 게이트(TG1)의 NMOS트랜지스터에 인가된다. 만약, 상기 펄스신호(pulse)가 인에이블되어 하이레벨인 경우, 전송 게이트(TG1)는 턴오프되며, NMOS트랜지스터(N4)는 턴온된다. 따라서, 스위치수단(440)은 하이레벨의 펄스신호(pulse)를 반전하여 로우레벨의 인에이블신호(vsen)를 드라이버(450)에 전달한다. 반면, 상기 펄스신호(pulse)가 디스에이블되어 로우레벨인 경우, 전송 게이트(TG1)는 턴온되며, NMOS트랜지스터(N4)는 턴오프된다. 따라서, 스위치수단(440)은 검출기(430)로부터 수신한 인에이블신호(ven)를 드라이버(450)에 전달한다.
상기 드라이버(450)의 3개의 PMOS트랜지스터(P3,P4,P5)는 외부전원(VDD)과 접지단자 사이에 직렬로 연결된다. 상기 외부전원(VDD)에 연결되는 PMOS트랜지스터(P3)의 게이트 단자에 인에이블신호(vsen)가 인가되며, 상기 PMOS트랜지스터(P3)의 드래인 단자를 통해 코아전압(Vcore)을 출력한다. 또한, 나머지 2개의 PMOS트랜지스터(P4,P5)는 저항소자로 동작하며, 두 PMOS트랜지스터(P4,P5) 연결 단자 사이의 전압을 검출기(430)가 검출한다.
다음으로, 도 6을 참조하여 전술한 본 발명에 따른 메모리 장치용 내부전압 발생장치의 동작을 상술하기로 한다.
도 6은 본 발명에 따른 메모리 장치용 내부전압 발생장치의 동작파형을 도시한 그래프이다.
도시한 바와 같이, 어드레스 신호가 액티브 제어수단(410)에 인가되면 액티브 제어수단(410)은 메모리 장치를 인에이블시키는 인에이블신호(en)를 발생한다. 인에이블신호(en)는 펄스 발생기(420)에 전달되며, 펄스 발생기(420)는 펄스신호(pulse)를 발생하여 스위치수단(440)에 전달한다. 검출기(430)는 상기 인에이블신호(en)에 의해 인에이블되어 코아전압(Vcore)을 검출하며, 검출한 코아전압(Vcore)과 기준전압(Vref)을 비교하여 인에이블신호(ven)를 스위치수단(440)에 전달한다.
이 때, 스위치수단(440)에 펄스신호(pulse)가 전달되며, 펄스신호(pulse)가 하이레벨인 경우, 스위치수단(440)의 전송 게이트(TG1)는 턴오프된다. 그 결과, 상기 스위치수단(440)은 펄스신호(pulse)를 반전하여 드라이버(450)로 전달하며, 상기 펄스신호(pulse)에 의해 드라이버(450)는 코아전압(Vcore)을 발생한다. 그런 다음, 일정 시간이 경과하여 코아전압(Vcore)이 기준전압 레벨을 갖으면, 펄스신호(pulse)는 로우레벨이 되며, 스위치수단(440)의 전송 게이트(TG1)는 턴온된다. 그 결과, 스위치수단(440)은 상기 인에이블신호 (ven)를 드라이버(450)에 전달하며, 인에이블신호(ven)에 의해 드라이버(450)는 코아전압 (Vcore)을 발생한다. 상기 코아전압(Vcore)은, 펄스신호(pulse)가 발생되는 초기, 즉 펄스신호(pulse)가 하이레벨인 경우에 상기 펄스신호(pulse)가 로우레벨인 경우 보다 더 높은 레벨을 갖는다.
이상에서 알 수 있는 바와 같이, 본 발명은 하나의 드라이버를 통해 코아전압을 발생하므로 드라이버의 면적과 전류소모를 감소시키며, 또한, 코아전압을 안정적으로 공급할 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (3)

  1. 액티브 동작시 인가되는 어드레스 신호를 수신하여 제 1 인에이블신호를 발생하는 액티브 제어수단;
    상기 액티브 제어수단으로부터 제 1 인에이블신호를 수신하여, 상기 액티브 동작의 초기 특정 구간 동안 제 2 인에이블신호를 발생하는 펄스 발생기;
    메모리 장치에 이용되는 내부전압과 기설정된 기준전압을 비교하여 제 3 인에이블신호를 발생하는 검출기;
    상기 제 2인에이블신호 및 상기 제 3 인에이블신호를 수신하여 상기 제 2인에이블신호 및 상기 제 3인에이블신호를 선택적으로 출력하는 스위치수단; 및
    상기 스위치수단에 의해 선택적으로 전달되는 상기 제 2 및 제 3 인에이블신호에 의해 상기 내부전압을 발생하는 드라이버를 구비하며,
    상기 드라이버는, 상기 액티브 동작의 초기 특정 구간 동안 상기 제 2 인에이블신호가 디스에이블되기 이전까지 상기 제 2 인에이블신호에 의해 상기 내부전압을 발생하고, 상기 내부전압이 상기 기준전압 레벨을 갖으면 상기 제 3 인에이블신호에 의해 상기 내부전압을 발생하는 것을 특징으로 하는 메모리 장치용 내부전압 발생장치.
  2. 제 1 항에 있어서, 상기 스위치수단은,
    상기 제 2 인에이블신호에 의해 턴온/턴오프되는 전송 게이트부;
    상기 제 2 인에이블신호를 수신하는 NMOS트랜지스터를 구비하며,
    상기 제 2 인에이블신호가 인에이블될 경우, 상기 전송 게이트부는 턴오프되고,
    상기 제 2 인에이블신호가 디스에이블될 경우, 상기 전송 게이트부는 턴온되는 것을 특징으로 하는 메모리 장치용 내부전압 발생장치.
  3. 제 2 항에 있어서, 상기 전송 게이트부는,
    인버터와 전송 게이트를 구비하며,
    상기 제 2 인에이블신호는 상기 인버터와 상기 전송 게이트의 PMOS트랜지스터로 전달되고, 상기 인버터의 출력신호는 상기 전송 게이트의 NMOS트랜지스터로 전달되는 것을 특징으로 하는 메모리 장치용 내부전압 발생장치.
KR1020040081376A 2004-10-12 2004-10-12 메모리 장치용 내부전압 발생장치 KR100680949B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040081376A KR100680949B1 (ko) 2004-10-12 2004-10-12 메모리 장치용 내부전압 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040081376A KR100680949B1 (ko) 2004-10-12 2004-10-12 메모리 장치용 내부전압 발생장치

Publications (2)

Publication Number Publication Date
KR20060032429A KR20060032429A (ko) 2006-04-17
KR100680949B1 true KR100680949B1 (ko) 2007-02-08

Family

ID=37141812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040081376A KR100680949B1 (ko) 2004-10-12 2004-10-12 메모리 장치용 내부전압 발생장치

Country Status (1)

Country Link
KR (1) KR100680949B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087813A (ko) * 2002-05-10 2003-11-15 삼성전자주식회사 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087813A (ko) * 2002-05-10 2003-11-15 삼성전자주식회사 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
10-2003-0087813

Also Published As

Publication number Publication date
KR20060032429A (ko) 2006-04-17

Similar Documents

Publication Publication Date Title
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
TWI380316B (en) Method of operating a semiconductor device and the semiconductor device
US20080019204A1 (en) Apparatus and Method for Supplying Power in Semiconductor Device
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
KR0173934B1 (ko) 내부전원전압 공급장치
KR100680949B1 (ko) 메모리 장치용 내부전압 발생장치
US7599240B2 (en) Internal voltage generator of semiconductor memory device
US7649801B2 (en) Semiconductor memory apparatus having column decoder for low power consumption
US7012840B2 (en) Semiconductor memory device having voltage driving circuit
KR100668813B1 (ko) 센스 앰프 오버 드라이브 회로
KR100363040B1 (ko) 저소비 전력을 가지는 반도체 기억 장치
US7888992B2 (en) Circuit and method for controlling internal voltage
US7031200B2 (en) Data output apparatus for memory device
KR100911872B1 (ko) 비트 라인 센스 앰프
KR100847761B1 (ko) 전류차를 감지하기 위한 감지증폭기
KR100842899B1 (ko) 전류 센스 앰프 회로
US7123523B2 (en) Integrated circuit having an input circuit
KR100618694B1 (ko) 메모리 장치의 동작 주파수 변동에 따라 비트라인 감지증폭기와 데이타 감지 증폭기를 연결하는 데이타 버스의동작을 제어하는 신호의 인에이블 구간을 제어하는 방법
US9190123B2 (en) Semiconductor devices and semiconductor systems including the same
KR19980017441A (ko) 반도체장치의 신호 발생회로
KR20050118808A (ko) 기준전압의 레벨을 선택하기 위한 테스트모드를 갖는반도체메모리소자
KR100642398B1 (ko) 센스엠프 제어장치
KR100734321B1 (ko) 반도체 메모리 장치 및 이의 구동방법
KR100238864B1 (ko) 반도체 메모리 장치의 비트라인 감지증폭회로
KR100259340B1 (ko) 고속 균등화 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee