JP4205743B2 - 半導体記憶装置及び半導体装置 - Google Patents
半導体記憶装置及び半導体装置 Download PDFInfo
- Publication number
- JP4205743B2 JP4205743B2 JP2006225773A JP2006225773A JP4205743B2 JP 4205743 B2 JP4205743 B2 JP 4205743B2 JP 2006225773 A JP2006225773 A JP 2006225773A JP 2006225773 A JP2006225773 A JP 2006225773A JP 4205743 B2 JP4205743 B2 JP 4205743B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- memory
- memory cell
- output port
- shared area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
第10の半導体記憶装置は、第1から第7のいずれかの半導体記憶装置において、共有領域が、複数のメモリグループにそれぞれ備えられ、同一データを記憶するので、共有領域に記憶されているデータを読み出す場合、共有領域以外の領域に記憶されているデータを読み出すのと同様に行うことができ、半導体記憶装置のパフォーマンスを維持することができる。
第11の半導体記憶装置は、第1から第7のいずれかの半導体記憶装置、又は、第10の半導体記憶装置において、アクセス制御部が、共有領域への読み出し時、共有領域に書き込まれたデータをそれぞれの前記入出力ポートへ読み出すように前記セレクタを設定するので、共有領域へのアクセスが競合することを防止できる。
2,3 第1及び第2の外部処理装置
4 マルチポートメモリ
5,6 第1及び第2の外部バス
11,12 第1及び第2のポート
13,14 第1及び第2のビジー信号出力端子
15,16 第1及び第2のバス
21〜24 第1〜第4のメモリセルアレイ
31〜38 第1〜第8の制御回路
41〜44 第1〜第4のセレクタ
50 領域設定部
51 アクセス制御部
52 共有領域
53,54 専用領域
55 共有領域
56,57 専用領域
58,59 第1及び第2のメモリグループ
60 半導体パッケージ
61 パッケージ基板
62 マルチコアプロセッサ
63 マルチポートメモリ
64 ワイヤ
65 封止材
66 基板ボール端子
67 ボール端子
68 マルチポートメモリ
69,75 Si貫通電極
70 マルチポートメモリ
71 プロセッサ
72,73 ASIC
74 マルチポートメモリ
80 半導体パッケージ
81 下層パッケージ
82 上層パッケージ
83 下層パッケージ基板
84 マルチコアプロセッサ
85 下層ワイヤ
86 下層ボール端子
87 下層封止材
88 上層パッケージ基板
89 マルチポートメモリ
90 上層ワイヤ
91 上層ボール端子
92 上層封止材
Claims (11)
- 複数の入出力ポートと、
複数のメモリグループに割り振られた複数のメモリセルアレイと、
前記メモリセルアレイを、それぞれ、前記入出力ポートのいずれかによりアクセス可能に切り替えるセレクタと、
前記メモリグループ間で共通のアドレスをもつ共有領域を設定すると共に、前記メモリセルアレイのそれぞれを前記入出力ポートのいずれかに対応させる領域設定部と、
前記領域設定部の対応に基づいて前記メモリセルアレイが対応する前記入出力ポートを通じてアクセス可能となるように前記セレクタを設定し、一の前記入出力ポートを通じて前記共有領域にデータが書き込まれる期間には前記一の入出力ポートを通じて前記共有領域を有する全ての前記メモリセルアレイにアクセス可能となるように前記セレクタを切り替えるアクセス制御部と、を備える、
半導体記憶装置。 - 前記領域設定部に設定された前記共有領域は書き換え可能である、
請求項1の半導体記憶装置。 - 前記領域設定部の前記メモリセルアレイと前記入出力ポートとの対応は書き換え可能である、
請求項1又は請求項2の半導体記憶装置。 - 前記アクセス制御部は、前記共有領域にデータが書き込まれる期間には、前記一の入出力ポート以外の他の前記入出力ポートを通じた前記メモリグループへのアクセスを禁止する、
請求項1から請求項3のいずれかの半導体記憶装置。 - 前記アクセス制御部は、複数の前記入出力ポートを通じて前記共有領域に対する書き込みが行われようとしているときは、一の前記入出力ポートを通じた書き込みのみを有効とする調停機能を有する、
請求項1から請求項4のいずれかの半導体記憶装置。 - 前記アクセス制御部は、前記一の入出力ポート以外の他の前記入出力ポートを通じた前記メモリグループへのアクセスが終了してから前記一の入出力ポートを通じた前記共有領域への書き込みを行わせる、
請求項1から請求項5のいずれかの半導体記憶装置。 - 前記アクセス制御部は、前記一の入出力ポート以外の他の前記入出力ポートを通じて前記メモリグループへのアクセスが行われているときは、前記他の入出力ポートがアクセスしている前記メモリセル以外の前記メモリセルの前記共有領域に書き込みを行い、前記他の入出力ポートを通じた前記メモリグループへのアクセスが終了してから前記他の入出力ポートがアクセスしていた前記メモリセルアレイの前記共有領域への書き込みを行う、
請求項1から請求項5のいずれかの半導体記憶装置。 - 請求項1から請求項7のいずれかの半導体記憶装置と、
それぞれ異なる前記入出力ポートを通じて前記メモリセルアレイにアクセスする複数の外部処理装置と、を備える、
半導体装置。 - 請求項1から請求項7のいずれかの半導体記憶装置と、
それぞれ異なる前記入出力ポートを通じて前記メモリセルアレイにアクセスする複数の外部処理装置と、を備える、
コンピュータシステム。 - 前記共有領域は、複数の前記メモリグループにそれぞれ備えられ、同一データを記憶する、
請求項1から請求項7のいずれかの半導体記憶装置。 - 前記アクセス制御部は、
前記共有領域への読み出し時、前記共有領域に書き込まれたデータをそれぞれの前記入出力ポートへ読み出すように前記セレクタを設定する、
請求項1から請求項7のいずれか、または請求項10の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006225773A JP4205743B2 (ja) | 2006-08-22 | 2006-08-22 | 半導体記憶装置及び半導体装置 |
US11/892,229 US7715269B2 (en) | 2006-08-22 | 2007-08-21 | Semiconductor memory device and semiconductor device comprising the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006225773A JP4205743B2 (ja) | 2006-08-22 | 2006-08-22 | 半導体記憶装置及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008052370A JP2008052370A (ja) | 2008-03-06 |
JP4205743B2 true JP4205743B2 (ja) | 2009-01-07 |
Family
ID=39113257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006225773A Expired - Fee Related JP4205743B2 (ja) | 2006-08-22 | 2006-08-22 | 半導体記憶装置及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7715269B2 (ja) |
JP (1) | JP4205743B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8001334B2 (en) * | 2007-12-06 | 2011-08-16 | Silicon Image, Inc. | Bank sharing and refresh in a shared multi-port memory device |
JP5449686B2 (ja) * | 2008-03-21 | 2014-03-19 | ピーエスフォー ルクスコ エスエイアールエル | マルチポートメモリ及びそのマルチポートメモリを用いたシステム |
JP2009237980A (ja) * | 2008-03-27 | 2009-10-15 | Hitachi Ltd | マルチポートメモリおよび情報処理システム |
JP2009289307A (ja) * | 2008-05-28 | 2009-12-10 | Toshiba Corp | 半導体記憶装置 |
US8250312B2 (en) * | 2009-04-29 | 2012-08-21 | Micron Technology, Inc. | Configurable multi-port memory devices and methods |
US8825982B2 (en) * | 2010-06-10 | 2014-09-02 | Global Supercomputing Corporation | Storage unsharing |
JP5667932B2 (ja) * | 2011-06-16 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US8699277B2 (en) * | 2011-11-16 | 2014-04-15 | Qualcomm Incorporated | Memory configured to provide simultaneous read/write access to multiple banks |
KR20140044121A (ko) | 2012-10-04 | 2014-04-14 | 삼성전자주식회사 | 멀티 인터페이스를 갖는 멀티포트 반도체 메모리 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01266651A (ja) | 1988-04-19 | 1989-10-24 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JPH03214250A (ja) | 1990-01-19 | 1991-09-19 | Nec Corp | メモリ制御回路 |
JP2005259320A (ja) | 2004-03-15 | 2005-09-22 | Nec Electronics Corp | パーシャル・デュアル・ポート・メモリ及び該メモリを用いた電子機器 |
JP2005259321A (ja) * | 2004-03-15 | 2005-09-22 | Nec Electronics Corp | フレキシブル・マルチエリア・メモリ及び該メモリを用いた電子機器 |
-
2006
- 2006-08-22 JP JP2006225773A patent/JP4205743B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-21 US US11/892,229 patent/US7715269B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080049536A1 (en) | 2008-02-28 |
JP2008052370A (ja) | 2008-03-06 |
US7715269B2 (en) | 2010-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4205743B2 (ja) | 半導体記憶装置及び半導体装置 | |
US7763496B2 (en) | Stacked semiconductor memory device and control method thereof | |
US7830692B2 (en) | Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory | |
KR100843546B1 (ko) | 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법 | |
KR100758301B1 (ko) | 메모리 카드 및 그것의 데이터 저장 방법 | |
JP5449686B2 (ja) | マルチポートメモリ及びそのマルチポートメモリを用いたシステム | |
JP2012521612A (ja) | コンフィギュラブルな帯域幅メモリ・デバイスおよび方法 | |
KR20110082163A (ko) | 스택 디바이스 리매핑 및 수리 | |
JP7349812B2 (ja) | メモリシステム | |
KR101183739B1 (ko) | 멀티포트 메모리 슈퍼셀 및 데이터 경로 스위칭 회로를 갖는 집적 회로 | |
CN101034387B (zh) | 可重构电路 | |
US20080059687A1 (en) | System and method of connecting a processing unit with a memory unit | |
US20130061004A1 (en) | Memory/logic conjugate system | |
JP2018198017A (ja) | 半導体装置及びデータ処理システム | |
US20120250445A1 (en) | Semiconductor apparatus | |
JP2000172524A (ja) | 半導体記憶装置 | |
US11367717B2 (en) | Storage device and method of making the same | |
JP5017971B2 (ja) | 集積装置 | |
KR20080079552A (ko) | 내부 통신이 가능한 멀티 메모리 칩 및 이를 구비하는시스템 | |
JP2005107873A (ja) | 半導体集積回路 | |
JP5365638B2 (ja) | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 | |
JP4480678B2 (ja) | 半導体集積回路装置 | |
JP2009176359A (ja) | 不揮発性半導体記憶装置 | |
US7729198B2 (en) | Synchronous memory circuit | |
JP2008287571A (ja) | 共有メモリ切替え回路と切替え方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081016 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |