JP2005259320A - パーシャル・デュアル・ポート・メモリ及び該メモリを用いた電子機器 - Google Patents
パーシャル・デュアル・ポート・メモリ及び該メモリを用いた電子機器 Download PDFInfo
- Publication number
- JP2005259320A JP2005259320A JP2004073586A JP2004073586A JP2005259320A JP 2005259320 A JP2005259320 A JP 2005259320A JP 2004073586 A JP2004073586 A JP 2004073586A JP 2004073586 A JP2004073586 A JP 2004073586A JP 2005259320 A JP2005259320 A JP 2005259320A
- Authority
- JP
- Japan
- Prior art keywords
- cell array
- memory
- dram cell
- port
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
Abstract
【課題】
2つのプロセッサが設けられる電子機器を小型軽量化できるメモリを提供する。
【解決手段】 携帯電話機は、アンテナ11と、無線部12と、ボタン操作部13と、CPU14と、カメラ部15と、DSP16と、パーシャル・デュアル・ポート・RAM20とから構成されている。PDPRAM20は、クロック同期SRAMインタフェース(IF)21と、DRAMセルアレイ22と、デュアル・ポートDRAMセルアレイ23と、DRAMセルアレイ24とから構成されている。CLK同期SRAMIF21は、DRAMセルアレイで構成されているPDPRAM20を疑似的にSRAMとして動作させる。DRAMセルアレイ22は、CPU14のみからアクセスされる。Dual−Port・DRAMセルアレイ23は、CPU14及びDSP16に共有されて同時にアクセス可能である。DRAMセルアレイ24は、DSP16のみからアクセスされる。
【選択図】図1
2つのプロセッサが設けられる電子機器を小型軽量化できるメモリを提供する。
【解決手段】 携帯電話機は、アンテナ11と、無線部12と、ボタン操作部13と、CPU14と、カメラ部15と、DSP16と、パーシャル・デュアル・ポート・RAM20とから構成されている。PDPRAM20は、クロック同期SRAMインタフェース(IF)21と、DRAMセルアレイ22と、デュアル・ポートDRAMセルアレイ23と、DRAMセルアレイ24とから構成されている。CLK同期SRAMIF21は、DRAMセルアレイで構成されているPDPRAM20を疑似的にSRAMとして動作させる。DRAMセルアレイ22は、CPU14のみからアクセスされる。Dual−Port・DRAMセルアレイ23は、CPU14及びDSP16に共有されて同時にアクセス可能である。DRAMセルアレイ24は、DSP16のみからアクセスされる。
【選択図】図1
Description
この発明は、パーシャル・デュアル・ポート・メモリ(Partial Dual Port Memory)及び該メモリを用いた電子機器に係り、たとえば、カメラ付きの携帯電話機などのように、複数のプロセッサが設けられると共に小型軽量化する必要のある電子機器に用いて好適なパーシャル・デュアル・ポート・メモリ及び該メモリを用いた電子機器に関する。
小型軽量化する必要のある電子機器のうち、たとえば携帯電話機は、近年では、通常の通信機能の他に、カメラ機能やテレビ電話機能などが付加されているものが多くなっている。このような携帯電話機では、無線基地局との送受信を制御するためのCCPU(Communication CPU)、カメラ機能や着メロ機能などのアプリケーションのソフトウェアを処理するためのACPU(Application CPU)、及び各種データを記憶するためのメモリが設けられている。
この種の携帯電話機は、従来では、たとえば図8に示すように、アンテナ1と、無線部2と、ボタン操作部3と、CPU4と、カメラ部5と、DSP(Digital Signal Processor)6と、SRAM(Static Random Access Memory )7と、アービタ8と、インタフェース(IF)9と、金/金ボール10と、SDRAM(Synchronous Dynamic Random Access Memory)11とから構成されている。無線部2は、アンテナ1を介して図示しない無線基地局との間で無線電波Wを送受信する。ボタン操作部3は、たとえば、送信キー、英字/カナ/漢字/数字の変換キー、電源のオン/オフキー、カーソル操作を行うための十文字キー、及び終了キーなどから構成されている。CPU(中央処理装置)4は、上記CCPUとしての働きをすると共に、携帯電話機全体を制御する。
カメラ部5は、たとえばCCD(Charge Coupled Device 、電荷結合素子)カメラなどで構成され、この携帯電話機の周辺の画像を取り込む。DSP6は、上記ACPUとしての働きをするものであり、カメラ部5で撮影された画像信号を処理する。SRAM7は、各メモリセルが4個のトランジスタ及び2個の抵抗による6素子、又は6個のトランジスタによる6素子で構成され、CPU4とDSP6との間で共有化されるデータ(たとえば、DSP6による処理済みの画像データ)を記憶する。アービタ8は、CPU4及びDSP6が同時にインタフェース9を介してSDRAM11にアクセスするとき、競合を避けるように調停する。金/金ボール10は、インタフェース9の入出力ポートとSDRAM11の入出力ポートとを接触させる。SDRAM11は、DDR(double data rate)型のDRAMであり、各メモリセルが1個のトランジスタ及び1個のキャパシタによる2個の素子で構成され、クロック周波数を上げないでデータ転送効率を2倍に上げるため、外部クロック信号の立上がりと立下がりの両エッジに同期してCPU4又はDSP6との間でデータの入出力を行う。
上記の携帯電話機の他、従来、この種の技術としては、たとえば、次のような文献に記載されるものがあった。
特許文献1に記載されたデュアル・ポート型ダイナミック・ランダム・アクセス・メモリでは、各メモリセルが2つのトランスファゲート及び1つのキャパシタからなる2T−1C型で構成され、同各メモリセルに独立した2系列のアクセス経路が設けられている。そして、これに適応した動作方法により、データバスの占有化が解消される。
特開昭59−129989号公報(第1頁、図2、図3、図4)
特許文献1に記載されたデュアル・ポート型ダイナミック・ランダム・アクセス・メモリでは、各メモリセルが2つのトランスファゲート及び1つのキャパシタからなる2T−1C型で構成され、同各メモリセルに独立した2系列のアクセス経路が設けられている。そして、これに適応した動作方法により、データバスの占有化が解消される。
しかしながら、上記従来の携帯電話機に用いられるメモリでは、次のような問題点があった。
すなわち、CPU4及びDSP6から同時にSDRAM11にアクセスされるとき、アービタ8により調停されるため、高速動作が困難になるという問題点がある。
すなわち、CPU4及びDSP6から同時にSDRAM11にアクセスされるとき、アービタ8により調停されるため、高速動作が困難になるという問題点がある。
また、特許文献1に記載されたメモリでは、データバスの占有化が解消されるが、特に高速動作に対応するものではない。
上記課題を解決するために、請求項1記載の発明は、パーシャル・デュアル・ポート・メモリに係り、所定の容量の記憶領域を有し、該記憶領域は、第1のプロセッサのみからアクセスされる第1領域と、第2のプロセッサのみからアクセスされる第2領域と、2つのポートを有し、前記第1及び第2のプロセッサに共有されて前記各ポートをそれぞれ介して同時にアクセス可能な共有領域とから構成されていることを特徴としている。
請求項2記載の発明は、請求項1記載のパーシャル・デュアル・ポート・メモリに係り、前記記憶領域の容量に対応した複数のメモリセルから構成されたメモリセルアレイと、前記第1のプロセッサからのアクセスに基づいて前記共有領域に割り当てられた前記メモリセルの一方の前記ポートのアドレス又は前記第1領域に割り当てられた前記メモリセルのアドレスを選択する第1のデコーダと、前記第2のプロセッサからのアクセスに基づいて前記共有領域に割り当てられた前記メモリセルの他方の前記ポートのアドレス又は前記第2領域に割り当てられた前記メモリセルのアドレスを選択する第2のデコーダとを備えてなることを特徴としている。
請求項3記載の発明は、請求項2記載のパーシャル・デュアル・ポート・メモリに係り、前記第1のデコーダ及び第2のデコーダが同時に前記共有領域にアクセスするとき、競合を避けるように調停するアービタが設けられていることを特徴としている。
請求項4記載の発明は、請求項2記載のパーシャル・デュアル・ポート・メモリに係り、前記第1領域に割り当てられた前記メモリセルは、前記第1のプロセッサからのアクセスに基づいてオン/オフ制御される第1のトランスファゲートと、該第1のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される第1のキャパシタとから構成され、前記第2領域に割り当てられた前記メモリセルは、前記第2のプロセッサからのアクセスに基づいてオン/オフ制御される第2のトランスファゲートと、該第2のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される第2のキャパシタとから構成され、前記共有領域に割り当てられた前記メモリセルは、前記第1のプロセッサからのアクセスに基づいてオン/オフ制御される第3のトランスファゲートと、前記第2のプロセッサからのアクセスに基づいてオン/オフ制御される第4のトランスファゲートと、前記第3又は第4のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される第3のキャパシタとから構成されていることを特徴としている。
請求項5記載の発明は、請求項1記載のパーシャル・デュアル・ポート・メモリに係り、前記第1領域、第2領域及び共有領域が1チップに構成されていることを特徴としている。
請求項6記載の発明は、電子機器に係り、請求項1乃至5のうちのいずれか一に記載のパーシャル・デュアル・ポート・メモリを用いることを特徴としている。
この発明の構成によれば、第1のプロセッサ及び第2のプロセッサに共有されて同時にアクセス可能な共有領域が設けられているので、第1領域及び第2領域も全て2T−1C型のメモリセルで構成する場合に比較して、メモリの集積度が向上すると共にデータの伝送を高速化できる。このため、電子機器が高機能化され、大容量のメモリが必要となった場合でも、小型軽量化に対応できる。また、第1領域は、第1のプロセッサのみからアクセスされ、かつ、第2領域は、第2のプロセッサのみからアクセスされるので、同第1のプロセッサと同第2のプロセッサとの競合が発生せず、また、アービタによる時間的ロスを最小限にできることにより、高速動作に対応できる。
第1のプロセッサのみからアクセスされる第1領域と、第2のプロセッサのみからアクセスされる第2領域と、同第1及び第2のプロセッサに共有されて同時にアクセス可能な共有領域とを有するパーシャル・デュアル・ポート・メモリを提供する。
図1は、この発明の一実施例であるパーシャル・デュアル・ポート・メモリが用いられた電子機器の要部の電気的構成を示すブロック図である。
この例の電子機器は、同図に示すように、携帯電話機であり、アンテナ11と、無線部12と、ボタン操作部13と、CPU14と、カメラ部15と、DSP16と、パーシャル・デュアル・ポート・RAM(Partial Dual Port Random Access Memory、以下、「PDPRAM」という)20とから構成されている。無線部12は、アンテナ11を介して図示しない無線基地局との間で無線電波Wを送受信する。ボタン操作部13は、たとえば、送信キー、英字/カナ/漢字/数字の変換キー、電源のオン/オフキー、カーソル操作を行うための十文字キー、及び終了キーなどから構成されている。CPU14は、図示しない無線基地局との送受信を制御する他、当該携帯電話機全体を制御する。カメラ部15は、たとえばCCDカメラなどで構成され、この携帯電話機の周辺の画像を取り込む。DSP16は、カメラ機能や着メロ機能などのアプリケーションのソフトウェアを処理し、特に、この実施例では、カメラ部15で撮影された画像信号を処理する。
この例の電子機器は、同図に示すように、携帯電話機であり、アンテナ11と、無線部12と、ボタン操作部13と、CPU14と、カメラ部15と、DSP16と、パーシャル・デュアル・ポート・RAM(Partial Dual Port Random Access Memory、以下、「PDPRAM」という)20とから構成されている。無線部12は、アンテナ11を介して図示しない無線基地局との間で無線電波Wを送受信する。ボタン操作部13は、たとえば、送信キー、英字/カナ/漢字/数字の変換キー、電源のオン/オフキー、カーソル操作を行うための十文字キー、及び終了キーなどから構成されている。CPU14は、図示しない無線基地局との送受信を制御する他、当該携帯電話機全体を制御する。カメラ部15は、たとえばCCDカメラなどで構成され、この携帯電話機の周辺の画像を取り込む。DSP16は、カメラ機能や着メロ機能などのアプリケーションのソフトウェアを処理し、特に、この実施例では、カメラ部15で撮影された画像信号を処理する。
PDPRAM20は、所定の容量の記憶領域を有し、クロック(CLK)同期SRAMインタフェース(IF)21と、DRAMセルアレイ22と、デュアル・ポート(Dual-Port )・DRAMセルアレイ23と、DRAMセルアレイ24とから構成されている。CLK同期SRAMIF21は、各メモリセルがDRAMで構成されている当該PDPRAM20を疑似SRAM(Pseudo SRAM 、PSRAM)として動作させる。PSRAMは、各メモリセルがDRAMの構成になっているが、制御部にはSRAM方式が採用され、見掛け上SRAMとなっている。また、PSRAMは、DRAMのように、アドレスを行アドレス及び列アドレスに分けて別々に与える必要がないため、RAS(Row Address Strobe、行アドレス・ストローブ)及びCAS(Column Address Strobe 、列アドレス・ストローブ)のようなタイミング信号も必要としない。PSRAMでは、SRAMと同様に、アドレスを一度に与えるだけで良く、クロック同期型のメモリのクロックに相当するチップイネーブル信号をトリガにしてアドレスが内部に取り込まれ、書込み/読出しが行われる。
DRAMセルアレイ22は、CPU14のみからアクセスされる。Dual−Port・DRAMセルアレイ23は、2つのポートを有し、CPU14及びDSP16に共有されて同各ポートをそれぞれ介して同時にアクセス可能である。DRAMセルアレイ24は、DSP16のみからアクセスされる。また、この実施例では、CLK同期SRAMIF21、DRAMセルアレイ22、Dual−Port・DRAMセルアレイ23及びDRAMセルアレイ24は、1つのチップQとして構成されている。
図2は、図1中のCLK同期SRAMIF21の電気的構成を示すブロック図である。 このCLK同期SRAMIF21は、同図2に示すように、デコーダ25,26と、I/Oバッファ27,28と、アービタ29とから構成され、これらがDRAMセルアレイ22、Dual−Port・DRAMセルアレイ23及びDRAMセルアレイ24からなるチップQに接続されている。デコーダ25は、CPU14からのアクセス(すなわち、アドレスデータA0L〜A63Lの供給)に基づいて、Dual−Port・DRAMセルアレイ23のメモリセルの一方のポートのアドレス又はDRAMセルアレイ22のメモリセルのアドレスをクロックckに同期して選択する。デコーダ26は、DSP16からのアクセス(すなわち、アドレスデータA0R〜A63Rの供給)に基づいて、Dual−Port・DRAMセルアレイ23のメモリセルの他方のポートのアドレス又はDRAMセルアレイ24のメモリセルのアドレスをクロックckに同期して選択する。
I/Oバッファ27は、Dual−Port・DRAMセルアレイ23の一方のポート及びDRAMセルアレイ22を疑似的にSRAMとして動作させ、CPU14との間のデータの入出力のインタフェースとして動作する。I/Oバッファ28は、Dual−Port・DRAMセルアレイ23の他方のポート及びDRAMセルアレイ24を疑似的にSRAMとして動作させ、DSP16との間のデータの入出力のインタフェースとして動作する。アービタ29は、デコーダ25及びデコーダ26が同時にDual−Port・DRAMセルアレイ23にアクセスするとき、競合を避けるように調停する。
図3は、図1中のDRAMセルアレイ22、Dual−Port・DRAMセルアレイ23及びDRAMセルアレイ24の一例を示す構成図である。
DRAMセルアレイ22は、同図3に示すように、メモリブロック221,222,…,227から構成されている。メモリブロック221は、CPU14からのアクセスに基づいてオン/オフ制御される1つの第1のトランスファゲートと、同第1のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される1つの第1のキャパシタとからなる1T−1C型のメモリセルで構成され、たとえば16Mビットの容量を有している。メモリブロック222,…,227も、メモリブロック221と同様に構成されている。
DRAMセルアレイ22は、同図3に示すように、メモリブロック221,222,…,227から構成されている。メモリブロック221は、CPU14からのアクセスに基づいてオン/オフ制御される1つの第1のトランスファゲートと、同第1のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される1つの第1のキャパシタとからなる1T−1C型のメモリセルで構成され、たとえば16Mビットの容量を有している。メモリブロック222,…,227も、メモリブロック221と同様に構成されている。
DRAMセルアレイ24は、メモリブロック241,242,…,247から構成されている。
メモリブロック241は、DSP16からのアクセスに基づいてオン/オフ制御される1つの第2のトランスファゲートと、同第2のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される1つ第2のキャパシタとからなる1T−1C型のメモリセルで構成され、たとえば16Mビットの容量を有している。メモリブロック242,…,247も、メモリブロック241と同様に構成されている。
メモリブロック241は、DSP16からのアクセスに基づいてオン/オフ制御される1つの第2のトランスファゲートと、同第2のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される1つ第2のキャパシタとからなる1T−1C型のメモリセルで構成され、たとえば16Mビットの容量を有している。メモリブロック242,…,247も、メモリブロック241と同様に構成されている。
Dual−Port・DRAMセルアレイ23は、メモリブロック231,232から構成されている。メモリブロック231は、CPU14からのアクセスに基づいてオン/オフ制御される第3のトランスファゲートと、DSP16からのアクセスに基づいてオン/オフ制御される第4のトランスファゲートと、これらの第3又は第4のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される第3のキャパシタとからなる2T−1C型のメモリセルで構成され、たとえば8Mビットの容量を有している。メモリブロック232も、メモリブロック231と同様に構成されている。また、これらのDRAMセルアレイ22、Dual−Port・DRAMセルアレイ23及びDRAMセルアレイ24は、1チップに構成され、合計256Mビットの容量を有している。また、2T−1C型のメモリセルは、1T−1C型のメモリセルに比較して、約2倍の大きさ(面積)となるが、16Mビットの1T−1C型のメモリセルの面積と、8Mbitの2T−1C型のメモリセルの面積とが、ほぼ同じであるため、この256Mビットのメモリセルは、1T−1C型の256Mビットのメモリセルとほぼ同じ大きさとなり、キャパシタの数は、256M−16Mとなる。
図4は、図3中のDRAMセルアレイ22,24を構成する1つのメモリセルの電気的構成を示す図である。
このメモリセル30は、上記第1又は第2のトランスファゲートとして用いられるMOSトランジスタ31と、キャパシタ32とから構成され、選択線33と信号線34との交差領域に形成されている。MOSトランジスタ31は、図2中のデコーダ25又はデコーダ26から選択線33を介して与えられるアドレスデータに基づいてオン/オフ制御される。キャパシタ32は、MOSトランジスタ31がオン状態のとき、図2中のI/Oバッファ27又はI/Oバッファ28から信号線34を介して与えられるデータに基づいて充電されることにより、情報が記憶される。
このメモリセル30は、上記第1又は第2のトランスファゲートとして用いられるMOSトランジスタ31と、キャパシタ32とから構成され、選択線33と信号線34との交差領域に形成されている。MOSトランジスタ31は、図2中のデコーダ25又はデコーダ26から選択線33を介して与えられるアドレスデータに基づいてオン/オフ制御される。キャパシタ32は、MOSトランジスタ31がオン状態のとき、図2中のI/Oバッファ27又はI/Oバッファ28から信号線34を介して与えられるデータに基づいて充電されることにより、情報が記憶される。
図5は、図3中のDual−Port・DRAMセルアレイ23を構成する1つのメモリセルの電気的構成を示す図である。
このメモリセル40は、上記第3及び第4のトランスファゲートとして用いられるMOSトランジスタ41,42と、キャパシタ43とから構成され、選択線44,45と信号線46,47との交差領域に形成されている。MOSトランジスタ41は、図2中のデコーダ25から選択線44を介して与えられるアドレスデータに基づいてオン/オフ制御される。MOSトランジスタ42は、図2中のデコーダ26から選択線45を介して与えられるアドレスデータに基づいてオン/オフ制御される。キャパシタ43は、MOSトランジスタ41がオン状態のとき、図2中のI/Oバッファ27から信号線46を介して与えられるデータに基づいて充電されることにより、情報が記憶され、また、MOSトランジスタ42がオン状態のとき、図2中のI/Oバッファ28から信号線47を介して与えられるデータに基づいて充電されることにより、情報が記憶される。
このメモリセル40は、上記第3及び第4のトランスファゲートとして用いられるMOSトランジスタ41,42と、キャパシタ43とから構成され、選択線44,45と信号線46,47との交差領域に形成されている。MOSトランジスタ41は、図2中のデコーダ25から選択線44を介して与えられるアドレスデータに基づいてオン/オフ制御される。MOSトランジスタ42は、図2中のデコーダ26から選択線45を介して与えられるアドレスデータに基づいてオン/オフ制御される。キャパシタ43は、MOSトランジスタ41がオン状態のとき、図2中のI/Oバッファ27から信号線46を介して与えられるデータに基づいて充電されることにより、情報が記憶され、また、MOSトランジスタ42がオン状態のとき、図2中のI/Oバッファ28から信号線47を介して与えられるデータに基づいて充電されることにより、情報が記憶される。
図6は、図1中のPDPRAM20にデータが書き込まれるときの要部の状態を示す図、及び、図7が、同PDPRAM20からデータが読み出されるときの要部の状態を示す図である。
これらの図を参照して、この例のパーシャル・デュアル・ポート・メモリが用いられた携帯電話機の動作について説明する。
この携帯電話機では、たとえば、カメラ部15により周辺の画像が取り込まれ、撮影された画像信号がDSP16で処理される。処理済みの画像データは、DSP16からデコーダ26を介してPDPRAM20のDual−Port・DRAMセルアレイ23の一方のポートのアドレスにアクセスされて記憶される。この場合、たとえば図6に示すように、図示しない制御部からの書込み/読出し制御信号R/Wにより信号線47がI/Oバッファ28を介して当該上位ビットの書込み(Write )線に接続され、かつデコーダ26から選択線45を介して与えられるアドレスデータに基づいてMOSトランジスタ42がオン状態となり、画像データによりキャパシタ43が充電される。
これらの図を参照して、この例のパーシャル・デュアル・ポート・メモリが用いられた携帯電話機の動作について説明する。
この携帯電話機では、たとえば、カメラ部15により周辺の画像が取り込まれ、撮影された画像信号がDSP16で処理される。処理済みの画像データは、DSP16からデコーダ26を介してPDPRAM20のDual−Port・DRAMセルアレイ23の一方のポートのアドレスにアクセスされて記憶される。この場合、たとえば図6に示すように、図示しない制御部からの書込み/読出し制御信号R/Wにより信号線47がI/Oバッファ28を介して当該上位ビットの書込み(Write )線に接続され、かつデコーダ26から選択線45を介して与えられるアドレスデータに基づいてMOSトランジスタ42がオン状態となり、画像データによりキャパシタ43が充電される。
この記憶されている画像データは、CPU14からデコーダ25を介してDual−Port・DRAMセルアレイ23の他方のポートのアドレスにアクセスされて読み出される。この場合、たとえば図7に示すように、図示しない制御部からの書込み/読出し制御信号R/Wにより信号線46がI/Oバッファ27を介して当該下位ビットの読出し(Read)線に接続され、かつデコーダ25から選択線44を介して与えられるアドレスデータに基づいてMOSトランジスタ41がオン状態となり、キャパシタ43が放電される。読み出された画像データは、無線部12からアンテナ11を介して無線電波Wにより図示しない無線基地局へ送信される。この場合、デコーダ25及びデコーダ26から同時にDual−Port・DRAMセルアレイ23にアクセスするとき、アービタ29により、競合を避けるように両方のアクセスが調停される。
また、CPU14からデコーダ25を介してDRAMセルアレイ22のメモリセルのアドレスにアクセスされ、I/Oバッファ27を介してデータが入出力される。この場合、図6に示すように、書込み/読出し制御信号R/Wにより信号線34がI/Oバッファ27を介して当該下位ビットの書込み(Write )線に接続され、かつデコーダ25から選択線33を介して与えられるアドレスデータに基づいてMOSトランジスタ31がオン状態となり、データによりキャパシタ32が充電される。また、図7に示すように、書込み/読出し制御信号R/Wにより信号線34がI/Oバッファ27を介して当該下位ビットの読出し(Read)線に接続され、かつデコーダ25から選択線33を介して与えられるアドレスデータに基づいてMOSトランジスタ31がオン状態となり、キャパシタ32が放電される。
また、DSP16からデコーダ26を介してDRAMセルアレイ24のメモリセルのアドレスにアクセスされ、I/Oバッファ28を介してデータが入出力される。この場合も、上記と同様に、図6又は図7に示す動作が行われる。
以上のように、この実施例では、CPU14及びDSP16に共有されて同時にアクセス可能なDual−Port・DRAMセルアレイ23が設けられているので、DRAMセルアレイ22,24も全て2T−1C型のメモリセルで構成する場合に比較して、メモリの集積度が向上すると共にデータの伝送が高速化される。このため、携帯電話機が高機能化され、大容量のメモリが必要となった場合でも、小型軽量化に対応できる。また、DRAMセルアレイ22は、CPU14のみからアクセスされ、かつ、DRAMセルアレイ24は、DSP16のみからアクセスされるので、同CPU14と同DSP16との競合が発生せず、また、アービタ29による時間的ロスが最小限となり、高速動作に対応できる。
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
たとえば、上記実施例では、CPU14からデコーダ25を介してDual−Port・DRAMセルアレイ23又はDRAMセルアレイ22のメモリセルのアドレスにアクセスされ、また、DSP16からデコーダ26を介してDual−Port・DRAMセルアレイ23又はDRAMセルアレイ24のメモリセルのアドレスにアクセスされるようになっているが、DRAMセルアレイ22を構成するメモリブロック221,222,…,227を、それぞれ共通のアドレスデータが与えられるバンクメモリとし、選択信号により選択されたバンクメモリのみがアクセスされるようにしても良い。同様に、DRAMセルアレイ24を構成するメモリブロック241,242,…,247を、それぞれ共通のアドレスデータが与えられるバンクメモリとし、選択信号により選択されたバンクメモリのみがアクセスされるようにしても良い。また、Dual−Port・DRAMセルアレイ23を構成するメモリブロック231,232を、それぞれ共通のアドレスデータが与えられるバンクメモリとし、選択信号により選択されたバンクメモリのみがアクセスされるようにしても良い。
たとえば、上記実施例では、CPU14からデコーダ25を介してDual−Port・DRAMセルアレイ23又はDRAMセルアレイ22のメモリセルのアドレスにアクセスされ、また、DSP16からデコーダ26を介してDual−Port・DRAMセルアレイ23又はDRAMセルアレイ24のメモリセルのアドレスにアクセスされるようになっているが、DRAMセルアレイ22を構成するメモリブロック221,222,…,227を、それぞれ共通のアドレスデータが与えられるバンクメモリとし、選択信号により選択されたバンクメモリのみがアクセスされるようにしても良い。同様に、DRAMセルアレイ24を構成するメモリブロック241,242,…,247を、それぞれ共通のアドレスデータが与えられるバンクメモリとし、選択信号により選択されたバンクメモリのみがアクセスされるようにしても良い。また、Dual−Port・DRAMセルアレイ23を構成するメモリブロック231,232を、それぞれ共通のアドレスデータが与えられるバンクメモリとし、選択信号により選択されたバンクメモリのみがアクセスされるようにしても良い。
上記実施例では、携帯電話機を例にして説明したが、この発明は、たとえばPDA(Personal Digital Assistants )など、複数のプロセッサが設けられると共に小型軽量化する必要のある電子機器全般に適用できる。
11 アンテナ(電子機器の一部)
12 無線部(電子機器の一部)
13 ボタン操作部(電子機器の一部)
14 CPU(中央処理装置、第1のプロセッサ、電子機器の一部)
15 カメラ部(電子機器の一部)
16 DSP(第2のプロセッサ、電子機器の一部)
20 PDPRAM(パーシャル・デュアル・ポート・RAM、パーシャル・デュアル・ポート・メモリ)
21 クロック同期SRAMインタフェース(PDPRAM20の一部)
22 DRAMセルアレイ(PDPRAM20の一部、第1領域)
221,222,…,227 メモリブロック
23 デュアル・ポート(Dual-Port )・DRAMセルアレイ(PDPRAM20の一部、共 有領域)
231,232 メモリブロック
24 DRAMセルアレイ(PDPRAM20の一部、第2領域)
241,242,…,247 メモリブロック(PDPRAM20の一部)
25,26 デコーダ(PDPRAM20の一部)
27,28 I/Oバッファ(PDPRAM20の一部)
29 アービタ(PDPRAM20の一部)
30、40 メモリセル(PDPRAM20の一部)
31,41,42 MOSトランジスタ(トランスファゲート、PDPRAM20の一部)
32、43 キャパシタ(PDPRAM20の一部)
Q チップ
12 無線部(電子機器の一部)
13 ボタン操作部(電子機器の一部)
14 CPU(中央処理装置、第1のプロセッサ、電子機器の一部)
15 カメラ部(電子機器の一部)
16 DSP(第2のプロセッサ、電子機器の一部)
20 PDPRAM(パーシャル・デュアル・ポート・RAM、パーシャル・デュアル・ポート・メモリ)
21 クロック同期SRAMインタフェース(PDPRAM20の一部)
22 DRAMセルアレイ(PDPRAM20の一部、第1領域)
221,222,…,227 メモリブロック
23 デュアル・ポート(Dual-Port )・DRAMセルアレイ(PDPRAM20の一部、共 有領域)
231,232 メモリブロック
24 DRAMセルアレイ(PDPRAM20の一部、第2領域)
241,242,…,247 メモリブロック(PDPRAM20の一部)
25,26 デコーダ(PDPRAM20の一部)
27,28 I/Oバッファ(PDPRAM20の一部)
29 アービタ(PDPRAM20の一部)
30、40 メモリセル(PDPRAM20の一部)
31,41,42 MOSトランジスタ(トランスファゲート、PDPRAM20の一部)
32、43 キャパシタ(PDPRAM20の一部)
Q チップ
Claims (6)
- 所定の容量の記憶領域を有し、該記憶領域は、
第1のプロセッサのみからアクセスされる第1領域と、
第2のプロセッサのみからアクセスされる第2領域と、
2つのポートを有し、前記第1及び第2のプロセッサに共有されて前記各ポートをそれぞれ介して同時にアクセス可能な共有領域とから構成されていることを特徴とするパーシャル・デュアル・ポート・メモリ。 - 前記記憶領域の容量に対応した複数のメモリセルから構成されたメモリセルアレイと、
前記第1のプロセッサからのアクセスに基づいて前記共有領域に割り当てられた前記メモリセルの一方の前記ポートのアドレス又は前記第1領域に割り当てられた前記メモリセルのアドレスを選択する第1のデコーダと、
前記第2のプロセッサからのアクセスに基づいて前記共有領域に割り当てられた前記メモリセルの他方の前記ポートのアドレス又は前記第2領域に割り当てられた前記メモリセルのアドレスを選択する第2のデコーダとを備えてなることを特徴とする請求項1記載のパーシャル・デュアル・ポート・メモリ。 - 前記第1のデコーダ及び第2のデコーダが同時に前記共有領域にアクセスするとき、競合を避けるように調停するアービタが設けられていることを特徴とする請求項2記載のパーシャル・デュアル・ポート・メモリ。
- 前記第1領域に割り当てられた前記メモリセルは、
前記第1のプロセッサからのアクセスに基づいてオン/オフ制御される第1のトランスファゲートと、
該第1のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される第1のキャパシタとから構成され、
前記第2領域に割り当てられた前記メモリセルは、
前記第2のプロセッサからのアクセスに基づいてオン/オフ制御される第2のトランスファゲートと、
該第2のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される第2のキャパシタとから構成され、
前記共有領域に割り当てられた前記メモリセルは、
前記第1のプロセッサからのアクセスに基づいてオン/オフ制御される第3のトランスファゲートと、
前記第2のプロセッサからのアクセスに基づいてオン/オフ制御される第4のトランスファゲートと、
前記第3又は第4のトランスファゲートがオン状態のときに充電されることにより、情報が記憶される第3のキャパシタとから構成されていることを特徴とする請求項2記載のパーシャル・デュアル・ポート・メモリ。 - 前記第1領域、第2領域及び共有領域が1チップに構成されていることを特徴とする請求項1記載のパーシャル・デュアル・ポート・メモリ。
- 請求項1乃至5のうちのいずれか一に記載のパーシャル・デュアル・ポート・メモリを用いることを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004073586A JP2005259320A (ja) | 2004-03-15 | 2004-03-15 | パーシャル・デュアル・ポート・メモリ及び該メモリを用いた電子機器 |
CNA2005100550500A CN1677556A (zh) | 2004-03-15 | 2005-03-15 | 部分双端口存储器和使用它的电子设备 |
US11/079,304 US20050204101A1 (en) | 2004-03-15 | 2005-03-15 | Partial dual-port memory and electronic device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004073586A JP2005259320A (ja) | 2004-03-15 | 2004-03-15 | パーシャル・デュアル・ポート・メモリ及び該メモリを用いた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005259320A true JP2005259320A (ja) | 2005-09-22 |
Family
ID=34918662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004073586A Pending JP2005259320A (ja) | 2004-03-15 | 2004-03-15 | パーシャル・デュアル・ポート・メモリ及び該メモリを用いた電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050204101A1 (ja) |
JP (1) | JP2005259320A (ja) |
CN (1) | CN1677556A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172805A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | ポート間データ転送機能を有するマルチパスアクセス可能な半導体メモリ装置 |
JP2007172809A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | 半導体メモリ装置及びその方法 |
KR100847968B1 (ko) | 2005-08-05 | 2008-07-22 | 키몬다 아게 | 컴퓨팅 시스템, 전자 통신 디바이스, 컴퓨팅 시스템 운영 방법 및 정보 처리 방법 |
JP2009170002A (ja) * | 2008-01-11 | 2009-07-30 | Elpida Memory Inc | 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム |
US7715269B2 (en) | 2006-08-22 | 2010-05-11 | Elpida Memory, Inc. | Semiconductor memory device and semiconductor device comprising the same |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100715522B1 (ko) * | 2005-11-02 | 2007-05-07 | 엠텍비젼 주식회사 | 카메라 컨트롤 장치, 영상 데이터 표시 장치 및 그 방법 |
KR100735612B1 (ko) * | 2005-12-22 | 2007-07-04 | 삼성전자주식회사 | 멀티패쓰 억세스블 반도체 메모리 장치 |
CN101022522B (zh) * | 2006-02-16 | 2010-05-12 | 华晶科技股份有限公司 | 利用透通模式以共享储存装置的可携式电子装置及方法 |
KR100822468B1 (ko) * | 2006-09-11 | 2008-04-16 | 엠텍비젼 주식회사 | 공유 메모리를 구비한 장치 및 코드 데이터 전송 방법 |
US8209527B2 (en) * | 2006-10-26 | 2012-06-26 | Samsung Electronics Co., Ltd. | Memory system and memory management method including the same |
KR20080084083A (ko) * | 2007-03-14 | 2008-09-19 | 삼성전자주식회사 | 효율적으로 메모리 포트를 사용할 수 있는 마이크로 컴퓨터시스템 |
KR100887417B1 (ko) * | 2007-04-11 | 2009-03-06 | 삼성전자주식회사 | 멀티 프로세서 시스템에서 불휘발성 메모리의 공유적사용을 제공하기 위한 멀티패쓰 억세스블 반도체 메모리장치 |
KR20090005786A (ko) * | 2007-07-10 | 2009-01-14 | 삼성전자주식회사 | 메모리 사용확장 기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치 및 그에 따른 메모리 사용확장 방법 |
CN101853146A (zh) * | 2009-04-03 | 2010-10-06 | 深圳Tcl新技术有限公司 | 一种双显示屏笔记本电脑及其实现方法 |
KR101647818B1 (ko) | 2010-04-13 | 2016-08-12 | 삼성전자주식회사 | 멀티 코어 사이의 데이터 전송 장치 및 방법 |
US8610970B1 (en) * | 2011-08-20 | 2013-12-17 | Darwin Hu | Liquid crystal display (LCD) scanners |
US20140264915A1 (en) * | 2013-03-15 | 2014-09-18 | Chao-Yuan Huang | Stacked Integrated Circuit System |
US9311990B1 (en) * | 2014-12-17 | 2016-04-12 | Stmicroelectronics International N.V. | Pseudo dual port memory using a dual port cell and a single port cell with associated valid data bits and related methods |
US10571993B2 (en) * | 2015-03-20 | 2020-02-25 | Sanken Electric Co., Ltd. | Micro controller unit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01294295A (ja) * | 1988-05-20 | 1989-11-28 | Fujitsu Ltd | パーシャル・ランダム・アクセス・メモリ |
JPH0528770A (ja) * | 1991-07-25 | 1993-02-05 | Mitsubishi Electric Corp | マルチポートメモリ回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3735360A (en) * | 1971-08-25 | 1973-05-22 | Ibm | High speed buffer operation in a multi-processing system |
JP2965043B2 (ja) * | 1990-04-10 | 1999-10-18 | 三菱電機株式会社 | デュアルポートメモリ |
JPH04257048A (ja) * | 1991-02-12 | 1992-09-11 | Mitsubishi Electric Corp | デュアルポートメモリ |
FI97765C (fi) * | 1993-11-26 | 1997-02-10 | Nokia Mobile Phones Ltd | Menetelmä sekä kytkentäjärjestely kutsuviestien käsittelemiseksi matkaviestimessä |
JP3093632B2 (ja) * | 1996-04-25 | 2000-10-03 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
US5802579A (en) * | 1996-05-16 | 1998-09-01 | Hughes Electronics Corporation | System and method for simultaneously reading and writing data in a random access memory |
US5845322A (en) * | 1996-09-17 | 1998-12-01 | Vlsi Technology, Inc. | Modular scalable multi-processor architecture |
US6240492B1 (en) * | 1998-05-22 | 2001-05-29 | International Business Machines Corporation | Memory interface for functional unit of integrated system allowing access to dedicated memory and shared memory, and speculative generation of lookahead fetch requests |
US6611853B2 (en) * | 1998-09-22 | 2003-08-26 | Vxi Technology, Inc. | VXI test instrument and method of using same |
JP2002083495A (ja) * | 2000-06-30 | 2002-03-22 | Seiko Epson Corp | 半導体集積回路の情報記憶方法、半導体集積回路、その半導体集積回路を多数備えた半導体装置、及びその半導体装置を用いた電子機器 |
GB2368932B (en) * | 2000-11-02 | 2003-04-16 | Siroyan Ltd | Register file circuitry |
CA2340804A1 (en) * | 2001-03-14 | 2002-09-14 | Atmos Corporation | Sram emulator |
-
2004
- 2004-03-15 JP JP2004073586A patent/JP2005259320A/ja active Pending
-
2005
- 2005-03-15 US US11/079,304 patent/US20050204101A1/en not_active Abandoned
- 2005-03-15 CN CNA2005100550500A patent/CN1677556A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01294295A (ja) * | 1988-05-20 | 1989-11-28 | Fujitsu Ltd | パーシャル・ランダム・アクセス・メモリ |
JPH0528770A (ja) * | 1991-07-25 | 1993-02-05 | Mitsubishi Electric Corp | マルチポートメモリ回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100847968B1 (ko) | 2005-08-05 | 2008-07-22 | 키몬다 아게 | 컴퓨팅 시스템, 전자 통신 디바이스, 컴퓨팅 시스템 운영 방법 및 정보 처리 방법 |
JP2007172805A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | ポート間データ転送機能を有するマルチパスアクセス可能な半導体メモリ装置 |
JP2007172809A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | 半導体メモリ装置及びその方法 |
US7715269B2 (en) | 2006-08-22 | 2010-05-11 | Elpida Memory, Inc. | Semiconductor memory device and semiconductor device comprising the same |
JP2009170002A (ja) * | 2008-01-11 | 2009-07-30 | Elpida Memory Inc | 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム |
Also Published As
Publication number | Publication date |
---|---|
CN1677556A (zh) | 2005-10-05 |
US20050204101A1 (en) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050204101A1 (en) | Partial dual-port memory and electronic device using the same | |
US10127969B2 (en) | Memory device command receiving and decoding methods | |
US7596666B2 (en) | Multi-path accessible semiconductor memory device having port state signaling function | |
US7606982B2 (en) | Multi-path accessible semiconductor memory device having data transmission mode between ports | |
US20090089487A1 (en) | Multiport semiconductor memory device having protocol-defined area and method of accessing the same | |
US7356654B2 (en) | Flexible multi-area memory and electronic device using the same | |
US20080046665A1 (en) | Multiport Memory Device, Multiprocessor System Including the Same, and Method of Transmitting Data In Multiprocessor System | |
US7286415B2 (en) | Semiconductor memory devices having a dual port mode and methods of operating the same | |
US8988962B2 (en) | Refresh circuit of a semiconductor memory device and refresh control method of the semiconductor memory device | |
US20100228923A1 (en) | Memory system having multiple processors | |
US20090254698A1 (en) | Multi port memory device with shared memory area using latch type memory cells and driving method | |
JP2009026439A (ja) | 半導体メモリ装置及びそれによる共有レジスタ運用方法 | |
US11581040B2 (en) | Semiconductor memory apparatus, operation method of the semiconductor memory apparatus and system including the semiconductor memory apparatus | |
US8078838B2 (en) | Multiprocessor system having multiport semiconductor memory with processor wake-up function responsive to stored messages in an internal register | |
US20050235117A1 (en) | Memory with single and dual mode access | |
US11289138B2 (en) | Memory device including plurality of latches and system on chip including the same | |
US7366828B2 (en) | Memory controller, semiconductor integrated circuit device, semiconductor device, microcomputer, and electronic device | |
US8422314B2 (en) | Device and method for achieving SRAM output characteristics from DRAMS | |
US20090216961A1 (en) | Multi-port semiconductor memory device for reducing data transfer event and access method therefor | |
WO2023103148A1 (zh) | 地址刷新电路、方法、存储器和电子设备 | |
US20080186796A1 (en) | Semiconductor memory device | |
WO2008032987A1 (en) | Dual port memory device, memory device and method of operating the dual port memory device | |
TW200539184A (en) | Semiconductor memory device and method for masking predetermined area of memory cell array during write operation | |
US7729198B2 (en) | Synchronous memory circuit | |
KR100754361B1 (ko) | 데이터 입출력 파워 공유가 가능한 다중 포트 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100629 |