JP5017971B2 - 集積装置 - Google Patents
集積装置 Download PDFInfo
- Publication number
- JP5017971B2 JP5017971B2 JP2006239096A JP2006239096A JP5017971B2 JP 5017971 B2 JP5017971 B2 JP 5017971B2 JP 2006239096 A JP2006239096 A JP 2006239096A JP 2006239096 A JP2006239096 A JP 2006239096A JP 5017971 B2 JP5017971 B2 JP 5017971B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- wiring
- processing module
- data bus
- private
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1の構成においては、ロジック回路(プロセッサ)1−1〜1−4とメモリマクロ2−1〜2−4は並列処理を優先するため、1対1で接続される。
図1の構成において、ロジック回路1とメモリマクロ2は並列処理を優先するため1対1で接続されるが、ロジック回路1は隣接しているロジックのデータを参照するためには、上位装置を介したパスを使う必要がある。
メモリインタフェース222は、メモリマクロ221の配置領域を挟んで処理モジュール21の配置位置と対向する位置に配置されている。
メモリシステム23は、Y方向(第1方向)に一列に配列された複数のバンク231−1〜231−n(本例ではn=4)を含むメモリマクロ231と、メモリマクロ231の各バンク231−1〜231−nと処理モジュール21とのデータ転送の整合や各バンク231−1〜231−nへのアクセス制御等を行うメモリインタフェース(Memory Interface:I/F)232と、を備えている。なお、図面では、複雑化を避けるためメモリマクロ231のバンク等の符号は省略している。
メモリインタフェース232は、メモリマクロ231の配置領域を挟んで処理モジュール21の配置位置と対向する位置に配置されている。
メモリマクロ221の各バンク221−1〜221−nとメモリマクロ231の各バンク231−1〜231−nは、それぞれY方向の2次元的な高さを同じにして、X方向に並列に配置されている。
そして、X方向に並列配置されたメモリマクロ221の各バンク221−1〜221−nとメモリマクロ231の各バンク231−1〜231−n間の接続配線にはバッファとしてのフリップフロップFFが配置されている。
図4の例では、処理モジュール21の入出力ポート211とメモリシステム23のメモリインタフェース232とがY方向(第1方向)の接続配線により直線的に接続されている。
接続配線は、指示情報配線(コマンドアドレス配線)とデータ配線(ライトデータ配線とリードデータ配線、あるいは共用配線)が多層配線されるが、接続配線については、後で詳述する。
メモリインタフェース322は、メモリマクロ321の配置領域を挟んで処理モジュール31の配置位置と対向する位置に配置されている。
メモリシステム33は、Y方向(第1方向)に一列に配列された複数のバンク331−1〜331−n(本例ではn=4)を含むメモリマクロ331と、メモリマクロ331の各バンク331−1〜331−nと処理モジュール31とのデータ転送の整合や各バンク331−1〜331−nへのアクセス制御等を行うメモリインタフェース(Memory Interface:I/F)332と、を備えている。
メモリインタフェース332は、メモリマクロ331の配置領域を挟んで処理モジュール31の配置位置と対向する位置に配置されている。
メモリマクロ321の各バンク321−1〜321−nとメモリマクロ331の各バンク331−1〜331−nは、それぞれY方向の2次元的な高さを同じにして、X方向に並列に配置されている。
そして、X方向に並列配置されたメモリマクロ321の各バンク321−1〜321−nとメモリマクロ331の各バンク331−1〜331−n間の接続配線にはバッファとしてのフリップフロップFFが配置されている。
図4の例では、処理モジュール31の入出力ポート311とメモリシステム32のメモリインタフェース322とがY方向(第1方向)の接続配線により直線的に接続されている。
接続配線は、指示情報配線(コマンドアドレス配線)とデータ配線(ライトデータ配線とリードデータ配線、あるいは共用配線)が多層配線されるが、接続配線については、後で詳述する。
アクセスクラスタ30は、アクセスクラスタ20とX方向(第2方向)に並列に配置され、互いに上記複数のメモリマクロのマトリクス配置に対応するメモリバンクが、X方向(第2方向)に配線されたバスにより接続されている。
そして、X方向に並列配置されたメモリマクロ321の各バンク321−1〜321−nとメモリマクロ231の各バンク231−1〜231−n間の接続配線にはバッファとしてのフリップフロップFFが配置されている。
メモリインタフェース422は、メモリマクロ421の配置領域を挟んで処理モジュール41の配置位置と対向する位置に配置されている。
メモリシステム43は、Y方向(第1方向)に一列に配列された複数のバク431−1〜431−n(本例ではn=4)を含むメモリマクロ431と、メモリマクロ431の各バンク431−1〜431−nと処理モジュール41とのデータ転送の整合や各バンク431−1〜431−nへのアクセス制御等を行うメモリインタフェース(Memory Interface:I/F)432と、を備えている。なお、図面では、複雑化を避けるためメモリマクロ432のバンク等の符号は省略している。
メモリインタフェース432は、メモリマクロ431の配置領域を挟んで処理モジュール41の配置位置と対向する位置に配置されている。
メモリマクロ421の各バンク421−1〜421−nとメモリマクロ431の各バンク431−1〜431−nは、それぞれY方向の2次元的な高さを同じにして、X方向に並列に配置されている。
そして、X方向に並列配置されたメモリマクロ421の各バンク421−1〜421−nとメモリマクロ431の各バンク431−1〜431−n間の接続配線にはバッファとしてのフリップフロップFFが配置されている。
図4の例では、処理モジュール41の入出力ポート411とメモリシステム43のメモリインタフェース432とがY方向(第1方向)の接続配線により直線的に接続されている。
接続配線は、指示情報配線(コマンドアドレス配線)とデータ配線(ライトデータ配線とリードデータ配線、あるいは共用配線)が多層配線されるが、接続配線については、後で詳述する。
本実施形態においては、対称的に配置された複数のアクセスクラスタ20と40の各メモリシステムは、メモリインタフェースを共用している。
具体的には、メモリシステム22のメモリインタフェース222と、メモリシステム42のメモリインタフェース422とが、互いに共用するように構成されている。同様に、メモリシステム23のメモリインタフェース232と、メモリシステム43のメモリインタフェース432とが、互いに共用するように構成されている。
これらの共用のメモリインタフェースは、他のメモリシステムへのアクセスを調停する調停部を含む。調停部については後で説明する。
メモリインタフェース522は、メモリマクロ521の配置領域を挟んで処理モジュール41の配置位置と対向する位置に配置されている。
メモリシステム53は、Y方向(第1方向)に一列に配列された複数(図4では)のバク531−1〜531−n(本例ではn=4)を含むメモリマクロ531と、メモリマクロ531の各バンク531−1〜531−nと処理モジュール51とのデータ転送の整合や各バンク531−1〜531−nへのアクセス制御等を行うメモリインタフェース(Memory Interface:I/F)532と、を備えている。
メモリインタフェース532は、メモリマクロ531の配置領域を挟んで処理モジュール51の配置位置と対向する位置に配置されている。
メモリマクロ521の各バンク521−1〜521−nとメモリマクロ531の各バンク531−1〜531−nは、それぞれY方向の2次元的な高さを同じにして、X方向に並列に配置されている。
そして、X方向に並列配置されたメモリマクロ521の各バンク521−1〜521−nとメモリマクロ531の各バンク531−1〜531−n間の接続配線にはバッファとしてのフリップフロップFFが配置されている。
図4の例では、処理モジュール51の入出力ポート511とメモリシステム52のメモリインタフェース522とがY方向(第1方向)の接続配線により直線的に接続されている。
接続配線は、指示情報配線(コマンドアドレス配線)とデータ配線(ライトデータ配線とリードデータ配線、あるいは共用配線)が多層配線されるが、接続配線については、後で詳述する。
また、アクセスクラスタ50のメモリマクロ521の各バンク521−1〜521−nとアクセスクラスタ40のメモリマクロ431の各バンク431−1〜431−nは、それぞれY方向の2次元的な高さを同じにして、X方向に並列に配置されている。
そして、X方向に並列配置されたメモリマクロ521の各バンク521−1〜521−nとメモリマクロ431の各バンク431−1〜431−n間の接続配線にはバッファとしてのフリップフロップFFが配置されている。
本実施形態においては、対称的に配置された複数のアクセスクラスタ30と50の各メモリシステムは、メモリインタフェースを共用している。
具体的には、メモリシステム32のメモリインタフェース322と、メモリシステム52のメモリインタフェース522とが、互いに共用するように構成されている。同様に、メモリシステム33のメモリインタフェース332と、メモリシステム53のメモリインタフェース532とが、互いに共用するように構成されている。
これらの共用のメモリインタフェースは、他のメモリシステムへのアクセスを調停する調停部を含む。調停部については後で説明する。
近年の製造技術ではロジック回路規模の増大により配線層が増加しているが、メモリ回路は規模が増大しても必要となる配線層数はほとんど増えない。このためメモリ上の上部側の配線層は未使用であることが多い。これを利用してメモリシステム上にバスシステムの配線を通すことにより、メモリの面積をほとんど増やすことなくバスシステムを構築できる。
本実施形態においては、配線長増大による周波数低下を回避するため、接続配線であるバスはパイプライン化している。
また、配線面積増大を回避するため各処理モジュール-メモリシステム間の配線は1対1接続ではなく共有配線としている。
メモリインタフェースI/Fがレイアウト中心にあることによりメモリ内資源が2倍に有効活用できる。これは、図4の複数のアクセスクラスタ20,30,40,50をY方向(第1方向)およびX方向(第2方向)構成においてメモリインタフェースI/Fを境界としてメモリ内資源が2分割されるので、同一メモリに複数のアクセスが同時に行われてもメモリインタフェースI/Fを境界として別々の方へのアクセスであれば、同時にアクセスできるからである。
この配線を利用して、図5中、配線LNXで示すように、X方向(第2方向)メモリ−メモリ間転送も行うことが可能である。
X方向(第2方向)の同一配線をモードの設定によって図4の接続形態と図5の接続形態を切り替えるだけであることから、ほとんど面積を増大させることなく高速なメモリ−メモリ間転送を実現できる。
このX方向転送モード(横転送モード)は必要のない用途には削除可能である。
この図6の例においては、アクセスクラスタ20の処理モジュール21(PM0)が左端にあるメモリマクロ221のバンク221−2にアクセスを行い、アクセスクラスタ30の処理モジュール31(PM1)が同メモリマクロ221のバンク221−1にアクセスを行っている。
これは通常のX-barシステムでは、図7に示すように、メモリインタフェースI/Fをスキップしたアクセスになる。
その結果、アクセスレイテンシの短縮が実現できる。
これにより、図6および図8に示すように、単純にX-barをマッピングするのと比較して、面積を増やすことなく、スループットを向上させることができる。
上述したように、図6の例においては、アクセスクラスタ20の処理モジュール21(PM0)が左端にあるメモリマクロ221のバンク221−2にアクセスを行い、アクセスクラスタ30の処理モジュール31(PM1)が同メモリマクロ221のバンク221−1にアクセスを行っている。
通常のX-barにおいては、図3および図9に示すように、Y方向(第1方向または縦方向)の配線資源が1系統しかない場合は同時にアクセスできない。
これに対して、本実施形態においては、図8に示すように、同程度の面積で同時アクセスが実現でき、かつレイテンシの短縮も実現できる。
たとえば、図中の上側のアクセスクラスタ20,30の処理モジュール21,31(PM0,PM1)から下側の領域へのアクセスの場合、リード(Read)、ライト(Write)で括ると共用できる。
同時にアクセスがある場合は、パブリック(public)の系統数だけしかアクセスできないが、面積を抑えられる。
図10(A)〜(C)に示すプライベート(private)配線、パブリック(public)配線、およびコモン(common)配線による実施例を図11(A)〜(C)にそれぞれ示している。
図12の集積装置10Aは、各アクセスクラスタ20A,30A,40A,50Aの処理モジュール21A,31A,41A,51Aが2つの入出力ポート211,212、311,312、411,412、および511,512を有する。
図14および図15は、アクセスクラスタを2個含む集積装置の構成例を示す図である。
図16および図17は、アクセスクラスタを6個含む集積装置の構成例を示す図である。
図14の集積装置10Cは、Y方向(第1方向)にメモリインタフェースI/Fを共用するアクセスクラスタ20とアクセスクラスタ40の2個を含む。
図15の集積装置10Dは、X方向(第2方向)に並列配置されたアクセスクラスタ20とアクセスクラスタ30の2個を含む。
図16および図17の集積装置10E、10Fは、3つのアクセスクラスタ20,30,40をX方向(第2方向)に並列に配置し、これらのアクセスクラスタ20,30,40とY方向(第1方向)にメモリインタフェースI/Fを共用する3つのアクセスクラスタ50,60,70を配置した、アクセスクラスタを6個含む構成を有する。
このように、アクセスクラスタの数、換言すれば、処理モジュールPMの数に応じたシステムを構成することが可能である。
本実施形態においては、図18に示すように、メモリマクロは複数のメモリバンクBNKと1個のメモリインタフェースI/Fにより構成される。
本実施形態においては、Y方向(第1方向)に配列配置されるメモリシステムでメモリインタフェースI/Fを共用している。
図18に示すように、物理的にメモリインタフェースI/Fを中心として原則同数(半数ずつ)のバンクが配置される。
図19は、本実施形態に係るメモリバンクの構成例を示す図である。
また、横方向(X方向)のリードバスPRL−RX、縦方向(Y方向)のリードデータバス(private, public)PRL−RY,PBL−RY、縦方向のコモン(common)のコマンドアドレスバスCML−U,CML−D(up, down)にセレクタ105〜109を介して選択的にデータを転送する。
コマンドアドレスバスCML−Xにはアクセス先のマクロ、バンク、アドレス、リード/ライト(Read/Write)、ライトマスク(Write Mask)、ID、バースト長、等の情報が含まれる。
コマンドアドレスバスCML−Xは、図21に示すように、各処理モジュールPMからX方向(第2方向または横方向)の全てのメモリシステムのメモリマクロに対して接続される。
処理モジュールPMと各メモリインタフェースI/F間は“Point to Point”(以下P2Pと略する)接続では配線量が膨大になる。したがって共有接続する。
横方向(X方向)は処理モジュールPMごとに専用(private)である。各分岐BRNCではアクセス先のマクロに応じて分岐する。
分岐した後、メモリインタフェースI/Fまではプライベート(private)バス配線で接続される。
横方向のライトデータバスPRL−WXはプライベート配線であるが、図22に示すように、アクセス先ごとにP2Pで接続するのではなく共有である。
分岐BRNCからメモリインタフェースI/Fまでの縦方向(Y方向、第1方向)配線は、利用可能な配線リソースに応じて、プライベート(private),パブリック(public),コモン(common)のバス配線で接続される。
処理モジュールPMから直下のメモリインタフェースI/Fまでの縦方向(Y方向、第1方向)のライトデータバスは、図23に示すように、プライベート(private)バスPRL−WYで接続して構成する。
プライベートのライトデータバスPRL−WYは横方向(X方向、第2方向)に配線されるライトデータバスPRL−WXと直接接続される(図23のから2つ目のバンクBNK2)。
処理モジュールPM直下以外のプライベート縦配線では、図24に示すように、横方向(X方向)からデータを転送するライトデータバスと直接接続され、そこから縦方向(Y方向)にライトデータが転送される。
メモリインタフェースI/Fを越える縦方向ライトバスは横方向配線と接続されることはない。
また、図25に示すように、遅延のレベルによってはメモリインタフェースI/FにおいてフリップフロップFFで一旦ラッチして転送する。
メモリインタフェースI/Fを越える場合、図26に示すように、配線リソースの状況に応じて、メモリインタフェースI/F手前の複数のプライベート配線をセレクタSでセレクトして、パブリック配線で形成する。
プライベート配線は、処理モジュールPMに対する専用配線なので、処理モジュールPMの数が増えてきた場合、全てをプライベート(private)で結線すると膨大な配線リソースが必要となる。この場合、直下以外に関してはコモン(common)の形態をとる。
リードデータバスは処理モジュールPM直下のメモリインタフェースI/Fに対しては、図27に示すように、プライベート配線PRL−RXで接続される。横方向(X方向)のリードデータバス配線はプライベートであるが、アクセス先ごとにP2Pで接続するのではなく共有である。
図27に示すように、縦方向(Y方向、第1方向)配線との接続部分はセレクタSLCで構成され、横方向(X方向)から転送されてくるデータと縦方向(Y方向)から転送されてくるデータをセレクトする。
処理モジュールPMから直下のメモリインタフェースI/Fまでの縦方向(Y方向)リードデータバスは、図28に示すように、プライベートバスPRL−RYで接続して構成する。
プライベートのリードデータバスPRL−RYは、横方向(X方向)に配線されたリードデータバスPRL−RXとセレクタSで接続される(図28の上から2つ目のバンクBNK2)。
処理モジュールPM直下以外のプライベート縦配線では、図29に示すように、横方向(X方向)からデータが転送されるリードデータバスPRL−RXとセレクタSで接続され、そこから選択的に次の横方向(X方向)にリードデータが転送される。
メモリインタフェースI/Fを越える縦方向(Y方向)のリードデータバスは横方向(X方向)配線と接続されることはない。
また、図30に示すように、遅延のレベルによってはメモリインタフェースI/FにおいてフリップフロップFFで一旦ラッチして転送する。
メモリインタフェースI/Fを越える場合、図31に示すように、配線リソースの状況に応じて、メモリインタフェースI/F手前の複数のプライベート配線に分配して、パブリック配線で形成する。
プライベート配線は、処理モジュールPMに対する専用配線なので、処理モジュールPMの数が増えてきた場合、全てをプライベート(private)で結線すると膨大な配線リソースが必要となる。この場合、直下以外に関してはコモン(common)の形態をとる。
縦方向(Y方向)のデータバスは配線資源が限られている場合、コモン配線によって配線量を減らすことが可能となる。
コモンではリードとライトで区別するのではなく、図32および図33に示すように、データの流れる方向で配線を形成する。便宜上、メモリインタフェースI/Fへ向かう方向を“上り(up)”、離れる方向を“下り(down)”と呼ぶ。
コモン配線では横方向(X方向)をライトデータバスが配線されている場合は、図32の<1>、図33の<1>の構成をとる。
コモン配線では横方向(X方向)をリードデータバスが配線されている場合は、図32の<2>、図33の<2>の構成をとる。
メモリインタフェースI/Fにおいては、各処理モジュールPMから送られてくるコマンドを調停し、マクロ内のバンクのリソースが空いている場合に発行する処理を行う。
基本構成として、図34に示すように、各処理モジュールPMに対応したコマンドバッファ(Command Buffer:以下CBと略)111−0〜111−nを最低1つずつ有し、さらにアービタ(arbiter)112、並びにセレクタ(S)113,114を有する。
また、アービタ112はCB111−0〜111−n内の命令のうち発行可能な命令を選択信号S112a,S112bにより選択して発行する。メモリインタフェースI/Fを中心としてY方向(第1方向)の上側(第1側)のメモリシステムのバンクと下側(第2側)のメモリシステムのバンクに対して同時に発行可能である。
また、図35に示すように、配線リソースが許す場合、上側と下側のそれぞれに対し複数の命令配線を配線する(引く)ことも可能となる。
さらに、面積的に許されるのであれば、図36に示すように、CBを複数持たせることも可能である。この場合、たとえば上側の処理モジュールPMへの転送経路にORゲート115−0〜115−nが設けられる。
図37に示すように、基本的に、メモリインタフェースI/Fから発行されたアドレス(コマンド)は縦方向(Y方向)に転送され、分岐にBRNCにおいてアクセス先のバンクに応じて分かれる。
また、図35または図36に示すように、配線リソースに余裕があり、複数アドレス配線が引ける場合は、図38に示すように、セレクタ(S)を通して最終的にバンクに入力される。
(2):メモリインタフェースI/F手前にターゲットがある場合は直接アクセスする。これにより、レイテンシを短縮し、資源競合を低減できる。
(3):データのY方向(縦)配線は配線資源でプライベートか束ねるかを決める。これにより、配線資源の効率化を図ることができる。
(4):メモリインタフェースI/Fからのコマンド発行は、資源が許せば複数とする。これにより、スループットの向上を図れる。
(5):コマンドはY方向(縦方向)、X方向(横方向)ともすべてプライベート配線とする。これにより、他の処理モジュールPMとの競合を回避できる。
(6):データの処理モジュールPM直下のY(縦)方向配線はプライベート配線とする。これにより、他の処理モジュールPMとの競合を回避できる。
(7):メモリインタフェースI/FをY方向(第1方向)の中央に配置する。これにより、配線資源を2倍に有効利用できる。
(8):X(横)方向のデータ配線は横転送モードとして使用可能である。これにより、メモリーメモリ間転送性能の向上を図ることができる。
(9):処理モジュールPMに複数ポートを持たせてもよい。これにより、スループットの向上を図ることができる。
また、図4等のように構成されるバスシステムの配線を利用して、メモリバンク間のバスを構築することにより、回路規模をほとんど増大させることなく、高速なメモリ−メモリ間データ転送を実現できる。
また、メモリマクロ上に配線しているので、アクセス先のバンク上を配線が通るときにはダイレクトにアクセスできるので低レイテンシを実行できる。
また、要求される性能と配線性とのトレードオフにより配線方法を変更したシステム、すなわち、処理モジュールPM数、配線リソースと要求性能に応じてシステムを構築できる。
さらに、1つの処理モジュールPMにメモリシステムとのポートを複数持たせることにより、資源(面積)を消費することなく、さらに高い性能を構築したシステムを実現することができる。
また、処理モジュールPM数が増加すると配線も増大するが、バス幅に応じてバス構成を変えたシステムを構築することができる。
サブ処理モジュール群81は、アクセスクラスタ40、50のメモリマクロのバンク数に応じて4つのサブ処理モジュール81−1〜81−4を配置している。
各処理モジュール21,31,41,51は通常アクセス領域にアクセスしつつ、横方向からデータの入出力を行い、これらのモード切替を各バンクに対し順次行うことにより、処理を止めることなく、メモリのデータの入れ替えを行うことができる。
このように、横転送モードを使う場合は横(X)方向にサブ処理モジュールを配置することになる。
この場合、サブ処理モジュールは転送モードを切り替えた領域(バンク)に対し、独自にアクセスを行っても良いし、各処理モジュールPMからリクエストを受けてアクセスを行っても良い。
逆に、処理モジュールPM数が多いとき、たとえば6のときは必要とされる縦(Y)方向配線が増えるのでメモリ上の配線領域も逼迫してくる。この場合、たとえば図16に示すように、バス幅を減らしてプライベート配線の系統数を増やしても良い。
また、図17に示すように、バス幅は減らさずにプライベート配線を最小限に減らして、コモン配線を増やすこともできる。
これらの選択はシステム要求によって任意である。
横(X)方向のリードデータバス、ライトデータバスは、前述したように、モードの切り替えにより横方向への転送に利用可能である。
モードの切り替えは、図42および図43に示すように、横(X)方向配線全てに対して行うことが可能である。
また、モードの切り替えは、図44および図45に示すように、部分的に行うことも可能である。
横方向の転送用に切り替えた場合、その配線はサブ処理モジュールS−PMの管理下に置かれるため、処理モジュールPMは横方向データバスを使えない。しかし、図46に示すように、直下のバンクに対しては常にアクセス可能である。
横方向転送の需要が少ない場合は、図47に示すように、メモリインタフェースI/F上に横方向専用のデータバスDBSを敷設することも可能である。
この場合、転送モードの切替は実装してもしなくても良い。
この例では、処理モジュール21(PM0)は図中の<1>で示す領域に対しては縦(Y)方向バスしか使わないので、横(X)方向バスをサブ処理モジュールS−PMに解放しても常にアクセスは可能であるが、<2>で示す領域に対しては対応する横方向バスを処理モジュールPM側の支配下に置く必要がある。
アクセスクラスタ、換言すると、処理モジュールPM数が増えてくると配線リソースが膨大となってくる。
したがって、現実的にはある程度の数のアクセスクラスタ(処理モジュールPM)のまとまりであるアクセスクラスタ群90で構成し、図50〜図53に示すように、アクセスクラスタ群90間をサブ処理モジュール80(S−PM)を通して接続した方が、配線量を抑えられる。
この場合、最初にサブ処理モジュールS−PMに書込要求を発行し(ST1)、サブ処理モジュールS−PMが書き込む(ST2)。
また、同図でアクセスクラスタ群90−2の処理モジュールPM2がアクセスクラスタ群90−1の領域から読み出ししている。
この場合、最初にサブ処理モジュールS−PMに読み出し要求を発行し(ST3)、サブ処理モジュールS−PMが該当領域にリードコマンドを発行し(ST4)、該当領域からデータが読み出され(ST5)、サブ処理モジュールS−PMがアクセスクラスタ群90−2の処理モジュールPM2にデータを返している(ST6)。
たとえば、いくつかのアクセスクラスタ群でひとまとまりの処理を行うケースでは、このアクセスクラスタ郡の外側にあるメモリに対してはメモリアクセスの頻度は著しく低い。
このような場合では、図52に例のように、サブ処理モジュールS−PMを通して、アクセスクラスタ群90−1〜90−4をネットワーク結合することによりアクセスをするようにすれば、配線領域の増大を抑えられる。
この場合、アクセスクラスタ群内のメモリ、バスブリッジ92に繋がる各周辺回路95、外部メモリ94を統一されたアドレス空間上に配置できる。
また、アクセスクラスタ群数を増加させた場合、配線が増大するが、いくつかのアクセスクラスタ群をまとまりとして、これらの間をネットワーク結合することにより、配線の増大を抑制できる。
以下に、第3の実施形態として、この3次元的な構成を採用した集積装置について説明する。本第3の実施形態に係る3次元的な構成をシステム・イン・パッケージ(System in Package:SiP)と呼ぶこととする。
したがって、以下ではSiP構成に固有のことを中心に記述してある。特に断りがない限り、平面構成の場合と同様である。
SiP構成では配線資源を積層方向における上下どちらのダイに配線してもよい。各配線をどちらに配線するかによって、無限の組み合わせが考えられる。
したがって、本第3の実施形態においては、主要な3バリエーションについて説明する。
メモリインタフェース115はメモリバンクアレイ111と114とで共用され、メモリインタフェース116はメモリバンクアレイ112と115とで共用される。
第1ダイ120は、処理モジュール(PM)121〜124、および処理モジュールインタフェース(PMI/F)125,126が形成されている。
そして、図55のメモリインタフェース115は図4のメモリインタフェース222,232に相当し、メモリインタフェース116は図4のメモリインタフェース322,332に相当する。
また、図55の処理モジュール121は図4の処理モジュール21に相当し、処理モジュール122は図4の処理モジュール31に相当し、処理モジュール123は図4の処理モジュール41に相当し、処理モジュール124は図4の処理モジュール51に相当する。
そして、図55の処理モジュールインタフェース125は図4の処理モジュール21の入出力ポート211に相当し、処理モジュールインタフェース126は図4の処理モジュール31の入出力ポート311に相当し、処理モジュールインタフェース127は図4の処理モジュール41の入出力ポート411に相当し、処理モジュールインタフェース128は図4の処理モジュール51の入出力ポート511に相当する。
第2ダイ120側においては、処理モジュール121〜124の中心にインタフェース125〜128を集中させている。
これにより、レイアウト的にメモリインタフェース115,116と処理モジュールインタフェース125〜128は重なる(対向する)。
メモリインタフェース115と処理モジュールインタフェース125,127が対向し、メモリインタフェース116と処理モジュールインタフェース126,128が対向する。
また、メモリバンクアレイ111〜114と処理モジュール121〜124を互いに重なる(対向する)。
メモリバンクアレイ111と処理モジュール121が対向し、メモリバンクアレイ112と処理モジュール122が対向し、メモリバンクアレイ113と処理モジュール123が対向し、メモリバンクアレイ114と処理モジュール124が対向する。
これはSiP構成をとるメリットがあり、また、レイテンシ、電力を最小限に抑えられるという特徴がある。
なお、第1ダイ110と第2ダイ120間(上下)間のダイの配線資源に応じて、中央のインタフェース(I/F)上のどちらかに命令を転送するためのバスを配線する(走らせる)。これはプライベート(private)でもパブリック(public)でもよい。
また、直上の図中の左右方向のバンクへのアクセスはこの命令バスを通してターゲットとなるバンクのメモリインタフェース(I/F)にアクセスする。
この場合でも、平面的な構成の集積装置よりも縦方向のアクセスがないだけレイテンシ、電力を減らすことができる。
コマンド(命令)系のバスは縦方向のメモリインタフェースと処理モジュールインタフェース間の配線がなくなるので、平面構成よりも配線資源面で有利である。
たとえば直上のメモリバンクアレイへのアクセスは処理モジュール側から直上のバンクバンクに対して直接アクセスする。
これはSiP構成をとるメリットがあり、また、レイテンシ、電力を最小限に抑えられる。また、縦方向のプライベート(private)データ配線を省略できるという特徴がある。
縦方向のバンクへのデータアクセスは、
(1)インタフェース(I/F)を超えた縦方向データバスによってアクセスする。このバスはプライベート(private)配線でもバブリック(public)配線でもよい。
(2)横方向には平面構造と同様にプライベート(private)バスが配線される(走る)。
上記以外のバンクに対しては上記(1),(2)を組み合わせてアクセスすることになる。これは平面構造と同じである。
(1),(2)とも配線資源に応じて、上下各ダイ110,120に分配する。
直上バンク以外でも、消費電力、レイテンシ、配線資源面で平面構造よりも有利である。
また、図57において、131はコマンドライン(配線)を、132はライトデータラインを、133はリードデータラインをそれぞれ示している。また、図57において、破線134でデータフローを示している。
この第1の配線例はまず、アクセス先のバンクの真下までは、ロジック側(第2ダイ120側)を移動する。次に上下の第2ダイ120と第1ダイ110間で移動することになる。
ロジック側を移動する際の動作は平面構成の場合に準じる。
また、図59において、141はコマンドライン(配線)を、142はライトデータラインを、143はリードデータラインをそれぞれ示している。また、図59において、破線144でデータフローを示している。
この第2の配線例ではまず、上下の第1ダイ110と第2ダイ120間で移動し、次にアクセス先のバンクまでメモリ側(第1ダイ110側)を移動する。
メモリ側を移動する際の動作は平面構成の場合に準じる。
また、図61において、151はコマンドライン(配線)を、152はライトデータラインを、153はリードデータラインをそれぞれ示している。また、図61において、破線154でデータフローを示している。
第2ダイ120側において、処理モジュール層上129Cに配線バス層130Cが形成されている。第1ダイ110側において、メモリ層119Cの第2ダイとの対向面側に配線バス層140Cが形成されている。
この第3の配線例におけるリードアクセスは前述した第1の配線例と同様に行われる。また、ライトアクセスは前述した第2の配線例と同様に行われる。
ここで「基本ルート」とは、例えばメモリインタフェースI/Fやコモン配線やパブリック配線を利用して、複数の単位メモリに共通して、各処理モジュールから任意の1の単位メモリに対して選択的にアクセスを行うためのアクセスルートに相当する。
また、「バイパスルート」とは、例えばメモリインタフェースI/Fを介さない直接アクセスあるいはプライベート配線を利用したアクセスを行う場合のアクセスルートに相当し、複数の単位メモリのうちの所定の(少なくとも1の予め定められた)単位メモリに対して処理モジュールからのアクセスを行うためのアクセスルートであり、これには、基本ルートの一部を兼用して途中から分岐するルートと基本ルートを全く介さないルートの場合が有り得る。
そして、本発明では、上記の「基本ルート」と「バイパスルート」との併設により、例えば前述の基本構成および接続配線の特徴(1)〜(9)のうちの(2)(3)(6)等に関連して、上記の各実施形態において説明した各種の作用・効果が得られ、この結果、メモリまでの配線を簡単化でき、面積増加と長距離配線による性能低下を防止でき、メモリアクセスの高速化を図ることができる。
Claims (41)
- 少なくとも一つの入出力ポートを有する少なくとも一つの処理モジュールと、
上記処理モジュールによりアクセス可能な複数のメモリシステムと、
所定間隔をおいて配置された複数のダイと、を有し、
上記処理モジュールと上記メモリシステムが異なるダイに形成され、
上記各メモリシステムは、
複数のメモリバンクを含むメモリマクロと、
上記処理モジュールおよび各メモリバンクと接続されるメモリインタフェースと、を含み、
上記メモリインタフェースは、上記メモリマクロの配置領域を挟んで上記処理モジュールの配置位置と対向する位置に配置され、
上記複数のメモリシステムの各メモリマクロは、上記処理モジュールと、入出力ポートの配置位置と対向配置されたメモリインタフェースとの接続方向である第1方向に略直交する第2方向に並列に配置され、
上記処理モジュールの入出力ポートと、上記各メモリインタフェースと、各メモリバンクとは、上記複数のメモリマクロの配置領域に第1方向および第2方向にマトリクス状に配線された接続配線により接続され、
上記接続配線は、
指示情報配線と、並びに、ライトデータ配線およびリードデータ配線あるいは共用配線を含むデータ配線とが多層配線され、
上記指示情報配線は、
上記各処理モジュールから第2方向の全てのメモリシステムのメモリマクロに対して接続され、かつ、第2方向では処理モジュール毎に専用(プライベート)であり、各メモリシステムにおいては分岐部で第1方向に分岐され、分岐後、各メモリシステムのメモリインタフェースまでプライベートバス配線で接続され、
第2方向の上記ライトデータ配線は、
第2方向では各処理モジュールのプライベート配線とし各メモリシステムのメモリマクロに対して接続され、メモリシステムにおいては分岐部で第1方向に分岐され、分岐後、各メモリシステムのメモリインタフェースまでプライベート(専用)、パブリック(共用)またはコモン(共通)のバス配線で接続され、
第1方向の上記ライトデータバス配線においては、
処理モジュールに直接対応する直下のメモリインタフェースまでの第1方向のライトデータバス配線は、プライベートライトデータバス配線として接続され、当該プライベートライトデータバス配線は、第2方向に配線されるライトデータバス配線と直接接続され、
処理モジュール直下以外の第1方向のプライベートライトデータバス配線は、第2方向からデータを転送するライトデータバス配線と直接接続され、この接続部から第1方向にライトデータが転送され、
第2方向のリードデータバス配線としては、
処理モジュール直下のメモリインタフェースに対しては、第1方向のプライベートデータバス配線で接続され、第2方向のリードデータバス配線はプライベートであるが共有であり、第1方向のリードデータ配線との接続部分には、第2方向から転送されてくるデータと第1方向から転送されてくるデータをセレクトするセレクタが配置され、
第1方向のリードデータバス配線は、
処理モジュールから直下のメモリインタフェースまでの第1方向のリードデータバス配線は、プライベートリードデータバス配線として接続され、当該プライベートリードデータバス配線は第2方向に配線されたリードデータバス配線と上記セレクタで接続され、
処理モジュール直下以外の第1方向のプライベートリードデータ配線では、第2方向からデータが転送されるリードデータバス配線と上記セレクタで接続され、この接続部から選択的に次の第2方向にリードデータが転送され、
上記複数のダイは互いに対向するように配置され、
上記処理モジュールが形成されたダイは上記入出力ポートが中央部に形成され、
上記メモリシステムが形成されたダイは上記メモリインタフェースが中央部に形成されている
集積装置。 - 全ての配線が上記処理モジュールが形成されたダイ側または上記メモリシステムが形成されたダイ側に形成されている
請求項1記載の集積装置。 - リード系配線が上記処理モジュールが形成されたダイ側に形成され、コマンド系配線およびライト系配線が上記メモリシステムが形成されたダイ側に形成されている
請求項1記載の集積装置。 - 上記複数のメモリマクロの配置領域の上記第2方向の少なくとも一側に、上記複数のメモリマクロの所定の少なくとも一のメモリバンクを第2方向に選択的にアクセス可能なサブ処理モジュールを有し、
上記第2方向のデータ配線は、第2方向転送モードとして使用可能である
請求項1から3のいずれか一に記載の集積装置。 - 少なくとも一つの入出力ポートを有する少なくとも一つの処理モジュールと、
上記処理モジュールによりアクセス可能な複数のメモリシステムと、
所定間隔をおいて配置された複数のダイと、を有し、
上記各メモリシステムは、
複数のメモリバンクを含むメモリマクロと、
上記処理モジュールおよび各メモリバンクと接続されるメモリインタフェースと、を含み、
上記メモリインタフェースは、上記メモリマクロの配置領域を挟んで上記処理モジュールの配置位置と対向する位置に配置され、
上記複数のメモリシステムの各メモリマクロは、上記処理モジュールと、入出力ポートの配置位置と対向配置されたメモリインタフェースとの接続方向である第1方向に略直交する第2方向に並列に配置され、
上記処理モジュールの入出力ポートと、上記各メモリインタフェースと、各メモリバンクとは、上記複数のメモリマクロの配置領域に第1方向および第2方向にマトリクス状に配線された接続配線により接続され、
上記処理モジュールと上記メモリシステムが異なるダイに形成され、
上記複数のダイは互いに対向するように配置され、
上記処理モジュールが形成されたダイは上記入出力ポートが中央部に形成され、
上記メモリシステムが形成されたダイは上記メモリインタフェースが中央部に形成されている
集積装置。 - 全ての配線が上記処理モジュールが形成されたダイ側または上記メモリシステムが形成されたダイ側に形成されている
請求項5記載の集積装置。 - リード系配線が上記処理モジュールが形成されたダイ側に形成され、コマンド系配線およびライト系配線が上記メモリシステムが形成されたダイ側に形成されている
請求項5記載の集積装置。 - 複数のアクセスクラスタを有し、
上記各アクセスクラスタは、
少なくとも一つの入出力ポートを有する少なくとも一つの処理モジュールと、
上記処理モジュールによりアクセス可能な複数のメモリシステムと、
所定間隔をおいて配置された複数のダイと、を有し、
上記処理モジュールと上記メモリシステムが異なるダイに形成され、
上記各メモリシステムは、
複数のメモリバンクを含むメモリマクロと、
上記処理モジュールおよび各メモリバンクと接続されるメモリインタフェースと、を含み、
上記メモリインタフェースは、上記メモリマクロの配置領域を挟んで上記処理モジュールの配置位置と対向する位置に配置され、
上記複数のメモリシステムの各メモリマクロは、上記処理モジュールと、入出力ポートの配置位置と対向配置されたメモリインタフェースとの接続方向である第1方向に略直交する第2方向に並列に配置され、
上記処理モジュールの入出力ポートと、上記各メモリインタフェースと、各メモリバンクとは、上記複数のメモリマクロの配置領域に第1方向および第2方向にマトリクス状に配線された接続配線により接続され、
上記複数のアクセスクラスタは、バスにより接続され、
上記接続配線は、
指示情報配線と、並びに、ライトデータ配線およびリードデータ配線あるいは共用配線を含むデータ配線とが多層配線され、
上記指示情報配線は、
上記各処理モジュールから第2方向の全てのメモリシステムのメモリマクロに対して接続され、かつ、第2方向では処理モジュール毎に専用(プライベート)であり、各メモリシステムにおいては分岐部で第1方向に分岐され、分岐後、各メモリシステムのメモリインタフェースまでプライベートバス配線で接続され、
第2方向の上記ライトデータ配線は、
第2方向では各処理モジュールのプライベート配線とし各メモリシステムのメモリマクロに対して接続され、メモリシステムにおいては分岐部で第1方向に分岐され、分岐後、各メモリシステムのメモリインタフェースまでプライベート(専用)、パブリック(共用)またはコモン(共通)のバス配線で接続され、
第1方向の上記ライトデータバス配線においては、
処理モジュールに直接対応する直下のメモリインタフェースまでの第1方向のライトデータバス配線は、プライベートライトデータバス配線として接続され、当該プライベートライトデータバス配線は、第2方向に配線されるライトデータバス配線と直接接続され、
処理モジュール直下以外の第1方向のプライベートライトデータバス配線は、第2方向からデータを転送するライトデータバス配線と直接接続され、この接続部から第1方向にライトデータが転送され、
第2方向のリードデータバス配線としては、
処理モジュール直下のメモリインタフェースに対しては、第1方向のプライベートデータバス配線で接続され、第2方向のリードデータバス配線はプライベートであるが共有であり、第1方向のリードデータ配線との接続部分には、第2方向から転送されてくるデータと第1方向から転送されてくるデータをセレクトするセレクタが配置され、
第1方向のリードデータバス配線は、
処理モジュールから直下のメモリインタフェースまでの第1方向のリードデータバス配線は、プライベートリードデータバス配線として接続され、当該プライベートリードデータバス配線は第2方向に配線されたリードデータバス配線と上記セレクタで接続され、
処理モジュール直下以外の第1方向のプライベートリードデータ配線では、第2方向からデータが転送されるリードデータバス配線と上記セレクタで接続され、この接続部から選択的に次の第2方向にリードデータが転送され、
上記複数のダイは互いに対向するように配置され、
上記処理モジュールが形成されたダイは上記入出力ポートが中央部に形成され、
上記メモリシステムが形成されたダイは上記メモリインタフェースが中央部に形成され、
上記複数のアクセスクラスタは、上記第2方向に並列に配置され、互いに上記複数のメモリマクロのマトリクス配置に対応するメモリバンクが、上記第2方向に配線されたバスにより接続されている
集積装置。 - 全ての配線が上記処理モジュールが形成されたダイ側または上記メモリシステムが形成されたダイ側に形成されている
請求項8記載の集積装置。 - リード系配線が上記処理モジュールが形成されたダイ側に形成され、コマンド系配線およびライト系配線が上記メモリシステムが形成されたダイ側に形成されている
請求項8記載の集積装置。 - 上記複数のメモリマクロの配置領域の上記第2方向の少なくとも一側に、上記複数のメモリマクロの所定の少なくとも一のメモリバンクを第2方向に選択的にアクセス可能なサブ処理モジュールを有し、
上記第2方向のデータ配線は、第2方向転送モードとして使用可能である
請求項8から10のいずれか一に記載の集積装置。 - 複数のアクセスクラスタを有し、
上記各アクセスクラスタは、
少なくとも一つの入出力ポートを有する少なくとも一つの処理モジュールと、
上記処理モジュールによりアクセス可能な複数のメモリシステムと、
所定間隔をおいて配置された複数のダイと、を有し、
上記各メモリシステムは、
複数のメモリバンクを含むメモリマクロと、
上記処理モジュールおよび各メモリバンクと接続されるメモリインタフェースと、を含み、
上記メモリインタフェースは、上記メモリマクロの配置領域を挟んで上記処理モジュールの配置位置と対向する位置に配置され、
上記複数のメモリシステムの各メモリマクロは、上記処理モジュールと、入出力ポートの配置位置と対向配置されたメモリインタフェースとの接続方向である第1方向に略直交する第2方向に並列に配置され、
上記処理モジュールの入出力ポートと、上記各メモリインタフェースと、各メモリバンクとは、上記複数のメモリマクロの配置領域に第1方向および第2方向にマトリクス状に配線された接続配線により接続され、
上記処理モジュールと上記メモリシステムが異なるダイに形成され、
上記複数のダイは互いに対向するように配置され、
上記処理モジュールが形成されたダイは上記入出力ポートが中央部に形成され、
上記メモリシステムが形成されたダイは上記メモリインタフェースが中央部に形成され、
上記複数のアクセスクラスタは、バスにより接続されている
集積装置。 - 全ての配線が上記処理モジュールが形成されたダイ側または上記メモリシステムが形成されたダイ側に形成されている
請求項12記載の集積装置。 - リード系配線が上記処理モジュールが形成されたダイ側に形成され、コマンド系配線およびライト系配線が上記メモリシステムが形成されたダイ側に形成されている
請求項12記載の集積装置。 - 複数のアクセスクラスタを有し、
上記各アクセスクラスタは、
少なくとも一つの入出力ポートを有する少なくとも一つの処理モジュールと、
上記処理モジュールによりアクセス可能な複数のメモリシステムと、
所定間隔をおいて配置された複数のダイと、を有し、
上記処理モジュールと上記メモリシステムが異なるダイに形成され、
上記各メモリシステムは、
複数のメモリバンクを含むメモリマクロと、
上記処理モジュールおよび各メモリバンクと接続されるメモリインタフェースと、を含み、
上記メモリインタフェースは、上記メモリマクロの配置領域を挟んで上記処理モジュールの配置位置と対向する位置に配置され、
上記複数のメモリシステムの各メモリマクロは、上記処理モジュールと、入出力ポートの配置位置と対向配置されたメモリインタフェースとの接続方向である第1方向に略直交する第2方向に並列に配置され、
上記処理モジュールの入出力ポートと、上記各メモリインタフェースと、各メモリバンクとは、上記複数のメモリマクロの配置領域に第1方向および第2方向にマトリクス状に配線された接続配線により接続され、
上記複数のアクセスクラスタは、バスにより接続され、
上記接続配線は、
指示情報配線と、並びに、ライトデータ配線およびリードデータ配線あるいは共用配線を含むデータ配線とが多層配線され、
上記指示情報配線は、
上記各処理モジュールから第2方向の全てのメモリシステムのメモリマクロに対して接続され、かつ、第2方向では処理モジュール毎に専用(プライベート)であり、各メモリシステムにおいては分岐部で第1方向に分岐され、分岐後、各メモリシステムのメモリインタフェースまでプライベートバス配線で接続され、
第2方向の上記ライトデータ配線は、
第2方向では各処理モジュールのプライベート配線とし各メモリシステムのメモリマクロに対して接続され、メモリシステムにおいては分岐部で第1方向に分岐され、分岐後、各メモリシステムのメモリインタフェースまでプライベート(専用)、パブリック(共用)またはコモン(共通)のバス配線で接続され、
第1方向の上記ライトデータバス配線においては、
処理モジュールに直接対応する直下のメモリインタフェースまでの第1方向のライトデータバス配線は、プライベートライトデータバス配線として接続され、当該プライベートライトデータバス配線は、第2方向に配線されるライトデータバス配線と直接接続され、
処理モジュール直下以外の第1方向のプライベートライトデータバス配線は、第2方向からデータを転送するライトデータバス配線と直接接続され、この接続部から第1方向にライトデータが転送され、
第2方向のリードデータバス配線としては、
処理モジュール直下のメモリインタフェースに対しては、第1方向のプライベートデータバス配線で接続され、第2方向のリードデータバス配線はプライベートであるが共有であり、第1方向のリードデータ配線との接続部分には、第2方向から転送されてくるデータと第1方向から転送されてくるデータをセレクトするセレクタが配置され、
第1方向のリードデータバス配線は、
処理モジュールから直下のメモリインタフェースまでの第1方向のリードデータバス配線は、プライベートリードデータバス配線として接続され、当該プライベートリードデータバス配線は第2方向に配線されたリードデータバス配線と上記セレクタで接続され、
処理モジュール直下以外の第1方向のプライベートリードデータ配線では、第2方向からデータが転送されるリードデータバス配線と上記セレクタで接続され、この接続部から選択的に次の第2方向にリードデータが転送され、
上記複数のダイは互いに対向するように配置され、
上記処理モジュールが形成されたダイは上記入出力ポートが中央部に形成され、
上記メモリシステムが形成されたダイは上記メモリインタフェースが中央部に形成され、
上記複数のアクセスクラスタは、上記第1方向にインタフェースを介して対称的に配置され、互いの対応する位置に配置されたメモリインタフェース同士を共用している
集積装置。 - 全ての配線が上記処理モジュールが形成されたダイ側または上記メモリシステムが形成されたダイ側に形成されている
請求項15記載の集積装置。 - リード系配線が上記処理モジュールが形成されたダイ側に形成され、コマンド系配線およびライト系配線が上記メモリシステムが形成されたダイ側に形成されている
請求項15記載の集積装置。 - 上記共用のメモリインタフェースは、所望のメモリシステムへのアクセスを調停する調停部を含み、
上記調停部は、複数の処理モジュールから送信されてくるコマンドを、選択的に上記メモリインタフェースを挟んで第1方向に配置された第1側のメモリシステムおよび第2側のメモリシステムの少なくとも一方のメモリシステムのバンクに発行する
請求項15から17のいずれか一に記載の集積装置。 - 上記調停部は、第1側のメモリシステムおよび第2側のメモリシステムの少なくとも一方にコマンドを複数発行可能である
請求項18記載の集積装置。 - 上記複数のメモリマクロの配置領域の上記第2方向の少なくとも一側に、上記複数のメモリマクロの所定の少なくとも一のメモリバンクを第2方向に選択的にアクセス可能なサブ処理モジュールを有し、
上記第2方向のデータ配線は、第2方向転送モードとして使用可能である
請求項15から19のいずれか一に記載の集積装置。 - 複数のアクセスクラスタを有し、
上記各アクセスクラスタは、
少なくとも一つの入出力ポートを有する少なくとも一つの処理モジュールと、
上記処理モジュールによりアクセス可能な複数のメモリシステムと、
所定間隔をおいて配置された複数のダイと、を有し、
上記各メモリシステムは、
複数のメモリバンクを含むメモリマクロと、
上記処理モジュールおよび各メモリバンクと接続されるメモリインタフェースと、を含み、
上記メモリインタフェースは、上記メモリマクロの配置領域を挟んで上記処理モジュールの配置位置と対向する位置に配置され、
上記複数のメモリシステムの各メモリマクロは、上記処理モジュールと、入出力ポートの配置位置と対向配置されたメモリインタフェースとの接続方向である第1方向に略直交する第2方向に並列に配置され、
上記処理モジュールの入出力ポートと、上記各メモリインタフェースと、各メモリバンクとは、上記複数のメモリマクロの配置領域に第1方向および第2方向にマトリクス状に配線された接続配線により接続され、
上記処理モジュールと上記メモリシステムが異なるダイに形成され、
上記複数のダイは互いに対向するように配置され、
上記処理モジュールが形成されたダイは上記入出力ポートが中央部に形成され、
上記メモリシステムが形成されたダイは上記メモリインタフェースが中央部に形成され、
上記複数のアクセスクラスタは、上記第1方向にインタフェースを介して対称的に配置され、互いの対応する位置に配置されたメモリインタフェース同士を共用している
集積装置。 - 全ての配線が上記処理モジュールが形成されたダイ側または上記メモリシステムが形成されたダイ側に形成されている
請求項21記載の集積装置。 - リード系配線が上記処理モジュールが形成されたダイ側に形成され、コマンド系配線およびライト系配線が上記メモリシステムが形成されたダイ側に形成されている
請求項21記載の集積装置。 - 複数のアクセスクラスタを有し、
上記各アクセスクラスタは、
少なくとも一つの入出力ポートを有する少なくとも一つの処理モジュールと、
上記処理モジュールによりアクセス可能な複数のメモリシステムと、
所定間隔をおいて配置された複数のダイと、を有し、
上記処理モジュールと上記メモリシステムが異なるダイに形成され、
上記各メモリシステムは、
複数のメモリバンクを含むメモリマクロと、
上記処理モジュールおよび各メモリバンクと接続されるメモリインタフェースと、を含み、
上記メモリインタフェースは、上記メモリマクロの配置領域を挟んで上記処理モジュールの配置位置と対向する位置に配置され、
上記複数のメモリシステムの各メモリマクロは、上記処理モジュールと、入出力ポートの配置位置と対向配置されたメモリインタフェースとの接続方向である第1方向に略直交する第2方向に並列に配置され、
上記処理モジュールの入出力ポートと、上記各メモリインタフェースと、各メモリバンクとは、上記複数のメモリマクロの配置領域に第1方向および第2方向にマトリクス状に配線された接続配線により接続され、
上記接続配線は、
指示情報配線と、並びに、ライトデータ配線およびリードデータ配線あるいは共用配線を含むデータ配線とが多層配線され、
上記指示情報配線は、
上記各処理モジュールから第2方向の全てのメモリシステムのメモリマクロに対して接続され、かつ、第2方向では処理モジュール毎に専用(プライベート)であり、各メモリシステムにおいては分岐部で第1方向に分岐され、分岐後、各メモリシステムのメモリインタフェースまでプライベートバス配線で接続され、
第2方向の上記ライトデータ配線は、
第2方向では各処理モジュールのプライベート配線とし各メモリシステムのメモリマクロに対して接続され、メモリシステムにおいては分岐部で第1方向に分岐され、分岐後、各メモリシステムのメモリインタフェースまでプライベート(専用)、パブリック(共用)またはコモン(共通)のバス配線で接続され、
第1方向の上記ライトデータバス配線においては、
処理モジュールに直接対応する直下のメモリインタフェースまでの第1方向のライトデータバス配線は、プライベートライトデータバス配線として接続され、当該プライベートライトデータバス配線は、第2方向に配線されるライトデータバス配線と直接接続され、
処理モジュール直下以外の第1方向のプライベートライトデータバス配線は、第2方向からデータを転送するライトデータバス配線と直接接続され、この接続部から第1方向にライトデータが転送され、
第2方向のリードデータバス配線としては、
処理モジュール直下のメモリインタフェースに対しては、第1方向のプライベートデータバス配線で接続され、第2方向のリードデータバス配線はプライベートであるが共有であり、第1方向のリードデータ配線との接続部分には、第2方向から転送されてくるデータと第1方向から転送されてくるデータをセレクトするセレクタが配置され、
第1方向のリードデータバス配線は、
処理モジュールから直下のメモリインタフェースまでの第1方向のリードデータバス配線は、プライベートリードデータバス配線として接続され、当該プライベートリードデータバス配線は第2方向に配線されたリードデータバス配線と上記セレクタで接続され、
処理モジュール直下以外の第1方向のプライベートリードデータ配線では、第2方向からデータが転送されるリードデータバス配線と上記セレクタで接続され、この接続部から選択的に次の第2方向にリードデータが転送され、
上記複数のダイは互いに対向するように配置され、
上記処理モジュールが形成されたダイは上記入出力ポートが中央部に形成され、
上記メモリシステムが形成されたダイは上記メモリインタフェースが中央部に形成され、
上記複数のアクセスクラスタは、第1方向にインタフェースを介して対称的に配置され、互いの対応する位置に配置されたメモリインタフェース同士を共有し、
残りのアクセスクラスタは、上記第1の方向に略直交する第2方向に並列に配置され、互いに上記複数のメモリマクロのマトリクス配置に対応するメモリバンクが、上記第2方向に配線されたバスにより接続されている
集積装置。 - 全ての配線が上記処理モジュールが形成されたダイ側または上記メモリシステムが形成されたダイ側に形成されている
請求項24記載の集積装置。 - リード系配線が上記処理モジュールが形成されたダイ側に形成され、コマンド系配線およびライト系配線が上記メモリシステムが形成されたダイ側に形成されている
請求項24記載の集積装置。 - 上記共用のメモリインタフェースは、所望のメモリシステムへのアクセスを調停する調停部を含み、
上記調停部は、複数の処理モジュールから送信されてくるコマンドを、選択的に上記メモリインタフェースを挟んで第1方向に配置された第1側のメモリシステムおよび第2側のメモリシステムの少なくとも一方のメモリシステムのバンクに発行する
請求項24から26のいずれか一に記載の集積装置。 - 上記調停部は、第1側のメモリシステムおよび第2側のメモリシステムの少なくとも一方にコマンドを複数発行可能である
請求項27記載の集積装置。 - 上記複数のメモリマクロの配置領域の上記第2方向の少なくとも一側に、上記複数のメモリマクロの所定の少なくとも一のメモリバンクを第2方向に選択的にアクセス可能なサブ処理モジュールを有し、
上記第2方向のデータ配線は、第2方向転送モードとして使用可能である
請求項24から28のいずれか一に記載の集積装置。 - 複数のアクセスクラスタを有し、
上記各アクセスクラスタは、
少なくとも一つの入出力ポートを有する少なくとも一つの処理モジュールと、
上記処理モジュールによりアクセス可能な複数のメモリシステムと、
所定間隔をおいて配置された複数のダイと、を有し、
上記各メモリシステムは、
複数のメモリバンクを含むメモリマクロと、
上記処理モジュールおよび各メモリバンクと接続されるメモリインタフェースと、を含み、
上記メモリインタフェースは、上記メモリマクロの配置領域を挟んで上記処理モジュールの配置位置と対向する位置に配置され、
上記複数のメモリシステムの各メモリマクロは、上記処理モジュールと、入出力ポートの配置位置と対向配置されたメモリインタフェースとの接続方向である第1方向に略直交する第2方向に並列に配置され、
上記処理モジュールの入出力ポートと、上記各メモリインタフェースと、各メモリバンクとは、上記複数のメモリマクロの配置領域に第1方向および第2方向にマトリクス状に配線された接続配線により接続され、
上記処理モジュールと上記メモリシステムが異なるダイに形成され、
上記複数のダイは互いに対向するように配置され、
上記処理モジュールが形成されたダイは上記入出力ポートが中央部に形成され、
上記メモリシステムが形成されたダイは上記メモリインタフェースが中央部に形成され、
上記複数のアクセスクラスタは、第1方向にインタフェースを介して対称的に配置され、互いの対応する位置に配置されたメモリインタフェース同士を共有し、
残りのアクセスクラスタは、上記第1の方向に略直交する第2方向に並列に配置され、互いに上記複数のメモリマクロのマトリクス配置に対応するメモリバンクが、上記第2方向に配線されたバスにより接続されている
集積装置。 - 全ての配線が上記処理モジュールが形成されたダイ側または上記メモリシステムが形成されたダイ側に形成されている
請求項30記載の集積装置。 - リード系配線が上記処理モジュールが形成されたダイ側に形成され、コマンド系配線およびライト系配線が上記メモリシステムが形成されたダイ側に形成されている
請求項30記載の集積装置。 - それぞれ独立にアクセスが可能な複数の単位メモリを含むメモリシステムと、
上記複数の単位メモリに対して上記アクセスが可能な少なくとも1の処理モジュールと、
上記複数の単位メモリに共通して、上記処理モジュールから任意の1の単位メモリに対して選択的に上記アクセスを行うための基本ルートの配線と、
上記複数の単位メモリのうちの少なくとも1の予め定められた単位メモリに対して上記処理モジュールからの上記アクセスを行うためのバイパスルートの配線と
を有する請求項1から31のいずれか一に記載の集積装置。 - 上記バイパスルートは、上記基本ルートを介してのルート長より短い場合に利用される
請求項33記載の集積装置。 - 上記複数の単位メモリが配置されたメモリ層と、
上記基本ルートおよび上記バイパスルートの少なくとも一方と上記メモリ層とを接続する積層方向の配線を含む配線層と、
を積層して形成された平面構成を有する
請求項33または34に記載の集積装置。 - 上記処理モジュールが配置された処理モジュール層と、
上記基本ルートおよび上記バイパスルートの少なくとも一方と上記処理モジュール層とを接続する積層方向の配線を含む配線層と、
を積層して形成された平面構成を有する
請求項34から35のいずれか一に記載の集積装置。 - 上記バイパスルートの配線には、上記基本ルートの途中に接続された上記積層方向の配線が含まれる
請求項35または36記載の集積装置。 - 上記配線層には、上記基本ルートおよび上記バイパスルートの少なくとも一方の一部を構成する平面方向の配線が含まれる
請求項35から37のいずれか一に記載の集積装置。 - 上記平面方向の配線は、上記配線層内に形成されたマトリクス状の配線の一部を構成する
請求項38に記載の集積装置。 - 並行に配置された複数の平面構成と、
上記複数の平面構成の間を接続する法線方向の配線と、
を有し、
上記複数の平面構成には、
上記処理モジュールが搭載された処理モジュール用平面構成と、
上記複数の単位メモリが搭載されたメモリ用平面構成と、
を含み、
上記法線方向の配線には、上記基本ルートおよび上記バイパスルートの一部を構成する配線が含まれる
請求項33から39のいずれか一に記載の集積装置。 - 複数の上記処理モジュールを有し、
上記基本ルートおよび上記バイパスルートのいずれのアクセスルートを利用するかは、アクセス元の各処理モジュールとアクセス対象の各単位メモリとの相対位置関係に基づいて決定される
請求項33から40のいずれか一に記載の集積装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006239096A JP5017971B2 (ja) | 2005-09-07 | 2006-09-04 | 集積装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005259245 | 2005-09-07 | ||
JP2005259245 | 2005-09-07 | ||
JP2006239096A JP5017971B2 (ja) | 2005-09-07 | 2006-09-04 | 集積装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047079A JP2008047079A (ja) | 2008-02-28 |
JP5017971B2 true JP5017971B2 (ja) | 2012-09-05 |
Family
ID=39180721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006239096A Expired - Fee Related JP5017971B2 (ja) | 2005-09-07 | 2006-09-04 | 集積装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5017971B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011007898A1 (ja) * | 2009-07-17 | 2011-01-20 | 日本電気株式会社 | 半導体装置および半導体装置におけるデータ転送方法 |
JP5667932B2 (ja) * | 2011-06-16 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5522083A (en) * | 1989-11-17 | 1996-05-28 | Texas Instruments Incorporated | Reconfigurable multi-processor operating in SIMD mode with one processor fetching instructions for use by remaining processors |
US5590345A (en) * | 1990-11-13 | 1996-12-31 | International Business Machines Corporation | Advanced parallel array processor(APAP) |
CA2073516A1 (en) * | 1991-11-27 | 1993-05-28 | Peter Michael Kogge | Dynamic multi-mode parallel processor array architecture computer system |
JP2557175B2 (ja) * | 1992-05-22 | 1996-11-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータ・システム |
JPH10116913A (ja) * | 1996-10-14 | 1998-05-06 | Sony Corp | 半導体集積回路装置 |
JPH11195766A (ja) * | 1997-10-31 | 1999-07-21 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US6058451A (en) * | 1997-12-22 | 2000-05-02 | Emc Corporation | Method and apparatus for refreshing a non-clocked memory |
US6339541B1 (en) * | 2000-06-16 | 2002-01-15 | United Memories, Inc. | Architecture for high speed memory circuit having a relatively large number of internal data lines |
JP3492321B2 (ja) * | 2000-06-16 | 2004-02-03 | ユナイテッド・メモリーズ・インコーポレーテッド | メモリ回路において使われる書き込み回路のためのスキューを削減したタイミング方式 |
US7402897B2 (en) * | 2002-08-08 | 2008-07-22 | Elm Technology Corporation | Vertical system integration |
US7194568B2 (en) * | 2003-03-21 | 2007-03-20 | Cisco Technology, Inc. | System and method for dynamic mirror-bank addressing |
JP4975288B2 (ja) * | 2005-09-05 | 2012-07-11 | ソニー株式会社 | 共有メモリ装置 |
-
2006
- 2006-09-04 JP JP2006239096A patent/JP5017971B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008047079A (ja) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4975288B2 (ja) | 共有メモリ装置 | |
KR100985926B1 (ko) | 메모리 시스템 컴포넌트들 사이에서 신호들을 리라우팅하는시스템 및 방법 | |
US8503466B2 (en) | Network on chip input/output nodes | |
TW200521675A (en) | Multiple processor system and method including multiple memory hub modules | |
JP4497184B2 (ja) | 集積装置およびそのレイアウト方法、並びにプログラム | |
US9400762B2 (en) | Integrated device with memory systems accessible via basic and bypass routes | |
JP4205743B2 (ja) | 半導体記憶装置及び半導体装置 | |
US8305789B2 (en) | Memory/logic conjugate system | |
CN113643739A (zh) | 一种llc芯片及缓存系统 | |
US7243181B2 (en) | Signal bus arrangement | |
JP5076418B2 (ja) | 共有メモリ装置 | |
JP5017971B2 (ja) | 集積装置 | |
EP2189909B1 (en) | Information processing unit and method for controlling the same | |
CN118012794B (zh) | 计算芯粒及电子设备 | |
EP3718020A1 (en) | Transparent lrdimm mode and rank disaggregation for use with in-memory processing | |
KR20200104561A (ko) | 삼차원 크로스바 네트워크 기반의 그래픽 처리유닛 | |
CN118233374A (zh) | 一种基于3D mesh的片上网络系统及芯片 | |
JP2007066039A (ja) | 共有メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5017971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |