JPH0869444A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 【目的】 メインプロセッサからサブプロセッサに対し
リセット信号の授与、、データ転送の授受の停止、及
び、再開の指示を可能にすることにより、システム全体
が動作不能に陥ることを防止し、しかも、上記サブプロ
セッサのプログラムをメインプロセッサのプログラム格
納場所に記憶し、コスト低下を図ったマルチプロセッサ
システムを提供することにある。 【構成】 システムの制御を行うメインプロセッサ１
と、上記メインプロセッサの管理の基にシステムのプロ
グラム動作を行うサブプロセッサ２と、上記メインプロ
セッサからの指示を受けて、上記サブプロセッサを初期
状態に戻すリセット制御手段３を備えたマルチプロセッ
サシステム。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マルチプロセッサシス
テムに関し、特にメインプロセッサとサブプロセッサ間
の動作処理手段に関するものである。

【０００２】

【従来の技術】従来から各種の処理動作の迅速化等を目
的として二つ以上のプロセッサを備え、プログラムの分
担処理等を行うマルチプロセッサシステムが多用される
様になっている。このようなシステムを迅速に効率良く
動作させるためには、複数のプロセッサ毎にそれぞれ異
なった処理を実行する為のプログラムを備える必要があ
る。そのため、サブプロセッサ毎にプログラム記憶用の
ＲＯＭ等の不揮発性メモリを必要としていた。しかしな
がら、この方法では、サブプロセッサの一つがなんらか
の原因でバスエラーや、アドレスエラー等を起こし暴走
すると、システム全体が動作不能に陥っていた。しか
も、メインプロセッサからサブプロセッサを制御するこ
とが出来ないようになっているため、サブプロセッサを
初期状態に戻すことや、サブプロセッサにおける外部と
のデータ転送のやり取りを若干遅らせることによって解
決する程度のトラブルに対しても対応不可能であり、シ
ステム全体をリセットするか、一旦電源を断にする以外
には動作不能を回復する方法がなかった。

【０００３】図５は、従来の二つ以上のプロセッサを持
つマルチプロセッサシステムの例を示すブロック図であ
る。この例に示すシステムは、メインプロセッサ１と、
サブプロセッサ２ａ、２ｂ、…に電源１０から発生され
るリセット信号（図ではＲＥＳＥＴ信号と示す）が入力
されるように接続している。リセット信号は電源１０の
立上り時、立ち下がり時、あるいは、瞬断状態が所定時
間継続した時に所要のタイミングにて発生させられる。
また、一般のプロセッサはリセット信号入力端子（一般
にはリセット端子と呼ばれている）を持っており、リセ
ット信号を入力すると、プロセッサは初期状態に戻り起
動時のプログラムを最初から実行する。従って、従来は
メインプロセッサ１、サブプロセッサ２がそれぞれ独自
のプログラムを実行中に、サブプロセッサ２がバスエラ
ーや、アドレスエラー等の発生により暴走した場合、メ
インプロセッサ１にはサブプロセッサ２からの応答がな
く、所謂待ち状態が継続し、動作不能に陥いる。このよ
うな状況が、静電気の発生し易い乾燥時の冬場や、電源
事情の悪い時に頻繁に発生することは広く知られてい
る。また、処理速度の遅い装置や、複数の装置を同時に
使用する場合には、一つのプロセッサで処理していると
非常に処理時間がかかり、プログラム作成も複雑で大変
な作業を伴うことになる。そのため、コスト的にも入手
し易くなったプロセッサを複数使用するケースが増えて
いる。しかし、図１から明らかなように、メインプロセ
ッサ１が正常に動作していても、メインプロセッサ１か
らサブプロセッサ２を制御することが出来なかったた
め、どのプロセッサに異常が発生しても、上述した様に
システム全体が動作不能に陥るという問題があった。

【０００４】

【発明が解決しようとする課題】上記のように従来のマ
ルチプロセッサシステムでは、サブプロセッサの一つが
なんらかの原因でバスエラーや、アドレスエラー等を起
こし暴走すると、システム全体が動作不能に陥ってい
た。しかも、メインプロセッサからサブプロセッサを制
御することが出来ないようになっているため、サブプロ
セッサを初期状態に戻すことや、サブプロセッサにおけ
る外部とのデータ転送のやり取りを少し遅らせることに
よって解決し得るトラブルに対しても対応不可能とな
り、システム全体をリセットするか、一旦全体の電源を
断にする他は動作不能を回復する方法がなかった。

【０００５】

【発明の目的】そこで、本発明は、メインプロセッサか
らサブプロセッサにリセット信号を与えたり、データ転
送のやり取りを停止させ、又は、再開させたりすること
を可能とすることによって、システム全体が動作不能に
陥ることを防止し、またサブプロセッサのプログラムを
メインプロセッサのプログラム格納場所に記憶し、電源
投入直後サブプロセッサのプログラム実行場所に移動さ
せるようにしてコストの低減を図ったマルチプロセッサ
システムを提供することを目的としている。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、第１の手段として、二つ以上のプロセ
ッサを持つマルチプロセッサシステムにおいて、システ
ムの制御を行うメインプロセッサと、上記メインプロセ
ッサの管理の基にシステムのプログラム動作を行う一
つ、又は、複数のサブプロセッサと、上記メインプロセ
ッサからの指示を受けて、上記サブプロセッサを初期状
態に戻すためのリセット信号を与えるリセット制御手段
とを備えることを特徴とする。第２の手段では、１項記
載のマルチプロセッサシステムにおいて、上記メインプ
ロセッサからの指示を受けて、上記サブプロセッサにお
ける外部とのデータ転送のやり取りの停止、又は再開を
制御する転送制御手段を備えることを主要な特徴とす
る。更に第３の手段では、上記１項記載のマルチプロセ
ッサシステムにおいて、上記サブプロセッサのプログラ
ムは、上記メインプロセッサのプログラム格納場所に記
憶し、電源投入直後上記メインプロセッサからの指示を
受けて、上記サブプロセッサのプログラム実行場所に移
動させるプログラム移動手段を備えたことを特徴とす
る。

【０００７】

【作用】上記のように、システムのプログラム動作を行
うメインプロセッサと、一つ又は複数のサブプロセッサ
と、メインプロセッサからの指示で、サブプロセッサを
初期状態に戻すためのリセット信号を与えるリセット制
御手段を持っているので、必要に応じてサブプロセッサ
をリセットすることが可能となるので、どのサブプロセ
ッサが暴走して動作不能に陥っても、リセット制御手段
によってリセット信号を与え、暴走したサブプロセッサ
を再び初期状態に戻すことが出来るから、システム全体
の動作不能を回避することが可能となる。また、サブプ
ロセッサにおける外部とのデータ転送のやり取りの停
止、及び再開を制御する転送制御手段を備えたので、シ
ステム全体の動作上サブプロセッサの外部とのデータ転
送を停止させる必要が生じた場合に、上記転送制御手段
を用いて一時停止させ、状況を見て再開することも可能
になり、サブプロセッサがエラーを発生する虞れのある
状態をメインプロセッサのプログラム処理で回避出来
る。さらに、サブプロセッサのプログラムをメインプロ
セッサのプログラム格納場所に記憶し、電源投入直後メ
インプロセッサからの指示を受けて、サブプロセッサの
プログラム実行場所に移動させるプログラム移動手段を
持たせたので、各サブプロセッサ毎に別々のプログラム
格納用メモリデバイスを必要とせず、コストの低減を図
ったマルチプロセッサシステムを提供することができ
る。

【０００８】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例を示すシステム
ブロック図である。この例に示すシステムでは、リセッ
ト制御手段３と、オアゲート（図ではＯＲで表示する）
６ａ、６ｂを追加した点が特徴的である。即ち、上記図
５に示したシステムに更にサブプロセッサ２ａ、２ｂ、
…へのリセット信号を電源１０からの他に、新たに追加
したリセット制御手段３からも供給するようになってい
る。また、上記リセット制御手段３のリセット信号出力
はメインプロセッサ１によって制御する様に構成されて
いる。この構成によれば、もし、サブプロセッサ２がバ
スエラーや、アドレスエラーを起こして動作不能に陥
り、メインプロセッサ１に対するサブプロセッサからの
応答が所定時間以上ない場合には、メインプロセッサ１
からリセット制御手段３にリセット信号が出力され、リ
セット制御手段３から対応するオアゲートを通して応答
が遅れている、即ち、動作不能に陥いっているサブプロ
セッサ２にリセット信号を供給する。

【０００９】サブプロセッサ２はリセット信号が入力さ
れていると、初期状態に戻って起動時のプログラムを再
度実行する。なお、サブプロセッサ２が所望のプログラ
ムを実行中にリセットすると、初期状態に戻った時に、
リセット前と違った動作を行い、メインプロセッサ１が
要求している応答えが得られない場合もでてくるから、
その点を考慮して全体プログラムを作成することも必要
であろう。例えば、リセットを指示したサブプロセッサ
に対しては実行中のプログラムを最初から、或は途中か
ら実行するようプログラムすることも可能である。以上
のように構成すると共に、制御を行えば、サブプロセッ
サ２がハングアップ（プログラムが進まない）状態から
抜け出る上で効果がある。

【００１０】図２は、本発明の他の実施例を示すシステ
ムの要部構成図である。この実施例では、サブプロセッ
サ２ａ、２ｂと外部装置１１ａ、１１ｂとの間にアンド
ゲート（図ではＡＮＤで表示）７ａ、７ｂを配置すると
共に、このアンドゲートを転送制御手段４によって制御
することによって、サブプロセッサから外部装置へのデ
ータ転送を停止させたり、再開させたりする。上記転送
制御手段４は、図からも判るように、メインプロセッサ
１によって制御されている。従って、メインプロセッサ
１がシステム全体における判断から、サブプロセッサ２
と外部装置１１の間でのデータ転送を遅延させる場合
や、データ転送を一時停止させる時に、メインプロセッ
サ１から指示信号を転送制御手段４に送り、転送制御手
段４から対応するアンドゲート７を動作させ上記目的を
達している。アンドゲート７の信号を受理するサブプロ
セッサ２の端子は、処理速度が遅い外部装置１１のスピ
ードに合わせる為に、サブプロセッサ２を待たせるＷＡ
ＩＴ端子、或は外部装置１１に対してデータ転送の準備
が整ったか否かを問い合わせるためのＲＥＡＤＹ端子等
を用いる。

【００１１】図３は、本発明の他の実施例を示すシステ
ムの要部構成図であり、この例は、上記サブプロセッサ
２のプログラムとメインプロセッサ１のプログラムを同
一メモリに蓄積する様構成したブロック図の例である。
図４は、その動作を説明するタイミングチャート図であ
る。以下、図３と図４を用いて、その動作を説明する。
電源１０からのリセット信号はメインプロセッサ１と、
オアゲート６を経由してサブプロセッサ２に入力され、
共に初期化される。また、リセット制御手段３は、メイ
ンプロセッサ１からのリセット信号を受け、対応するオ
アゲート６を経由して、サブプロセッサ２を初期化し得
ることは上記図１で述べた通りである。本実施例は、メ
インプロセッサ１のプログラムとしてＲＯＭ（Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）等の不揮発性メモリに第一
プログラム８と同一メモリ中にサブプロセッサ２のプロ
グラムを格納しておくと共に、サブプロセッサ２には必
要なプログラムをメモリするＲＡＭ（Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓ Ｍｅｍｏｒｙ）等の読み書き出来るメモリ
を備え、このメモリをワーキングメモリとしてサブプロ
セッサ用の第二プログラム９を移植できる様にする。ま
た、メインプロセッサ用のメモリの第一プログラム８と
サブプロセッサ用メモリの第二プログラム９との間にプ
ログラム移動手段５を配置して、第一プログラム８から
第二プログラム９にサブプロセッサ２のプログラムを移
植させる。

【００１２】なお、上記第二プログラムは第一プログラ
ムの一部としてプログラミングしてもよいが、それとは
別にプログラムして第１プログラムと同一メモリに蓄積
しておいてもよい。その間のタイミングを示す図４を用
いて説明する。まず、電源１０が立上ると、時間ｔ１で
リセット信号（信号ア）を発生し、メインプロセッサ１
とサブプロセッサ２の両方を初期状態にする。電源１０
のリセット信号の立ち下り時間ｔ２で、両プロセッサが
動作するが、同時にメインプロセッサ１から第二のリセ
ット信号（信号イ）を発生させ、この第二のリセット信
号をリセット制御手段３を介してオアゲート６経由で再
びサブプロセッサ２にリセット信号を供給する。その結
果、サブプロセッサ２は時間ｔ１〜ｔ３の間継続してリ
セット信号が供給されることに（信号オの時間ｔ１〜ｔ
３間）なる。

【００１３】一方、メインプロセッサ１は、時間ｔ２
に、第一プログラム８中の又は同一メモリ中のサブプロ
セッサ２に供給すべきプログラムを探しだし第二プログ
ラム９としてサブプロセッサ用メモリに移植する処理を
行う。この処理はサブプロセッサ２がリセット中の時間
ｔ３迄に終了する（信号ウのＡ部分）。第一プログラム
８から読み込まれたプログラムは順次プログラム移動手
段５を介して第二プログラム９のメモリに移される（信
号エのＣ部分）。もし、このプログラムの移植の際に、
時間上の制約がある場合にはメインプロセッサ１を経由
しないで、直接行うＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒ
ｙ Ａｃｃｅｓｓ）方式を採ることも可能である。全て
のサブプロセッサ２のプログラムが第二プログラム９の
メモリに移されると、メインプロセッサ１からのリセッ
ト信号の解除を（時間ｔ３）待って、サブプロセッサ２
は第二プログラム９のプログラム動作を実行する（信号
オのＤ部分）。その際、メインプロセッサ１はシステム
の主制御用プログラムを実行する（信号ウのＢ部分）。

【００１４】一般に、サブプロセッサ２のプログラム容
量は小さく、メインプロセッサ１のプログラム容量は大
きい。今日のメモリデバイス技術の進歩により１個のメ
モリデバイスが十分大きな容量をもつことができる。従
来、小容量で済むサブプロセッサ２のメモリにもその数
倍の容量のメモリデバイスを用いていたため、極めて無
駄の多いシステムとなっていた。そこで、本発明の上記
実施例の様にサブプロセッサ２のプログラムを、メイン
プロセッサ１のメモリデバイス内に格納すれば、従来空
白のままであったメモリスペースを有効に利用し得るの
で、サブプロセッサ２毎に別のメモリデバイスを用意す
ることがない。更に、上記方法によれば、２つ以上のプ
ロセッサ用のプログラムに変更が生じた場合であって
も、１つのメモリデバイスを交換すれば済む。従って、
コストメリット低減上、極めて大きな効果を得ることが
出来る。

【００１５】

【発明の効果】本発明は、以上説明したように、システ
ムのプログラム動作を行う一つのメインプロセッサと、
一つ又は複数のサブプロセッサと、メインプロセッサか
らの指示で、サブプロセッサに初期状態に戻すためのリ
セット信号を与えるリセット制御手段を持たせたので、
どのサブプロセッサが暴走して動作不能に陥っても、リ
セット制御手段を通してリセット信号を与えることが出
来る。従って、暴走したサブプロセッサを初期状態に戻
すことによりトラブルが解消し得る場合システム全体が
動作不能に陥いることを防止できる。

【００１６】また、サブプロセッサの外部とのデータ転
送を停止させ、又は再開させる転送制御手段を備えたシ
ステムでは、メインプロセッサがシステム的に外部との
データ転送を停止する必要ありと判断した時は、転送制
御手段を用いて一時停止させ、また必要に応じて再開す
ることも可能になり、サブプロセッサがエラーを発生す
る危険をメインプロセッサのプログラム処理によって回
避出来るようになる。さらに、サブプロセッサのプログ
ラムをメインプロセッサのプログラム格納場所にメモリ
しておき、電源投入直後メインプロセッサからの指示に
よって、サブプロセッサのプログラム実行場所に移動さ
せるプログラム移動手段を持った構成では、サブプロセ
ッサ毎に別々のプログラム格納用メモリデバイスを必要
とせず、従来無駄にしていたメモリ容量の空白部分を利
用することが出来るので、コスト低減を図ったマルチプ
ロセッサシステムを提供することが出来るようになっ
た。

【図面の簡単な説明】

【図１】本発明のマルチプロセサシステムの要部の一実
施例を示す構成図であり、リセット制御手段の周辺部分
の要部のブロック図である。

【図２】本発明の他の実施例を示す転送制御手段の周辺
部分の要部のブロック図である。

【図３】本発明の他の実施例を示すプログラム移動手段
の周辺部分の要部のブロック図である。

【図４】本発明の実施例の動作を説明する為のタイミン
グ図である。

【図５】従来のマルチプロセッサシステムのプロセッサ
にリセット信号を送る部分の説明図である。

【符号の説明】

１・・・メインプロセッサ、２・・・サブプロセッサ、
３・・・リセット制御手段、４・・・転送制御手段、５
・・・プログラム移動手段、６・・・オアゲート、７・
・・アンドゲート、８・・・第一プログラム、９・・・
第二プログラム、１０・・・電源、１１・・・外部装
置。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 二つ以上のプロセッサを持つマルチプロ
   セッサシステムにおいて、システムの制御を行うメイン
   プロセッサと、上記メインプロセッサの管理の基にシス
   テムのプログラム動作を行う一、又は、複数のサブプロ
   セッサと、上記メインプロセッサからの指示を受けて上
   記サブプロセッサを初期状態に戻すためのリセット信号
   を与えるリセット制御手段と、を備えたことを特徴とす
   るマルチプロセッサシステム。
2. 【請求項２】 請求項１記載のマルチプロセッサシステ
   ムにおいて、上記メインプロセッサと上記サブプロセッ
   サの間に在って、上記メインプロセッサからの指示を受
   けて、上記サブプロセッサにおける外部装置とのデータ
   転送の停止、又は再開を制御する転送制御手段を備えた
   ことを特徴とするマルチプロセッサシステム。
3. 【請求項３】 請求項１記載のマルチプロセッサシステ
   ムにおいて、上記サブプロセッサのプログラムは、上記
   メインプロセッサのプログラムと同一メモリに記憶さ
   れ、電源投入後に上記メインプロセッサからの指示によ
   り、上記サブプロセッサのプログラム実行場所に移植さ
   せるプログラム移動手段を備えたことを特徴とするマル
   チプロセッサシステム。