JPS6213704B2 - - Google Patents

Info

Publication number
JPS6213704B2
JPS6213704B2 JP57219715A JP21971582A JPS6213704B2 JP S6213704 B2 JPS6213704 B2 JP S6213704B2 JP 57219715 A JP57219715 A JP 57219715A JP 21971582 A JP21971582 A JP 21971582A JP S6213704 B2 JPS6213704 B2 JP S6213704B2
Authority
JP
Japan
Prior art keywords
program
rom
storage device
external storage
floppy disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57219715A
Other languages
English (en)
Other versions
JPS59109927A (ja
Inventor
Michikazu Koyanagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP21971582A priority Critical patent/JPS59109927A/ja
Publication of JPS59109927A publication Critical patent/JPS59109927A/ja
Publication of JPS6213704B2 publication Critical patent/JPS6213704B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/445Program loading or initiating

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 本発明はイニシヤル・プログラム・ロード制御
方式、特にデータ処理装置の諸機能をサポートす
るオペレーテイング・システムをはじめとするシ
ステム・プログラムを、フロツピー・デイスク等
の外部記憶媒体およびデータ処理荘置に内蔵され
たリード・オンリ・メモリ(ROM)のいずれか
らも選択的にメイン・メモリに転送できるように
することにより、データ処理装置の汎用性・柔軟
性・可用性を向上させたイニシヤル・プログラ
ム・ロード制御方式に関するものである。
一般にデータ処理装置には、利用者の計算機プ
ログラムの実行を制御し、また各種入出力装置へ
のアクセス等を容易にするためのソフトウエアと
して、専用のオペレーテイング・システムが提供
されている。このオペレーテイング・システム等
のシステム・プログラムは、実行時には、中央処
理装置(CPU)が直接命令をフエツチできるリ
ード・オンリ・メモリまたはランダム・アクセ
ス・メモリ(RAM)に置かれる必要がある。
従来、このようなシステム・プログラムは、処
理装置に内蔵され予め固定的にアドレスが割付け
られているROMからそのまま使用されるか、ま
たは電源投入時等にフロツピー・デイスク等の外
部記憶媒体から主記憶装置であるRAMにプログ
ラムを転送して用いるようにされていた。
第1図Aは、上記前者の例であつて、システ
ム・プログラムが予めROMに格納されており、
そのROMがそのまま主記憶装置の一部として用
いられる場合について示している。電源が投入さ
れると、実行制御が特定のアドレス、例えば0番
地に移り、システム・プログラムが起動される。
第1図Bは、上記後者の例であつて、システム・
プログラムが外部記憶装置からローデイングされ
る場合について示している。第2図は、第1図B
の場合の従来のシステム構成例であり、第3図
は、第2図図示システムにおけるイニシヤル・プ
ログラム・ロード(IPL)処理説明図である。
第2図において、中央処理装置1は図示省略し
たプログラム・カウンタの内容に従つて、IPL・
ROM3またはRAM6にアクセスし、命令をフエ
ツチして実行する装置である。アドレスおよびデ
ータは、システム・バス8を介して伝達される。
また、中央処理装置1は、フロツピーデイスク・
コントローラ(EDC)4を制御することによつ
て、フロツピーデイスク5とRAM6間におい
て、プログラムやデータの転送を行うことができ
るようになつている。
例えば、電源が投入され、もしくはIPL釦が押
下されてIPL信号が供給されると、第3図図示処
理9によつて、IPL・ROM3に予め格納された
イニシヤル・プログラム・ローダが起動される。
イニシヤル・プログラム・ローダは、処理10に
よつて、フロツピーデイスク・コントローラ4の
ステータスを参照し、処理11によつてレデイ状
態であるかどうかを判定する。ステータスがレデ
イ状態であれば、処理12によつて、フロツピー
デイスク5へアクセスし、フロツピーデイスク5
に予め収納されているシステム・プログラムを、
主記憶装置であるRAM6に転送する。転送が正
常に終了したならば、ロードしたシステム・プロ
グラムに実行制御を移し、サービスを開始する。
判定処理11で、ステータスがレデイ状態になつ
ていないことを検出したならば、処理9に戻り、
ステータスがレデイ状態になるまで、同様に処理
を繰り返す。
この従来の方式によれば、例えばフロツピーデ
イスクが破損したり、フロツピーデイスクドライ
ブが故障した場合には、システムを立ち上げるこ
とができない。しかしながら、このような外部記
憶装置のトラブルは、半導体メモリのトラブルに
比較して発生する危険性が極めて大きい。それに
対し、第1図Aに図示したようにシステムROM
を用いる場合には、システムを高速に立ち上げる
ことができ、その信頼性も十分に高いという長所
は有しているが、内蔵されたプログラムを変更す
る場合に、ROMそのものを交換しなければなら
ず、保守性に大きな問題がある。
本発明は上記問題点の解決を図り、第1図Aに
図示したような方式と第1図Bに図示したような
方式との長所を兼ねそなえたシステムを提供する
ことを目的としている。そのため、本発明のイニ
シヤル・プログラム・ロード制御方式は、予めシ
ステム・プログラムが格納されたシステムROM
と、上記システム・プログラムと同じ内容または
異なる内容のシステム・プログラムが収納された
外部記憶装置とを用意しておき、IPL時に外部記
憶装置のレデイ状態をチエツクする手段によつ
て、自動的かつ選択的にそのどちらかのシステ
ム・プログラムが、主記憶装置であるRAMに転
送されるようにしたもので、プログラム転送の多
重化を図つたものである。以下、図面を参照しつ
つ、実施例に従つて説明する。
第4図は本発明の一実施例制御概要説明図、第
5図は本発明の一実施例システム構成、第6図は
本発明に係るイニシヤル・プログラム・ロード処
理例説明図を示す。
図中、符号1,4,5,6,8は第2図に対応
し、2は本発明に係るイニシヤル・プログラム・
ローダが格納されたIPL・ROM、7はシステ
ム・プログラムが格納されたシステムROMを表
わす。
第4図に示す如く、主記憶装置であるRAM6
には、例えば実装メモリ容量が64KB(キロ・バ
イト)であるとすると、(0000)番地から
(FFFF)番地のアドレスが割付けられる。しか
し、システムの初期状態においては、一部のアド
レスがIPL・ROM2用に確保される。なお、ア
ドレス切替機構を持たないシステムでは、IPL・
ROM2専用に固定のアドレスを割付け、RAM6
のアドレスをそれ以後に割付けるようにしてもよ
い。
IPL−ROM2には、予めイニシヤル・プログ
ラム・ローダの処理命令群が収納される。この命
令群には、第6図を参照して後述する如く、外部
記憶装置のステータスを判定する命令、外部記憶
装置からシステム・プログラムを読み出して、
RAM6に転送することを指示する命令、システ
ムROM7からシステム・プログラムをRAM6に
ロードする命令が含まれる。電源が投入される
と、IPL・ROM2のイニシヤル・プログラム・
ローダに自動的に制御が移行する。イニシヤル・
プログラム・ローダは、フロツピーデイスク5へ
のアクセスが可能であるかどうかを判定し、アク
セスが可能であれば、フロツピーデイスク5から
システム・プログラムを読み出して、RAM6の
システム・プログラム領域に設定する。フロツピ
ーデイスク5にアクセスできない状態である場合
には、システムROM7に収納されたシステム・
プログラムをRAM6のシステム・プログラム領
域にロードする。従つて、フロツピーデイスク5
からシステム・プログラムをロードしたい場合に
は、そのシステム・プログラムが格納されたフロ
ツピーデイスク5をフロツピーデイスク装置にマ
ウントして置けばよく、システムROM7のシス
テム・プログラムを使用したい場合には、フロツ
ピーデイスク5を外しておけばよい。任意にどち
らのシステム・プログラムを選択することもでき
る。
第5図は本発明の一実施例システム構成を示す
ものである。第2図に図示した従来のシステムに
比べて、IPL・ROM2に収納されるイニシヤ
ル・プログラム・ローダの内容、およびシステ
ム・プログラムが記憶されているシステムROM
7の有・無が異なつている。システムROM7へ
のアクセスは、I/Oポートを経由するようにし
てもよいし、またはアドレス切替機構を設けて、
システム・バス8上のアドレス・バスをシステム
ROM7にダイレクトに接続し、一部のアドレス
について、システムROM7が選択されるように
し、例えばRAM6上のユーザ領域のアドレスと
切替えてアクセスするようにしてもよい。
次に第6図に従つて、本発明に係るイニシヤ
ル・プログラム・ロードの処理について説明す
る。システムに電源が投入され、もしくはIPL釦
の押下によつてIPL信号が供給されると、第6図
図示処理20によつて、IPL・ROM2に格納さ
れたイニシヤル・プログラム・ローダが起動され
る。すなわち、IPL信号によつて、中央処理装置
1がもつているプログラム・カウンタの内容が、
IPL・ROM2内のイニシヤル・プログラム・ロ
ーダの先頭アドレスとなるようセツトされる。イ
ニシヤル・プログラム・ローダは、中央処理装置
1によつて、その命令が実行され、その命令によ
る処理21によつて、フロツピーデイスク・コン
トローラ4のステータスをチエツクする。そし
て、処理22によつて、フロツピーデイスク装置
のステータスがレデイ状態となつているかどうか
を判定し、レデイ状態になつていれば処理23
へ、レデイ状態になつていなければ処理24へ制
御を移す。
処理23の命令は、フロツピーデイスク・コン
トローラ4に対し、所定の番地に格納されたシス
テム・プログラムを、例えばDMA転送により
RAM6のシステム・プログラム領域に転送する
ように指示する。処理24の命令は、システム
ROM7からシステム・プログラムをロードし、
RAM6のシステム・プログラム領域にシステ
ム・プログラムをセツトする。上記処理23また
は処理24のいずれかの処理によつて、システ
ム・プログラムがロードされると、システム・プ
ログラムへ制御が移行され、システムのサービス
が可能な状態になる。
上記フロツピーデイスク5に格納されるシステ
ム・プログラムとシステムROM7に格納される
システム・プログラムとは、必ずしも同じ内容を
有する必要はない。最も頻繁に使われるシステ
ム・プログラムをシステムROM7に置き、高速
にローデイングできるようにし、時々しか使われ
ないシステム・プログラムをフロツピーデイスク
5に格納しておくようにすることもできる。ま
た、例えば、BASICはシステムROM7、
COBOLはフロツピーデイスク5というように、
言語によつて、またはプログラムのサイズによつ
て使いわけることもできる。さらに、システム
ROM7に予め格納されたシステム・プログラム
にバグが発見されたときに、それを修正したシス
テム・プログラムをフロツピーデイスク5に収納
することにより、システムROMを交換すること
なく、正しいシステム・プログラムを走行させる
ことができる。これは緊急に修正を要する場合
等、極めて有用である。
本発明の効果的な利用例を簡単に列挙すると、
以下の通りである。
頻繁に使用され、高速処理の必要なシステ
ム・プログラムをROMに格納し、時々しか使
用しないシステム・プログラムを、フロツピー
デイスクに格納する。これにより、極めて柔軟
性に富むプログラム・ロード制御が実現でき
る。
システムROMに格納されたシステム・プロ
グラムにバグが発見されたときに、修正後のプ
ログラムをフロツピーデイスクに収納し、客先
に供給する。これにより、システムROMへ正
しいプログラムを再書き込みする時間的余裕を
作ることができるので、緊急時の混乱を防止す
ることができる。
システム・プログラムを修正/機能アツプす
るようなときに、予めフロツピーデイスクから
のローデイングによつて充分な動作確認を行
い、バグがないことを確認した上で、システム
ROMに修正/機能アツプ後のプログラムを反
映する。これにより、システム・プログラムの
改良を効率的に行い、かつ信頼性を向上させる
ことができる。
以上説明した如く本発明によれば、オペレーテ
イング・システムをはじめとする各種のプログラ
ムを、システムROMおよび外部記憶装置のどち
らからもローデイングできるようになる。どちら
からローデイングするかは、例えばフロツピーデ
イスクを正規に装着するかどうかによつて自由に
選択でき、操作性もよい。システムROMからロ
ーデイングする場合には極めて高速にシステムを
立ち上げることができるという長所を有し、外部
記憶装置からローデイングする場合には、多種に
わたるシステム・プログラムを切り換えて使用で
きるという長所を有している。また、2ウエイ・
プログラム転送によつて、どちらかにトラブルが
発生しても、システムが全く使用できなくなるこ
とはない。ハードウエアに対するコストも、従来
に比べてたいして増大しない。特に、パーソナ
ル・コンピユータやオフイス・コンピユータ等、
小型のコンピユータ・システムに多岐にわたる応
用が可能である。
【図面の簡単な説明】
第1図は従来方式によるシステム・プログラム
制御の説明図、第2図は従来のシステム例、第3
図は第2図図示システムにおけるイニシヤル・プ
ログラム・ロード処理説明図、第4図は本発明の
一実施例制御概要説明図、第5図は本発明の一実
施例システム構成、第6図は本発明に係るイニシ
ヤル・プログラム・ロード処理例説明図を示す。 図中、1は中央処理装置、2はIPL・ROM、
4はフロツピーデイスク・コントローラ、5はフ
ロツピーデイスク、6はRAM、7はシステム
ROM、8はシステム・バスを表わす。

Claims (1)

  1. 【特許請求の範囲】 1 少なくとも中央処理装置と、該中央処理装置
    によつて制御されるイニシヤル・プログラム・ロ
    ーダの命令群が格納されたIPL・ROMと、主記
    憶装置であるRAMと、外部記憶装置とをそなえ
    たデータ処理装置において、 システム・プログラムの命令群を内蔵したシス
    テムROMをそなえると共に、 上記イニシヤル・プログラム・ローダ内に、上
    記外部記憶装置のレデイ状態をチエツクする手段
    と、 該チエツク結果に従つて、上記外部記憶装置が
    レデイ状態である場合には、上記外部記憶装置か
    ら上記RAMにシステム・プログラムをロード
    し、上記外部記憶装置がレデイ状態でない場合に
    は、上記システムROMから上記RAMにシステ
    ム・プログラムをロードする選択ロード手段とを
    そなえたことを特徴とするイニシヤル・プログラ
    ム・ロード制御方式。
JP21971582A 1982-12-15 1982-12-15 イニシヤル・プログラム・ロ−ド制御方式 Granted JPS59109927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21971582A JPS59109927A (ja) 1982-12-15 1982-12-15 イニシヤル・プログラム・ロ−ド制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21971582A JPS59109927A (ja) 1982-12-15 1982-12-15 イニシヤル・プログラム・ロ−ド制御方式

Publications (2)

Publication Number Publication Date
JPS59109927A JPS59109927A (ja) 1984-06-25
JPS6213704B2 true JPS6213704B2 (ja) 1987-03-28

Family

ID=16739830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21971582A Granted JPS59109927A (ja) 1982-12-15 1982-12-15 イニシヤル・プログラム・ロ−ド制御方式

Country Status (1)

Country Link
JP (1) JPS59109927A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6270073A (ja) * 1985-09-24 1987-03-31 Nec Corp ドツトマトリクス式プリンタ
JPS62177620A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd プログラムロ−ド方式
JP4960648B2 (ja) * 2006-04-10 2012-06-27 クラリオン株式会社 情報処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616227A (en) * 1979-07-17 1981-02-17 Nec Corp System start system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616227A (en) * 1979-07-17 1981-02-17 Nec Corp System start system

Also Published As

Publication number Publication date
JPS59109927A (ja) 1984-06-25

Similar Documents

Publication Publication Date Title
US5526523A (en) Interface between operating system and operating system extension
KR910005997B1 (ko) 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치
JPH10111837A (ja) メモリ装置
JPH0232659B2 (ja)
JPS6213704B2 (ja)
JPS58112118A (ja) プログラムロ−デイング処理方式
JPH06208525A (ja) 処理装置の動作モード切替え方法
JPS5941030A (ja) マイクロコンピユ−タシステム
JP3843189B2 (ja) 光ディスクシステム制御チップおよび光ディスクシステムに使用される更新方法
JPH11143718A (ja) Bios格納並びに制御方法
GB2304209A (en) Starting up a processor system
JPH0736704A (ja) プログラムダウンロード方式
JPS58114218A (ja) プログラム・ロ−デイング方式
JP2002008382A (ja) メモリの書き込み装置
JPH0546328A (ja) 半導体記憶装置のステージング方法
JPH09282168A (ja) コンピュータ装置
JPH04114236A (ja) 情報処理装置
JPS58168121A (ja) 停電復電処理方式
JPH05334091A (ja) ディスク制御装置
JPS58208850A (ja) マイクロプログラム格納処理方式
JPS6116105B2 (ja)
Neumann Disk-based program swapping in 8080-based microcomputers
JPS60230238A (ja) マイクロプログラム制御装置
JPH08147855A (ja) ディスクライブラリ装置の起動方法
JPH0227689B2 (ja)