JPS59109927A - イニシヤル・プログラム・ロ−ド制御方式 - Google Patents
イニシヤル・プログラム・ロ−ド制御方式Info
- Publication number
- JPS59109927A JPS59109927A JP21971582A JP21971582A JPS59109927A JP S59109927 A JPS59109927 A JP S59109927A JP 21971582 A JP21971582 A JP 21971582A JP 21971582 A JP21971582 A JP 21971582A JP S59109927 A JPS59109927 A JP S59109927A
- Authority
- JP
- Japan
- Prior art keywords
- program
- floppy disk
- storage device
- ipl
- external storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はイニシャル・プログラム・ロード制御方式、特
にデータ処理装置の諸機能をサポートするオペレーティ
ング・システムをはじめとするシステム・プログラムを
、フロッピー・ディスク等の外部記憶媒体およびデータ
処理装置に内蔵されたリード・オンリ・メモリ（ＲＯＭ
）のいずれからも選択的にメイン・メモリに転送できる
ようにすることにより、データ処理装置の汎用性・柔軟
性・可用性を向上させたイニシャル・プログラム・ロー
ド制御方式に関するものである。
にデータ処理装置の諸機能をサポートするオペレーティ
ング・システムをはじめとするシステム・プログラムを
、フロッピー・ディスク等の外部記憶媒体およびデータ
処理装置に内蔵されたリード・オンリ・メモリ（ＲＯＭ
）のいずれからも選択的にメイン・メモリに転送できる
ようにすることにより、データ処理装置の汎用性・柔軟
性・可用性を向上させたイニシャル・プログラム・ロー
ド制御方式に関するものである。
一般にデータ処理装置には、利用者の計算機プログラム
の実行を制御し、また各種入出力装置へのアクセス等を
容易にするためのソフトウェアとシテ、専用のオペレー
ティング・システムが提供されている。このオペレーテ
ィング・システム等のシステム−プログラムは、実行時
には、中央処理装置（ＣＰＵ）が直接命令をフェッチで
きるリード・オンリ・メモリまたはランダム−アクセス
・メモリ（Ｒ，ＡＭ）に置かれる必要がある。
の実行を制御し、また各種入出力装置へのアクセス等を
容易にするためのソフトウェアとシテ、専用のオペレー
ティング・システムが提供されている。このオペレーテ
ィング・システム等のシステム−プログラムは、実行時
には、中央処理装置（ＣＰＵ）が直接命令をフェッチで
きるリード・オンリ・メモリまたはランダム−アクセス
・メモリ（Ｒ，ＡＭ）に置かれる必要がある。
従来、このようなシステム・プログラムは、処理装置に
内蔵され予め固定的にアドレスが割付けられているＲＯ
Ｍからそのまま使用されるか、または電源投入時等にフ
ロッピーディスク等の外部記憶媒体から主記憶装置であ
るＲＡＭにプログラムを転送して用いるようにされてい
た。
内蔵され予め固定的にアドレスが割付けられているＲＯ
Ｍからそのまま使用されるか、または電源投入時等にフ
ロッピーディスク等の外部記憶媒体から主記憶装置であ
るＲＡＭにプログラムを転送して用いるようにされてい
た。
第１図（Ａ）は、上記前者の例であって、システム・プ
ログラムが予めＲＯＭに格納されており。
ログラムが予めＲＯＭに格納されており。
そのＲＯＭがそのまま主記憶装置の一部として用いられ
る場合について示している。電源が投入されると、実行
制御が特定のアドレス、例えばＯ番地に移り、システム
・プログラムが起動される。
る場合について示している。電源が投入されると、実行
制御が特定のアドレス、例えばＯ番地に移り、システム
・プログラムが起動される。
第１図（Ｂ）は、上記後者の例であって、システム・プ
ログラムが外部記憶装置からローディングされる場合に
ついて示している。第２図は、第１図（Ｂ）の場合の従
来のシステム構成例であり、第３図は、第２図図示シス
テムにおけるイニシャル・プログラム・ロード（ＩＰＬ
）処理説明図である。
ログラムが外部記憶装置からローディングされる場合に
ついて示している。第２図は、第１図（Ｂ）の場合の従
来のシステム構成例であり、第３図は、第２図図示シス
テムにおけるイニシャル・プログラム・ロード（ＩＰＬ
）処理説明図である。
第２図において、中央処理装置１は図示省略したプログ
ラム・カウンタの内容に従って、ＩＰＬ・ＲＯＭ３また
はＲＡＭ６にアクセスし、命令をフェッチして実行する
装置である。アドレスおよびデータは、システム・バス
８を介して伝達される。また、中央処理装置１は、フロ
ッピーディスク・コントローラ（ＥＤＣ）４を制御する
ことによって。
ラム・カウンタの内容に従って、ＩＰＬ・ＲＯＭ３また
はＲＡＭ６にアクセスし、命令をフェッチして実行する
装置である。アドレスおよびデータは、システム・バス
８を介して伝達される。また、中央処理装置１は、フロ
ッピーディスク・コントローラ（ＥＤＣ）４を制御する
ことによって。
フロッピーディスク５とＲＡＭ６間において、プログラ
ムやデータの転送を行うことができるようになっている
１′ 例えば、電源が投入され、もしくはＩＰＬ釦が押下され
て、Ｉ Ｐ Ｌ信号が供給されると、第３図図示処理９
によって、ＩＰＬ−ＲＯＭ３に予め格納されたイニシャ
ル・プログラム拳ローダが起動される。
ムやデータの転送を行うことができるようになっている
１′ 例えば、電源が投入され、もしくはＩＰＬ釦が押下され
て、Ｉ Ｐ Ｌ信号が供給されると、第３図図示処理９
によって、ＩＰＬ−ＲＯＭ３に予め格納されたイニシャ
ル・プログラム拳ローダが起動される。
イニシャル・プログラム・ローダは、処理１０によって
、フロッピーディスク・コントローラ４のステータスを
参照し、処理１１によって、レディ状態であるかどうか
を判定する。ステータスがレディ状態であれば、処理１
２によって、フロッピーティスフ５ヘアクセスし、フロ
ッピーディスク５に予め収納されているシステム・プロ
グラムを。
、フロッピーディスク・コントローラ４のステータスを
参照し、処理１１によって、レディ状態であるかどうか
を判定する。ステータスがレディ状態であれば、処理１
２によって、フロッピーティスフ５ヘアクセスし、フロ
ッピーディスク５に予め収納されているシステム・プロ
グラムを。
主記憶装置であるＲＡＭ６に転送する。転送が正常に終
了したならば、ロードしたシステム・プログラムに実行
制御を移し、サービスを開始する。判定処理１１で、ス
テータスがレディ状態になっていないことを検出したな
らば、処理９に戻り、ステータスがレディ状態になるま
で、同様に処理を繰り返す。
了したならば、ロードしたシステム・プログラムに実行
制御を移し、サービスを開始する。判定処理１１で、ス
テータスがレディ状態になっていないことを検出したな
らば、処理９に戻り、ステータスがレディ状態になるま
で、同様に処理を繰り返す。
この従来の方式によれば９例えばフロッピーディスクが
破損したり、フロッピーディスクドライブが故障した場
合には、システムを立ち上げることができない。しかし
ながら、このような外部記憶装置のトラブルは、半導体
メモリのトラブルに比較して発生する危険性が極めて大
きい。それに対し、第１図（Ａ）ＶＣ図示したようにシ
ステムＲＯＭを用いる場合には、システムを高速に立ち
上げることができ、その信頼性も十分に高いという長所
は有しているが、内蔵されたプログラムを変更する場合
に、ＲＯＭそのものを交換しなければならず、保守性に
大きな問題がある。
破損したり、フロッピーディスクドライブが故障した場
合には、システムを立ち上げることができない。しかし
ながら、このような外部記憶装置のトラブルは、半導体
メモリのトラブルに比較して発生する危険性が極めて大
きい。それに対し、第１図（Ａ）ＶＣ図示したようにシ
ステムＲＯＭを用いる場合には、システムを高速に立ち
上げることができ、その信頼性も十分に高いという長所
は有しているが、内蔵されたプログラムを変更する場合
に、ＲＯＭそのものを交換しなければならず、保守性に
大きな問題がある。
本発明は上記問題点の解決を図り、第１図（Ａ）に図示
したような方式と第１図（Ｂ）に図示したような方式と
の長所を兼ねそなえたシステムを提供することを目的と
している。そのため２本発明のイニシャル・プログラム
・ロード制御方式は、予めシステム・プログラムが格納
されたシステムＲＯＭと、上記システム・プログラムと
同じ内容または異なる内容のシステム・プログラムが収
納された外部記憶装置とを用意しておき２選択的にその
どちらかのシステム・プログラムが、主記憶装置である
ＲＡＭに転送されるようにしたもので。
したような方式と第１図（Ｂ）に図示したような方式と
の長所を兼ねそなえたシステムを提供することを目的と
している。そのため２本発明のイニシャル・プログラム
・ロード制御方式は、予めシステム・プログラムが格納
されたシステムＲＯＭと、上記システム・プログラムと
同じ内容または異なる内容のシステム・プログラムが収
納された外部記憶装置とを用意しておき２選択的にその
どちらかのシステム・プログラムが、主記憶装置である
ＲＡＭに転送されるようにしたもので。
プログラム転送の多重化を図ったものである。以下９図
面を参照しつつ、実施例に従って説明する。
面を参照しつつ、実施例に従って説明する。
第４図は本発明の一実施例制御概要説明図、第５図は本
発明の一実施例システム構成、第６図は本発明に係るイ
ニシャル・プログラム・ロード処理側説明図を示す。
発明の一実施例システム構成、第６図は本発明に係るイ
ニシャル・プログラム・ロード処理側説明図を示す。
図中、符号１，４，５，６．８は第２図に対応し。
２は本発明に係るイニシャル・プログラム・ローダが格
納されたＩＰＬ、ＲＯＭ、７はシステム・プログラムが
格納されたシステムＲＯＭを表わす。
納されたＩＰＬ、ＲＯＭ、７はシステム・プログラムが
格納されたシステムＲＯＭを表わす。
第４図に示す如く、主記憶装置であるＲＡＭ６には９例
えば実装メｔ９容量が６４ＫＢ（キロ・バイト）である
とすると、（ｏｏｏｏ）番地から（ＦＦＦＦ）番地のア
ドレスが割付けられる。しかし。
えば実装メｔ９容量が６４ＫＢ（キロ・バイト）である
とすると、（ｏｏｏｏ）番地から（ＦＦＦＦ）番地のア
ドレスが割付けられる。しかし。
システムの初期状態においては、一部のアドレスがＩＰ
Ｌ４０Ｍ２用に確保される。なお、アドレス切替機構を
持たないシステムでは、ＩＰＬ、ＲＯＭ２専用に固定の
アドレスを割付け、ＲＡＭ６のアドレスをそれ以後に割
付けるようにしてもよい。
Ｌ４０Ｍ２用に確保される。なお、アドレス切替機構を
持たないシステムでは、ＩＰＬ、ＲＯＭ２専用に固定の
アドレスを割付け、ＲＡＭ６のアドレスをそれ以後に割
付けるようにしてもよい。
ＩＰＬ−ＲＯＭ２には、予めイニシャル・プログラム・
ローダの処理命令群が収納される。この命令群には、第
６図を参照して後述する如く、外部記憶装置のステータ
スを判定する命令、外部記憶装置からシステム・プログ
ラムを読み出して、ＲＡＭ６に転送することを指示する
命令、システムＲ，ＯＭ７からシステム・プログラムを
ＲＡＭ６にロードする命令が含まれる。電源が投入され
ると。
ローダの処理命令群が収納される。この命令群には、第
６図を参照して後述する如く、外部記憶装置のステータ
スを判定する命令、外部記憶装置からシステム・プログ
ラムを読み出して、ＲＡＭ６に転送することを指示する
命令、システムＲ，ＯＭ７からシステム・プログラムを
ＲＡＭ６にロードする命令が含まれる。電源が投入され
ると。
ＩＰＬ、ＲＯＭ２のイニシャル・プログラム・ローダに
自動的に制御が移行する。イニシャル・プログラム・ロ
ーダは、フロッピーディスク５へのアクセスが可能であ
るかどうかを判定し、アクセスが可能であれば、フロッ
ピーディスク５からシステム・プログラムを読み出して
、ＲＡＭ６のシステム・プログラム領域に設定する。フ
ロッピーディスク５にアクセスできない状態である場合
には。
自動的に制御が移行する。イニシャル・プログラム・ロ
ーダは、フロッピーディスク５へのアクセスが可能であ
るかどうかを判定し、アクセスが可能であれば、フロッ
ピーディスク５からシステム・プログラムを読み出して
、ＲＡＭ６のシステム・プログラム領域に設定する。フ
ロッピーディスク５にアクセスできない状態である場合
には。
システムＲ，ＯＭ７に収納されたシステム・プログラム
をＲＡＭ６のシステム・プログラム領域にロードする。
をＲＡＭ６のシステム・プログラム領域にロードする。
従って、フロッピーディスク５からシステム・プログラ
ムをロードしたい場合には、そのシステム・プログラム
が格納されたフロッピーディスク５をフロッピーディス
ク装置にマウントして置けばよく、システムＲＯＭ７の
システム・プログラムを使用したい場合には、フロッピ
ーディスク５を外しておけばよい。任意にどちらのシス
テム・プログラムを選択することもできる。
ムをロードしたい場合には、そのシステム・プログラム
が格納されたフロッピーディスク５をフロッピーディス
ク装置にマウントして置けばよく、システムＲＯＭ７の
システム・プログラムを使用したい場合には、フロッピ
ーディスク５を外しておけばよい。任意にどちらのシス
テム・プログラムを選択することもできる。
第５図は本発明の一実施例システム構成を示すものであ
る。第２図に図示した従来のシステムに比べて、ＩＰＬ
−ＲＯＭ２に収納されるイニシャル・プログラム・ロー
ダの内容、およびシステム・プログラムが記憶されてい
るシステムＲＯＭ７の有・無が異なっている。システム
ＲＯＭ７への７クセスは、■１０ボートを経由するよう
にしてもよいし、またはアドレス切替機構を設けて、シ
ステム・バス８上のアドレス・バスをシステムＲＯＭ７
にダイレクトに接続し、一部のアドレスについて、シス
テムＲＯＭ７が選択されるようにし。
る。第２図に図示した従来のシステムに比べて、ＩＰＬ
−ＲＯＭ２に収納されるイニシャル・プログラム・ロー
ダの内容、およびシステム・プログラムが記憶されてい
るシステムＲＯＭ７の有・無が異なっている。システム
ＲＯＭ７への７クセスは、■１０ボートを経由するよう
にしてもよいし、またはアドレス切替機構を設けて、シ
ステム・バス８上のアドレス・バスをシステムＲＯＭ７
にダイレクトに接続し、一部のアドレスについて、シス
テムＲＯＭ７が選択されるようにし。
例えばＲＡＭ６上のユーザ領域のアドレスと切替えてア
クセスするようにしてもよい。
クセスするようにしてもよい。
次に第６図に従って９本発明に係るイニシャル・プログ
ラム・ロードの処理について説明する。
ラム・ロードの処理について説明する。
システムに電源が投入され、もしくはＩＰＬ釦の押下に
よってＩＰＬ信号が供給されると、第６図図示処理２０
によって、ＩＰＬ−ＲＯＭ２に格納されたイニシャル・
プログラム・ローダが起動される。すなわち、ＩＰＬ信
号によって、中央処理装置１がもっているプログラム・
カウンタの内容が、ＩＰＬ−ＲＯＭ２内のイニシャル佛
プログラム・ローダの先頭アドレスとなるようセットさ
れる。
よってＩＰＬ信号が供給されると、第６図図示処理２０
によって、ＩＰＬ−ＲＯＭ２に格納されたイニシャル・
プログラム・ローダが起動される。すなわち、ＩＰＬ信
号によって、中央処理装置１がもっているプログラム・
カウンタの内容が、ＩＰＬ−ＲＯＭ２内のイニシャル佛
プログラム・ローダの先頭アドレスとなるようセットさ
れる。
イニシャル・プログラム・ローダは、中央処理装置１に
よって、その命令が実行され、その命令による処理２１
によって、フロッピーディスク・コントローラ４のステ
ータスをチェックする。そして、処理２２によって、フ
ロッピーディスク装置のステータスがレディ状態となっ
ているかどうかを判定し、レディ状態になっていれば処
理２３へ。
よって、その命令が実行され、その命令による処理２１
によって、フロッピーディスク・コントローラ４のステ
ータスをチェックする。そして、処理２２によって、フ
ロッピーディスク装置のステータスがレディ状態となっ
ているかどうかを判定し、レディ状態になっていれば処
理２３へ。
レディ状態になっていなければ処理２４へ制御を移す。
処理２３の命令は、フロッピーディスク・コントローラ
４に対し、所定の番地に格納されたシステム・プログラ
ムを２例えばＤＭＡ転送によりＲＡＭ６のシステム・プ
ログラム領域に転送するように指示する。処理２４．の
命令は、システムＲＯＭ７からシステム・プログラムを
ロードし、 ＲＡＭ６（７）システム・プログラム領域
にシステム・プログラムをセットする。上記処理２３ま
たは処理２４のいずれかの処理によって、システム・プ
ログラムがロードされると、システム・プログラムへ制
御が移行され、システムのサービスが可能な状態になる
。
４に対し、所定の番地に格納されたシステム・プログラ
ムを２例えばＤＭＡ転送によりＲＡＭ６のシステム・プ
ログラム領域に転送するように指示する。処理２４．の
命令は、システムＲＯＭ７からシステム・プログラムを
ロードし、 ＲＡＭ６（７）システム・プログラム領域
にシステム・プログラムをセットする。上記処理２３ま
たは処理２４のいずれかの処理によって、システム・プ
ログラムがロードされると、システム・プログラムへ制
御が移行され、システムのサービスが可能な状態になる
。
上記フロッピーディスク５に格納されるシステム・プロ
グラムとシステムＲＯＭ７に格納されるシステム・プロ
グラムとは、必ずしも同じ内容を有する必要はない。最
も頻繁に使われるシステム・プログラムをシステムＲＯ
Ｍ７に置き、高速にローディングできるようにし２時々
しか使われないシステム・プログラムをフロッピーディ
スク５に格納しておくようにすることもできる。また。
グラムとシステムＲＯＭ７に格納されるシステム・プロ
グラムとは、必ずしも同じ内容を有する必要はない。最
も頻繁に使われるシステム・プログラムをシステムＲＯ
Ｍ７に置き、高速にローディングできるようにし２時々
しか使われないシステム・プログラムをフロッピーディ
スク５に格納しておくようにすることもできる。また。
例えばＲＡＳＩＣはシステムＲＯＭ７．Ｃ０ＤＯＬはフ
ロッピーディスク５というように、言語によって、また
はプログラムのサイズによって使いわけることもできる
。さらに、システムＲＯＭ７に予め格納されたシステム
・プログラムにバグが発見されたときに、それを修正し
たシステム・プログラムをフロッピーディスク５に収納
することにより、システムＲＯＭを交換することなく、
正しいシステム・プログラムを走行させることができる
。
ロッピーディスク５というように、言語によって、また
はプログラムのサイズによって使いわけることもできる
。さらに、システムＲＯＭ７に予め格納されたシステム
・プログラムにバグが発見されたときに、それを修正し
たシステム・プログラムをフロッピーディスク５に収納
することにより、システムＲＯＭを交換することなく、
正しいシステム・プログラムを走行させることができる
。
これは緊急に修正を要する場合環、極めて有用である。
以上説明した如く本発明によれば、オペレーティング・
システムをはじめとする各種のプログラムを、システム
ＲＯＭおよび外部記憶装置のどちらからもローディング
できるようになる。どちらからローディングするかは９
例えばフロッピーディスクを正規に装着するかどうかに
よって自由に選択でき、操作性もよい。システムＲＯＭ
からローディングする場合には極めて高速にシステムを
立ち上げることができるという長所を有し、外部記憶装
置からローディングする場合には、多種にわたるシステ
ム・プログラムを切り換えて使用できるという長所を有
している。また、２ウエイ・プログラム転送によって、
どちらかにトラブルが発生しても、システムが全く使用
できなくなることはない。ハードウェアに対するコスト
も、従来に比べてたいして増大しない。特に、パーソナ
ル・コンピュータやオフィス・コンピュータ等、小型の
コンピュータ・システムに多岐にわたる応用が可能であ
る。
システムをはじめとする各種のプログラムを、システム
ＲＯＭおよび外部記憶装置のどちらからもローディング
できるようになる。どちらからローディングするかは９
例えばフロッピーディスクを正規に装着するかどうかに
よって自由に選択でき、操作性もよい。システムＲＯＭ
からローディングする場合には極めて高速にシステムを
立ち上げることができるという長所を有し、外部記憶装
置からローディングする場合には、多種にわたるシステ
ム・プログラムを切り換えて使用できるという長所を有
している。また、２ウエイ・プログラム転送によって、
どちらかにトラブルが発生しても、システムが全く使用
できなくなることはない。ハードウェアに対するコスト
も、従来に比べてたいして増大しない。特に、パーソナ
ル・コンピュータやオフィス・コンピュータ等、小型の
コンピュータ・システムに多岐にわたる応用が可能であ
る。
第１図は従来方式によるシステム・プログラム制御の説
明図、第２図は従来のシステム例、第３図は第２図図示
システムにおけるイニシャル・プログラム・ロード処理
説明図、第４図は本発明の一実施例制御概要説明図、第
５図は本発明の一実施例システム構成、第６図は本発明
に係るイニシャル・プログラム・ロード処理側説明図を
示す。 図中、１は中央処理装置、２はＩＰＬ４０Ｍ。 ４はフロッピーディスク・コントローラ、５はフロッピ
ーディスク、６はＲ，ＡＭ、 ７はシステムＲＯＭ。 ８はシステム・バスを表わす。 特許出願人 アルプス電気株式会社
明図、第２図は従来のシステム例、第３図は第２図図示
システムにおけるイニシャル・プログラム・ロード処理
説明図、第４図は本発明の一実施例制御概要説明図、第
５図は本発明の一実施例システム構成、第６図は本発明
に係るイニシャル・プログラム・ロード処理側説明図を
示す。 図中、１は中央処理装置、２はＩＰＬ４０Ｍ。 ４はフロッピーディスク・コントローラ、５はフロッピ
ーディスク、６はＲ，ＡＭ、 ７はシステムＲＯＭ。 ８はシステム・バスを表わす。 特許出願人 アルプス電気株式会社
Claims (1)
- 【特許請求の範囲】 少なくとも中央処理装置と、該中央処理装置によって制
御されるイニシャル・プログラム・ローダの命令群が格
納されたＩＰＬ−Ｒ，ＯＭと、主記憶装置であるＲＡＭ
と、外部記憶装置とをそなえたデータ処理装置において
、システム・プログラムの命令群を内蔵したシステムＲ
ＯＭを設けるとともに、上記イニシャル・プログラム・
ローダは。 上記外部記憶装置のレディ状態をチェックし、上記外部
記憶装置がレディ状態である場合には、上記外部記憶装
置から、また上記外部記憶装置がレディ状態でない場合
には、上記システムＲＯＭから当該データ処理装置用の
システム・プログラムをロードするようにしたことを特
徴とするイニシャル・プログラム・ロード制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21971582A JPS59109927A (ja) | 1982-12-15 | 1982-12-15 | イニシヤル・プログラム・ロ−ド制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21971582A JPS59109927A (ja) | 1982-12-15 | 1982-12-15 | イニシヤル・プログラム・ロ−ド制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59109927A true JPS59109927A (ja) | 1984-06-25 |
| JPS6213704B2 JPS6213704B2 (ja) | 1987-03-28 |
Family
ID=16739830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21971582A Granted JPS59109927A (ja) | 1982-12-15 | 1982-12-15 | イニシヤル・プログラム・ロ−ド制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59109927A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270073A (ja) * | 1985-09-24 | 1987-03-31 | Nec Corp | ドツトマトリクス式プリンタ |
| JPS62177620A (ja) * | 1986-01-31 | 1987-08-04 | Hitachi Ltd | プログラムロ−ド方式 |
| JP2007280188A (ja) * | 2006-04-10 | 2007-10-25 | Xanavi Informatics Corp | 情報処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616227A (en) * | 1979-07-17 | 1981-02-17 | Nec Corp | System start system |
-
1982
- 1982-12-15 JP JP21971582A patent/JPS59109927A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616227A (en) * | 1979-07-17 | 1981-02-17 | Nec Corp | System start system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270073A (ja) * | 1985-09-24 | 1987-03-31 | Nec Corp | ドツトマトリクス式プリンタ |
| JPS62177620A (ja) * | 1986-01-31 | 1987-08-04 | Hitachi Ltd | プログラムロ−ド方式 |
| JP2007280188A (ja) * | 2006-04-10 | 2007-10-25 | Xanavi Informatics Corp | 情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6213704B2 (ja) | 1987-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0560620B2 (ja) | ||
| EP0055553A2 (en) | Information processor with initial programme loading | |
| JPH0577100B2 (ja) | ||
| JPH0415491B2 (ja) | ||
| JPS59109927A (ja) | イニシヤル・プログラム・ロ−ド制御方式 | |
| JPS58112118A (ja) | プログラムロ−デイング処理方式 | |
| JPH06208525A (ja) | 処理装置の動作モード切替え方法 | |
| JPH02300932A (ja) | Ｒａｍディスクｏｓ実現方式 | |
| JPH06161929A (ja) | コンピュータ | |
| JPS6367690B2 (ja) | ||
| JP3087477B2 (ja) | コンピュータシステム | |
| JPS58114218A (ja) | プログラム・ロ−デイング方式 | |
| JPH04169929A (ja) | ブートプライオリティ変更装置 | |
| JP2972930B2 (ja) | コンピュータシステムの最適環境設定装置 | |
| JPH04191927A (ja) | オペレーティングシステム切換え装置 | |
| JPH06139162A (ja) | 情報処理装置 | |
| JPH06161974A (ja) | マルチｃｐｕボードの診断方法 | |
| JPS58208850A (ja) | マイクロプログラム格納処理方式 | |
| JP2581753B2 (ja) | 自己診断方法 | |
| JPS63298657A (ja) | Ｉｐｌ方式 | |
| JPH01191238A (ja) | メモリダンプ方式 | |
| JPH03136143A (ja) | インサーキットエミュレータ | |
| JPH0581045A (ja) | ハードウエア・レジスタ・アクセス方法およびその装置 | |
| JPS5914063A (ja) | マイクロコンピユ−タのスタ−トアツプ方式 | |
| JPS6116103B2 (ja) |