JPH0415491B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明はデータ処理システムに関し、さらに詳
しくいえば、データ処理システムにおける記憶装
置要求を制御する方法に関するものである。

Ｂ 開示の概要 以下に説明する記憶装置要求制御方法は、プロ
セツサ、記憶装置、および記憶装置コントローラ
を有するデータ処理システムにおいて、最初の記
憶装置要求および後続の記憶装置要求を、該最初
の記憶装置要求のタイプに応じて記憶装置の第１
の場所または第２の場所のいずれか一方へ向ける
ことによつて、初期設定プログラムをROSに入
れておくことおよびRAMにロードすることの両
方を可能にしたものである。

Ｃ 従来の技術 データ処理システム（マイクロプロセツサを使
うものを含む）では、複数の記憶ユニツトおよび
Ｉ／Ｏユニツトの間で共通のバスを使用するのが
普通である。そうしたＩ／Ｏユニツトは、デイス
ク、デイスプレイ、プリンタ等である。複数のコ
ントローラによつて、CPU、Ｉ／Ｏユニツト、
および記憶ユニツトの間の通信が共通バスを介し
て可能となる。これらのコントローラは共通バス
に接続され、その各々は、CPUと少なくとも１
つの記憶ユニツトまたはＩ／Ｏユニツトとの間の
インターフエースを行う。１つの識別子を含むア
ドレスは、その識別子によつて指定されるアドレ
スのところへCPUから送られる。全てのコント
ローラは同じバスをアクセスするので、そうして
識別子は必ず要る。

各コントローラはアドレス比較器を持つてお
り、これで、送られてきたアドレスに入つている
識別子と自身のコントローラ識別子とを比較す
る。これら２つの識別子が一致すれば、そのコン
トローラはCPUから送られてきた識別子を含む
アドレスを受諾する。今日のコントローラではこ
のような識別を行うために、普通、アドレス比較
器は固有の識別子で固定的に結線されている。し
たがつてそのコントローラに関連する識別子は決
まつたものであつて変更することはできない。こ
のような固定的な識別によれば、コントローラ内
のアドレス比較器はCPUから送られてきたアド
レスを容易に識別し受諾することができる。

一方、プログラム可能なアドレス比較器を有す
るシステムになると、かなりの融通性が提供でき
る。しかしながらこのようなシステムには、電源
投入後システムがオンラインになる間の初期設定
段階で大きな問題がある。前者のシステム（プロ
グラムで可能でない比較器を有するシステム）で
は、このような初期設定の際にCPUは必ず初期
設定プログラムをアクセスする。この初期設定ポ
ログラムは、普通、記憶ユニツトに記憶された読
取り専用のプログラムである。普通こうした初期
設定プログラムは記憶ユニツトのうちの１つに記
憶されている。したがつて電源投入後、CPUは
コントローラに固定結線された適切なコントロー
ラ識別子と一致する識別子セグメントを有するア
ドレスを送ることによつて、そのコントローラを
介して適切な記憶ユニツトをアクセスし、アクセ
スされたプログラムを実行すればよい。ところ
が、プログラム可能なアドレス比較器を有するシ
ステムでは識別子は初期設定の間にロードされる
べきものであるので、当然、コントローラに関連
して固定結線された識別子は１つもない。

特公平２−56690号公報は、プログラム可能な
アドレス比較器を使用するシステムにおけるこの
初期設定の問題を解決するものである。この米国
特許出願には、選択されたコントローラを介し
て、記憶された初期設定プログラムをアクセスす
るための初期設定装置が開示されている。選択さ
れたコントローラは記憶ユニツトに記憶された読
取り専用の初期設定プログラムとインタフエース
する。その間、この選択されたコントローラはマ
スターコントローラとして機能する（マスターモ
ード）。初期設定期間中に選択的に活動家される
そのようなマスターコントローラには、そのコン
トローラに関連する識別子とは無関係にCPUか
らの全てのアドレスを受諾できるよう、そのため
の手段が設けられている。さらに、初期設定期間
中に選択的に活動化された他のコントローラの
各々には、その間、アドレスを全く受諾しないよ
うにプログラム可能な比較器を減勢しておくため
の手段を設ける。

Ｄ 発明が解決しようとする問題点 ところで上記のようなシステムは、普通、プロ
セツサと、ROSおよびRAMの両方が接続された
記憶装置コントローラとを有する。さらに、この
ようなシステムは、ハードフアイル、ソフトフア
イル、またはそこに接続されたローカル・エリ
ア・ネツトワークのようなＩ／Ｏユニツトと接続
するチヤネルコンバータを含むこともある。した
がつて、システムによつては、ROSの中に初期
設定プログラムを入れておいて、電源投入後そこ
からプロセツサが命令の取り出しを開始するもの
もあれば、Ｉ／Ｏユニツト（普通、IPL装置と呼
ばれる）から初期設定コードをRAMにロードし
てから、プロセツサが命令の取出し開始するとい
うものもある。本発明の記憶装置要求制御方法は
この問題を解決すること、すなわち、初期設定プ
ログラムがROSに入つている場合またはIPL装置
に入つている場合（この場合、RAMへのロード
が必要）の両方に対処できるようにすることを意
図している。

Ｅ 問題点を解決するための手段 プロセツサ、記憶装置、および記憶装置コント
ローラを有するデータ処理システムにおいて、プ
ロセツサから記憶装置への記憶装置要求を記憶装
置コトローラを介して制御する本発明の方法は、
記憶装置要求の最初のものがロードオペレーシヨ
ンを必要とするものであるときは、該最初の要求
を記憶装置の第１の場所へ向けて、記憶装置要求
の最初のものが記憶オペレーシヨンを必要とする
ものであるときは、該最初の要求を記憶装置の第
２の場所へ向けて最初の記憶装置要求の後に続く
記憶装置要求を、最初の記憶装置要求が向けられ
た記憶装置の場所へ向けるようにしたことを特徴
とする。

Ｆ 作 用 以上のような制御方法によれば、記憶装置コン
トローラ内のアドスレ比較器が初期設定されるま
で、記憶装置要求は前記装置コントローラを介し
て記憶装置の適切なところ（ROSまたはRAM）
へ向けられる。システムの電源投入後の最初の記
憶装置要求のタイプに応じてこれがなされる。最
初の記憶装置要求がロードオペレーシヨン（すな
わち読取りオペレーシヨン）なら、その要求およ
び後続の全ての記憶装置をアドレス比較器の初期
設定がなされるまでROSに向ける。最初の記憶
装置要求が記憶オペレーシヨン（すなわち書込み
オペレーシヨン）なら、初期プログラムロードユ
ニツトからRAMへのロードがなされ、その最初
の要求および後続の全ての記憶装置要求はアドレ
ス比較器の初期設定がなされるまでRAMに向け
られる。このような要求の振り分けは記憶装置コ
ントローラ内にそのための論理を設けて実現する
ことも可能であるから、記憶装置コントローラを
取り替える必要はない。

以下、図面を参照して実施例を説明する。

Ｇ 実施例 第３図はROS１２およびRAM１３の接続され
た記憶装置コントローラ１１を有するデータ処理
システムを示す図である。プロセツサ１４はバス
１５を介して記憶装置コントローラ１１と通信す
る。データ処理システムは、さらに、ライン２０
を使つてＩ／Ｏチヤネル２２とバス１５とをイン
ターフエースするめのチヤネルコンバータ１９を
含む。Ｉ／Ｏチヤネルは初期プログラムロード
（以下IPLという）ユニツト２３を含む。ライン
１６および１７を介して記憶装置コントローラ１
１およびチヤネルコンバータ１９へそれぞれIPL
レデイ信号が送られる。ライン２１を介してIPL
完了信号がチヤネルコンバータ１９からプロセツ
サ１４へ送られる。プロセツサ１４は電源投入後
命令の取出しの準備が完了するとIPLレデイ信号
を活動化して、その取出しを開始する前にチヤネ
ルコンバータ１９からIPL完了信号が送られてく
るのを待つ。

記憶装置コントローラ１１はプロセツサ１４か
らの記憶装置要求を方向付けるためのプログラム
可能な複数のアドレス比較器（図示せず）を有す
る。これらのプログラム可能なアドルレス比較器
が初期設定されれば、プロセツサ１４からの記憶
装置要求はそれらの比較器によつて適切な記憶場
所へ送られる。その場所はその要求に関連するア
ドレスによつて示される。そのような場所は
ROS１２またはRAM１３でもよい。ところで、
プログラム可能なアドレス比較器を初期設定する
前に、記憶装置コントローラ１１はプロセツサ１
４からの記憶装置要求を、電源投入後の最初の記
憶装置要求に依存して、ROS１２またはRAM１
３の適切な方に方向付けなければならない。この
オペレーシヨンは後で説明する。

チヤネルコンバータ１９により、IPLユニツト
２３のようなＩ／Ｏバス２２のＩ／Ｏユニツトは
バス１５とインターフエースできる。IPLユニツ
ト２３はシステムの電源投入時にRAM１３へロ
ードされる初期設定プログラムを有することがで
きる。初期設定プログラムはROS１２に常駐さ
せることもできる。初期設定プログラムは、他の
データと共に、記憶装置コントローラ１１内のア
ドレス比較器を初期設定するのに必要な情報を含
んでいる。IPLユニツト２３は、たとえば、ハー
ドフアイル、ソフトフアイル、またはそこに接続
されたローカルエリアネツトワークでもよい。シ
ステム初期設定時における初期プログラムロード
は、記憶装置コントローラ１１上のシリアルポー
トから発生させることもできる。

第３図のデータ処理システムの所与の時間にお
ける状態を第２図に示す。２４は、システムがプ
ロセツサ１４からの最初の記憶装置要求を持つて
いる状態を示す。矢印３０で示すように、最初の
記憶装置要求がなされるまでシステムは状態２４
を維持する。信号２７で示すように、最初の記憶
装置要求が、“記憶（store）”なら、状態２８に
遷移する。２８は、RAM１３にIPLユニツト２
３からIPLコードがロードされるという状態を示
す。矢印３１で示すように、何らかのきつかけが
ない限りはシステムはこの状態を維持する。信号
２５で示すように、最初の記憶装置要求が“ロー
ド（load）”なら、状態２６に遷移する。２６は、
ROS１２からIPLコードが読み取られるという状
態を示す。矢印２９で示すように、何らかのきつ
かけがない限りはシステムはこの状態を維持す
る。

３２は、記憶装置コントローラ１１内のアドレ
ス比較器５がROS１２に入つていたアドレスで
初期設定されたことを意味する信号である。その
結果、システムは状態３３に遷移して、プロセツ
サ１４からの記憶装置要求に入つているアドレス
に応じて命令がROS１２からプロセツサ１４へ
取り出される。矢印３５で示すように、IPLレデ
イ信号３４が発せされてシステムが状態２６へ遷
移するまでは、状態３３を維持する。

再び第３図を参照して説明する。プロセツサ１
４はライン１６および１７を介してIPLレデイ信
号を記憶装置コントローラ１１およびチヤネルコ
ンバータ１７へ送る。IPLレデイ信号は、システ
ム電源投入後、または停止の後の再始動後に送ら
れる。このような停止はシステムのデパツグで生
ずることもある。ライン１６および１７を介して
IPLレデイ信号が発生されれば、プロセツサ１４
の命令取出しの準備が完了したことを意味する。
しかしながら、ライン２１を介してチヤネルコン
バータ１９からIPL完了信号がプロセツサ１４に
送られてくるまでは、その命令の取出しは始まら
ない。IPL完了信号で、初期設定プログラムの
RAM１３へのロードをIPLユニツト２３が完了
したということをプロセツサ１４に知らせる。

第２図の状態３７へは、信号３６で状態２８か
ら遷移してくる。信号２８は、記憶装置コントロ
ーラ１１内のアドレス比較器にRAM１３に入つ
ているアドレスが書き込まれたということを示す
ものである。矢印３８で示すように、IPLレデイ
信号３９がライン１６および１７を介して記憶装
置コントローラ１１およびチヤネルコンバータ１
９にそれぞれ送られるまでは、状態３７を維持す
る。

前述のように、IPLレデイ信号が発生されて
も、IPL完了信号が返つてこなければプロセツサ
１４は命令の取出しを開始しない。初期設定プロ
グラムがIPLユニツト２３からRAM１３へ首尾
よくロードされると、ライン２１を介してチヤネ
ルコンバータ１９はプロセツサ１４にIPL完了信
号を送る。その後、プロセツサ１４はRAM１３
からの命令の取出しを開始できる。ところでシス
テムがIPLユニツトを持つておらず且つROS１２
からの命令の取出しが生ずるなら、ライン２１は
活動状態に保つておいてもよい。こうすれば、プ
ロセツサ１４はIPLレデイ信号を発した後、すぐ
に命令の取出しを始めることができる。

第１図は第３図のシステムのオペレーシヨンを
説明する流れ図である。プロセツサ１４から記憶
装置要求が送られてくると、ステツプ41で、その
要求が最初のものであるかどうかを判断する。も
しそうなら、ステツプ44で、その要求がロード
（load）であるか記憶（store）であるかを判断す
る。その要求が記憶なら、IPLコードをRAM１
３にロードする（ステツプ45）。逆にその要求が
ロードなら（したがつてIPLコードがROS１２に
あることを意味する）、記憶装置コントローラ１
１はその要求をROS１２の適切な場所へ方向付
けることを開始できる（ステツプ46）。RAM１
３へのIPLコードのロードが完了すると、記憶コ
ントローラ１１は記憶装置要求をRAM１３へ向
ける（これもステツプ46である）。こうしてプロ
セツサ１４は命令の取出しを開示することができ
る（ステツプ47）。

ステツプ41で記憶装置要求が最初のものでない
と判断されたときは、ステツプ４２へ進み、記憶
装置コントローラ１１内のアドレス比較器が初期
設定されたかどうかを調べる。アドレス比較器が
まだ初期設定されていないときは、ステツプ46へ
進み、最初の記憶装置要求のタイプが“ロード”
であつたか、“記憶”であつたかに応じて、その
後続の記憶装置要求をROS１２またはRAM１３
の適切な方に向ける。これまでにも説明したよう
に、アドレス比較器の初期設定がなされるまで
は、全ての後続の記憶装置要求はその最初の記憶
装置が送られたのと同じところ（ROS１２また
はRAM１３）へ送られる。

ステツプ42でアドレス比較器の初期設定がなさ
れたと判断されれば、ステツプ43へ進み、記憶装
置コントローラ１１内のアドレス比較器はROS
１２またはRAM１３の適切なロケーシヨンから
の命令を取出しを制御する。すなわち、アドレス
比較器はその記憶装置要求を適切なアドレス場所
に向ける。

Ｈ 発明の効果 以上説明したように本発明によれば、プログラ
ム可能なアドレス比較器を具備したコントローラ
を有するデータ処理システムにおいて、初期設定
プログラムをROSに入れておくことおよび電源
投入後にRAMにロードすること、のいずれもが
可能となる。

【図面の簡単な説明】

第１図は本発明の実施例を説明する流れ図、第
２図は実施例におけるデータ処理システムの状態
を表わす状態遷移図、第３図は本発明を適用する
ことのできるデータ処理システムを示すブロツク
図である。

Claims (1)

1. 【特許請求の範囲】 １ プロセツサから記憶装置へロードオペレーシ
   ヨンまたは記憶オペレーシヨンを要求するための
   記憶装置要求を制御する記憶装置コントローラを
   備えたデータ処理装置において、 前記記憶装置コントローラが、 前記記憶装置要求のアドレスの一部を設定値と
   比較し、その比較結果に応じで前記記憶装置要求
   を前記記憶装置の対応するロケーシヨンへ向ける
   アドレス比較手段であつて、前記設定値が与えら
   れて初期設定されると動作可能になるアドレス比
   較手段と、 前記アドレス比較手段が動作不能である場合
   に、前記記憶装置要求の最初のものがロードオペ
   レーシヨンを要求するものであるときは、該最初
   の要求を前記記憶装置のリード・オンリ・メモリ
   のロケーシヨンへ向け、前記記憶装置要求の最初
   のものが記憶オペレーシヨンを要求するものであ
   るときは、該最初の要求を前記記憶装置のランダ
   ム・アクセス・メモリのロケーシヨンへ向けるた
   めの第１の手段と、 前記アドレス比較手段が初期設定されて動作可
   能になるまでは、前記最初の記憶装置要求の後に
   続く記憶装置要求を、前記最初の記憶装置要求が
   向けられたメモリと同一のメモリのロケーシヨン
   へ向けるための第２の手段と、を有する、 データ処理装置。