JPS6116103B2 - - Google Patents
Info
- Publication number
- JPS6116103B2 JPS6116103B2 JP56143415A JP14341581A JPS6116103B2 JP S6116103 B2 JPS6116103 B2 JP S6116103B2 JP 56143415 A JP56143415 A JP 56143415A JP 14341581 A JP14341581 A JP 14341581A JP S6116103 B2 JPS6116103 B2 JP S6116103B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- ipl
- instruction
- subchannel
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 22
- 238000012546 transfer Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 238000012360 testing method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Description
【発明の詳細な説明】
本発明は、データ処理システムにおける初期プ
ログラム・ローデイング（IPL）制御方式に関
し、特に中央処理装置CPUにサブチヤネル状態
をテストする簡単な命令を設けたことにより、チ
ヤネル装置CHUにおいて初期プログラム・ロー
デイングIPLのために余分の回路や処理時間の必
要をなくしたものである。
ログラム・ローデイング（IPL）制御方式に関
し、特に中央処理装置CPUにサブチヤネル状態
をテストする簡単な命令を設けたことにより、チ
ヤネル装置CHUにおいて初期プログラム・ロー
デイングIPLのために余分の回路や処理時間の必
要をなくしたものである。
本発明は、入出力命令あるいは入出力割込みの
実行時にCSW（チヤネル状態語）その他の割り
込み情報をチヤネル装置CHUが主記憶装置MSU
の固定領域に直接格納し、また中央処理装置
CPUあるいはチヤネル制御装置CHCは、サブチ
ヤネル・メモリの内容を直接読み出すことができ
ない構造の、いいかえるとCHUがCPUに対して
制御機能が比較的独立している形式のデータ処理
システムにおけるIPL制御を対象とするものであ
る。
実行時にCSW（チヤネル状態語）その他の割り
込み情報をチヤネル装置CHUが主記憶装置MSU
の固定領域に直接格納し、また中央処理装置
CPUあるいはチヤネル制御装置CHCは、サブチ
ヤネル・メモリの内容を直接読み出すことができ
ない構造の、いいかえるとCHUがCPUに対して
制御機能が比較的独立している形式のデータ処理
システムにおけるIPL制御を対象とするものであ
る。
第１図は、従来のデータ処理システムにおける
チヤネル動作の説明図である。
チヤネル動作の説明図である。
図において、１は中央処理装置CPU、２は主
記憶装置MSU、３はチヤネル装置CHU、４，５
は入出力装置Ｉ／Ｏである。
記憶装置MSU、３はチヤネル装置CHU、４，５
は入出力装置Ｉ／Ｏである。
CPU１において入出力処理が必要となり、SIO
（入出力開始）命令が発行されたとき、MSUにあ
る固定の“48”番地からCAW（チヤネル・アド
レス語）が読み出され、そのCAWが指示する番
地からCCW（チヤネル・コマンド語）がとり出
される。このCCWはCHU３に送られ、CHU３は
CCWによつて制御されて、MSU２とＩ／Ｏ４ま
たは５との間で目的とする入出力処理のチヤネル
転送制御を行なう。
（入出力開始）命令が発行されたとき、MSUにあ
る固定の“48”番地からCAW（チヤネル・アド
レス語）が読み出され、そのCAWが指示する番
地からCCW（チヤネル・コマンド語）がとり出
される。このCCWはCHU３に送られ、CHU３は
CCWによつて制御されて、MSU２とＩ／Ｏ４ま
たは５との間で目的とする入出力処理のチヤネル
転送制御を行なう。
CHUはチヤネル転送制御を終了すると、CSW
（チヤネル状態語）とIRPT（割り込み）コードと
をMSU２の固定の“40”番地以降に格納し、動
作を完了する。
（チヤネル状態語）とIRPT（割り込み）コードと
をMSU２の固定の“40”番地以降に格納し、動
作を完了する。
一般にIPLを起動する場合には、通常のSIO命
令の起動の場合とくらべて次のような制約があ
る。
令の起動の場合とくらべて次のような制約があ
る。
(a) IPLの最初のCCW（チヤネル・コマンド
語）は主記憶領域の“０”番地に固定的に作成
されている（SIO命令ではまず“48”番地の
CAWを読みそれが指示するCCWの格納番地へ
ゆく）。
語）は主記憶領域の“０”番地に固定的に作成
されている（SIO命令ではまず“48”番地の
CAWを読みそれが指示するCCWの格納番地へ
ゆく）。
(b) IPL実行中はPCI（プログラム制御割込み）
を実行してはならない。
を実行してはならない。
(c) データ転送に係る主記憶領域以外の領域に対
する内容変更が禁止される。
する内容変更が禁止される。
したがつて、CPU側にはIPLにおける操作上の
自由度はなく前述した構造のデータ処理システム
にあつては、通常、CHUにIPL命令を特別に発行
するか、あるいはサービス・プロセツサSVPを用
いてCHUをIPLモードに初期設定しておいてSIO
命令を発行する方式がとられている。
自由度はなく前述した構造のデータ処理システム
にあつては、通常、CHUにIPL命令を特別に発行
するか、あるいはサービス・プロセツサSVPを用
いてCHUをIPLモードに初期設定しておいてSIO
命令を発行する方式がとられている。
しかし、IPL命令を特別に発行する方式の場
合、本来IPLの処理シーケンスはSIO命令の処理
シーケンスと同じであるから、IPL命令のために
SIO命令とは別のシーケンスを用意するのはハー
ドウエア上無駄となる。また、SIO命令をIPLに
共通に使用する方式の場合では、SIO命令だけで
なく入出力割込み等の処理において常にIPL実行
か否かの判断を経由する必要が生じ、やはり無駄
な時間の浪費を伴うことになる。SVP等からIPL
モードの初期設定したとしても同様である。
合、本来IPLの処理シーケンスはSIO命令の処理
シーケンスと同じであるから、IPL命令のために
SIO命令とは別のシーケンスを用意するのはハー
ドウエア上無駄となる。また、SIO命令をIPLに
共通に使用する方式の場合では、SIO命令だけで
なく入出力割込み等の処理において常にIPL実行
か否かの判断を経由する必要が生じ、やはり無駄
な時間の浪費を伴うことになる。SVP等からIPL
モードの初期設定したとしても同様である。
本発明は上述したような問題を解決するもので
あり、サブチヤネル・テスト（TSUB）命令とい
う簡単な命令を設けて、CPUがIPLのためのデー
タ転送を行なつている特定サブチヤネルについて
その転送終了を検出できるようにし、CHUにお
いてはIPLについて何ら特別な配慮も必要としな
いようにしたものである。
あり、サブチヤネル・テスト（TSUB）命令とい
う簡単な命令を設けて、CPUがIPLのためのデー
タ転送を行なつている特定サブチヤネルについて
その転送終了を検出できるようにし、CHUにお
いてはIPLについて何ら特別な配慮も必要としな
いようにしたものである。
本発明は、その構成として、入出力命令あるい
は入出力割り込みの実行時にチヤネル状態語およ
びその他の割り込み情報を、チヤネル装置が主記
憶装置に直接格納し、中央処理装置あるいはチヤ
ネル制御装置はサブチヤネル・メモリの内容を直
接読み出すことができない構造のデータ処理シス
テムにおいて、 中央処理装置あるいはチヤネル制御装置は、チ
ヤネル装置に対し、初期プログラム・ローデイン
グ指示のための入出力開始命令を発行したあと、
サブチヤネル・テスト命令を発行してサブチヤネ
ルの状態を識別し、該識別した結果に基づいてチ
ヤネルのデータ転送に係るもの以外のチヤネル状
態語（CSW）等の制御情報について主記憶領域
の内容を変更するタイミングを制御することによ
り、チヤネル装置が初期プログラム・ローデイン
グとその他の転送とを区別することなしに実行で
きるようにしたことを特徴とするものである。
は入出力割り込みの実行時にチヤネル状態語およ
びその他の割り込み情報を、チヤネル装置が主記
憶装置に直接格納し、中央処理装置あるいはチヤ
ネル制御装置はサブチヤネル・メモリの内容を直
接読み出すことができない構造のデータ処理シス
テムにおいて、 中央処理装置あるいはチヤネル制御装置は、チ
ヤネル装置に対し、初期プログラム・ローデイン
グ指示のための入出力開始命令を発行したあと、
サブチヤネル・テスト命令を発行してサブチヤネ
ルの状態を識別し、該識別した結果に基づいてチ
ヤネルのデータ転送に係るもの以外のチヤネル状
態語（CSW）等の制御情報について主記憶領域
の内容を変更するタイミングを制御することによ
り、チヤネル装置が初期プログラム・ローデイン
グとその他の転送とを区別することなしに実行で
きるようにしたことを特徴とするものである。
以下に、本発明について詳述する。
はじめに本発明において使用されるTSUB命令
について説明する。TSUB命令は、指令コード
と、チヤネル機番と、Ｉ／Ｏ機番とで構成される
命令で、CPUにより発行される。TSUB命令は、
チヤネルの使用可能、使用中、割込み保留等の状
態とは無関係に、TSUB命令で指定された機番の
サブチヤネルの状態をチエツクし、その状態を表
わす完了コードCCで応答することにより命令実
行を終了する。
について説明する。TSUB命令は、指令コード
と、チヤネル機番と、Ｉ／Ｏ機番とで構成される
命令で、CPUにより発行される。TSUB命令は、
チヤネルの使用可能、使用中、割込み保留等の状
態とは無関係に、TSUB命令で指定された機番の
サブチヤネルの状態をチエツクし、その状態を表
わす完了コードCCで応答することにより命令実
行を終了する。
第２図は、サブチヤネルの状態と完了コード
CCとの対応を示すテーブルであり、完了コード
CC（０乃至３）はサブチヤネルの使用可能、割
込み保留、使用中、動作不可能の４つの状態を表
示する。TSUB命令は、入出力テスト（TIO）命
令とは異なり、チヤネルが使用中であつてもサブ
チヤネルの状態をチエツクし、また完了コード
CCが“１”の割込み保留状態にあつても、CSW
をMS領域に格納する動作を行なわせず、そのサ
ブチヤネルの割込み条件をクリアさせない。
TSUB命令によつて応答された完了コードの分析
は、条件付き分岐命令によつて行なわれる。
CCとの対応を示すテーブルであり、完了コード
CC（０乃至３）はサブチヤネルの使用可能、割
込み保留、使用中、動作不可能の４つの状態を表
示する。TSUB命令は、入出力テスト（TIO）命
令とは異なり、チヤネルが使用中であつてもサブ
チヤネルの状態をチエツクし、また完了コード
CCが“１”の割込み保留状態にあつても、CSW
をMS領域に格納する動作を行なわせず、そのサ
ブチヤネルの割込み条件をクリアさせない。
TSUB命令によつて応答された完了コードの分析
は、条件付き分岐命令によつて行なわれる。
第３図は、上述したTSUB命令を用いる本発明
のIPL制御方式による実施例を示す。第３図にお
いては、第１図の要素と共通のものには同一の参
照番号が用いられている。６はサービスプロセツ
サSVPである。IPLの起動は、SVPを介して行な
われる。IPLを制御するCCWはMSUの固定の
“00”番地に置かれる。したがつて“48”番地に
あるCAWは“00”番地を指示しなければならな
い。
のIPL制御方式による実施例を示す。第３図にお
いては、第１図の要素と共通のものには同一の参
照番号が用いられている。６はサービスプロセツ
サSVPである。IPLの起動は、SVPを介して行な
われる。IPLを制御するCCWはMSUの固定の
“00”番地に置かれる。したがつて“48”番地に
あるCAWは“00”番地を指示しなければならな
い。
次に第４図のタイミングチヤートおよび第５図
のフローチヤートを参照しながら本実施例の動作
を説明する。
のフローチヤートを参照しながら本実施例の動作
を説明する。
まずシステム操作者によりIPLが指示される
と、サービス・プロセツサSVPは、MS領域の
“00”番地からIPLのCCWを作成しCPUへIPL指
示する。IPL指示を受けたCPUは、主記憶
（MS）領域40乃至4B番地にあるCSWおよびCAW
領域の内容をセーブ（退避）し、またMS領域48
乃至4B番地にあるCAW領域を“00”にセツトし
てから、SIO命令を該CHUおよびＩ／Ｏに発行す
る。SIO命令により指定された機番のチヤネルお
よびＩ／Ｏが正常に起動されたことを知ると
（CC＝０）、次にそのチヤネルおよびＩ／Ｏに
TSUB命令を起動し、IPL動作が終了して入出力
割込み保留（CC＝１）状態となるのを監視す
る。チヤネルが使用中（CC＝２）であれば、
IPLによるデータ転送中であるので、繰り返し
TSUB命令を起動して監視を続ける。
と、サービス・プロセツサSVPは、MS領域の
“00”番地からIPLのCCWを作成しCPUへIPL指
示する。IPL指示を受けたCPUは、主記憶
（MS）領域40乃至4B番地にあるCSWおよびCAW
領域の内容をセーブ（退避）し、またMS領域48
乃至4B番地にあるCAW領域を“00”にセツトし
てから、SIO命令を該CHUおよびＩ／Ｏに発行す
る。SIO命令により指定された機番のチヤネルお
よびＩ／Ｏが正常に起動されたことを知ると
（CC＝０）、次にそのチヤネルおよびＩ／Ｏに
TSUB命令を起動し、IPL動作が終了して入出力
割込み保留（CC＝１）状態となるのを監視す
る。チヤネルが使用中（CC＝２）であれば、
IPLによるデータ転送中であるので、繰り返し
TSUB命令を起動して監視を続ける。
そしてTSUB命令に対してCC＝１が応答され
ると、MS領域40乃至47番地のCSW領域の内容を
セーブしてから、TIO命令を起動する。
ると、MS領域40乃至47番地のCSW領域の内容を
セーブしてから、TIO命令を起動する。
TIO命令（Test Ｉ／Ｏ命令）は、Ｉ／Ｏデバ
イスあるいはチヤネル内のサブチヤネルの状態を
調べるため及び割込み保留状態であれば割込みス
テイタスをCSWとして格納し、保留状態をクリ
アするために用いられるテスト命令であり、完了
コード（CC＝０〜３）により状態を判断する。
特にCC＝１のときは、CSWがMS領域の40乃至
47番地に格納され、割込み条件はクリアされる。
イスあるいはチヤネル内のサブチヤネルの状態を
調べるため及び割込み保留状態であれば割込みス
テイタスをCSWとして格納し、保留状態をクリ
アするために用いられるテスト命令であり、完了
コード（CC＝０〜３）により状態を判断する。
特にCC＝１のときは、CSWがMS領域の40乃至
47番地に格納され、割込み条件はクリアされる。
前述したようにTIO命令は、TSUB命令でCC
＝１を検出したときに起動されるから、TIO命令
は、CC＝１で終了し、割込みステイタスはCSW
としてMS領域の40乃至47番地に格納されて、割
込み条件がクリアされる。
＝１を検出したときに起動されるから、TIO命令
は、CC＝１で終了し、割込みステイタスはCSW
としてMS領域の40乃至47番地に格納されて、割
込み条件がクリアされる。
ところでこの40乃至47番地には、IPL動作で転
送されたデータが先に格納されている場合があ
る。このため、TIO命令がCC＝１でCSWを同じ
領域に格納すると、IPLされたデータを破壊する
おそれがあるので、上述したように、TIO命令の
起動に先立つて、MS領域の40乃至47番地の内容
をセーブする。
送されたデータが先に格納されている場合があ
る。このため、TIO命令がCC＝１でCSWを同じ
領域に格納すると、IPLされたデータを破壊する
おそれがあるので、上述したように、TIO命令の
起動に先立つて、MS領域の40乃至47番地の内容
をセーブする。
TIO命令により、MS領域の40乃至47番地に
CSWが格納されると、次にCSWの内容を調べ、
異常がなければTIO命令の直前にセーブした
CSW領域の内容を復帰させ、サービスプロセツ
サSVPにIPLに正常終了を通知し、IPL動作を完
了する。
CSWが格納されると、次にCSWの内容を調べ、
異常がなければTIO命令の直前にセーブした
CSW領域の内容を復帰させ、サービスプロセツ
サSVPにIPLに正常終了を通知し、IPL動作を完
了する。
以上、本発明について説明したが、本発明の方
法によれば、SIO命令を用いたIPL実行におい
て、TSUB命令を用いることにより、チヤネルが
使用中か否かなどの状態に関係なく、しかもMS
領域に何らの作用も及ぼすことなく、チヤネルの
状態を知ることができる。その結果、SIO命令を
完了させるために必要なTIO命令の起動をCC＝
１の状態の発生時に限らせ、MS領域のセーブ、
復帰を最少限にしてチヤネル制御を簡潔なものに
することができる。
法によれば、SIO命令を用いたIPL実行におい
て、TSUB命令を用いることにより、チヤネルが
使用中か否かなどの状態に関係なく、しかもMS
領域に何らの作用も及ぼすことなく、チヤネルの
状態を知ることができる。その結果、SIO命令を
完了させるために必要なTIO命令の起動をCC＝
１の状態の発生時に限らせ、MS領域のセーブ、
復帰を最少限にしてチヤネル制御を簡潔なものに
することができる。
またこれにより本発明の方式は、従来の方式に
くらべてハード量も少なくて済み、IPLモードか
否かの判断ステツプも不要であるため、SIO処理
時間も短縮され、処理の効率化を図ることができ
る。
くらべてハード量も少なくて済み、IPLモードか
否かの判断ステツプも不要であるため、SIO処理
時間も短縮され、処理の効率化を図ることができ
る。
第１図は、従来のデータ処理システムにおける
チヤネル動作の説明図、第２図は本発明の実施例
におけるサブチヤネル状態と完了コード（CC）
との対応を示す図、第３図は本発明の実施例を示
すブロツク図、第４図はそのタイミングチヤート
を示す図、第５図はその動作フローを示す図であ
る。 図中、１は中央処理装置CPU、２は主記憶装
置MSU、３はチヤネル装置CHU、４，５は入出
力装置Ｉ／Ｏを示す。
チヤネル動作の説明図、第２図は本発明の実施例
におけるサブチヤネル状態と完了コード（CC）
との対応を示す図、第３図は本発明の実施例を示
すブロツク図、第４図はそのタイミングチヤート
を示す図、第５図はその動作フローを示す図であ
る。 図中、１は中央処理装置CPU、２は主記憶装
置MSU、３はチヤネル装置CHU、４，５は入出
力装置Ｉ／Ｏを示す。
Claims (1)
- 【特許請求の範囲】 １ 入出力命令あるいは入出力割り込みの実行時
にチヤネル状態語およびその他の割り込み情報
を、チヤネル装置が主記憶装置に直接格納し、中
央処理装置あるいはチヤネル制御装置はサブチヤ
ネル・メモリの内容を直接読み出すことができな
い構造のデータ処理システムにおいて、 中央処理装置あるいはチヤネル制御装置は、チ
ヤネル装置に対し、初期プログラム・ローデイン
グ指示のための入出力開始命令を発行したあと、
サブチヤネル・テスト命令を発行してサブチヤネ
ルの状態を識別し、該識別した結果に基づいてチ
ヤネルのデータ転送に係るもの以外のチヤネル状
態語等の制御情報について、主記憶領域の内容を
変更するタイミングを制御することにより、チヤ
ネル装置が初期プログラム・ローデイングとその
他の転送とを区別することなしに実行できるよう
にしたことを特徴とする初期プログラム・ローデ
イング制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143415A JPS5846420A (ja) | 1981-09-11 | 1981-09-11 | 初期プログラム・ロ−デイング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143415A JPS5846420A (ja) | 1981-09-11 | 1981-09-11 | 初期プログラム・ロ−デイング制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846420A JPS5846420A (ja) | 1983-03-17 |
| JPS6116103B2 true JPS6116103B2 (ja) | 1986-04-28 |
Family
ID=15338229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56143415A Granted JPS5846420A (ja) | 1981-09-11 | 1981-09-11 | 初期プログラム・ロ−デイング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846420A (ja) |
-
1981
- 1981-09-11 JP JP56143415A patent/JPS5846420A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5846420A (ja) | 1983-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888691A (en) | Method for disk I/O transfer | |
| US5640600A (en) | Storage controller and bus control method for use therewith | |
| US5379381A (en) | System using separate transfer circuits for performing different transfer operations respectively and scanning I/O devices status upon absence of both operations | |
| US4729091A (en) | Directing storage requests prior to address comparator initialization with a reference address range | |
| JPH0232659B2 (ja) | ||
| EP0139254A2 (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfer | |
| JPS6131485B2 (ja) | ||
| US6065083A (en) | Increasing I/O performance through storage of packetized operational information in local memory | |
| US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
| US5173903A (en) | Method for performing quality logic tests on data processing systems by sequentially loading test microinstruction programs and operating microinstruction programs into a single control store | |
| US5713041A (en) | Computer system having a host CPU and a logic for integrating peripheral control functions into the host CPU | |
| JPS6116103B2 (ja) | ||
| JPS63305445A (ja) | 電源切断時のデ−タ書込み方式 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPS599928B2 (ja) | チヤネル制御方式 | |
| JPS61260338A (ja) | メモリダンプ方式 | |
| JP3157794B2 (ja) | 周辺制御処理装置 | |
| JPS6213704B2 (ja) | ||
| JPH0690698B2 (ja) | チャネル装置制御方式 | |
| JPS62235645A (ja) | マルチプロセスコンピユ−タ動作方法及びマルチプロセスコンピユ−タ | |
| Neumann | Disk-based program swapping in 8080-based microcomputers | |
| JPH0424733B2 (ja) | ||
| JPS59106060A (ja) | デ−タロギング方式 | |
| JPH01316851A (ja) | チャネル制御方式 | |
| JPH0820934B2 (ja) | ディスクキャッシュ制御方式 |