JPH0581045A - ハードウエア・レジスタ・アクセス方法およびその装置 - Google Patents
ハードウエア・レジスタ・アクセス方法およびその装置Info
- Publication number
- JPH0581045A JPH0581045A JP3239974A JP23997491A JPH0581045A JP H0581045 A JPH0581045 A JP H0581045A JP 3239974 A JP3239974 A JP 3239974A JP 23997491 A JP23997491 A JP 23997491A JP H0581045 A JPH0581045 A JP H0581045A
- Authority
- JP
- Japan
- Prior art keywords
- hardware register
- access
- hardware
- register
- busy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 ハードウェア・レジスタのアクセス所要時間
の短縮 【構成】 ハードウェア・レジスタ2をアプリケーショ
ン3のデータとしてマップしておき、バス4とハードウ
ェア・レジスタ2とをレディ時にのみ閉成されるスイッ
チ4aで接続し、バスモニタ5から出力されるバスタイ
ムアウト割込み信号に基づいてOS1がビジー制御を行
なう。
の短縮 【構成】 ハードウェア・レジスタ2をアプリケーショ
ン3のデータとしてマップしておき、バス4とハードウ
ェア・レジスタ2とをレディ時にのみ閉成されるスイッ
チ4aで接続し、バスモニタ5から出力されるバスタイ
ムアウト割込み信号に基づいてOS1がビジー制御を行
なう。
Description
【0001】
【産業上の利用分野】この発明はハードウェア・レジス
タ・アクセス方法およびその装置に関し、さらに詳細に
いえば、仮想記憶を用いたマルチタスクのオペレーティ
ング・システム(以下、OSと略称する)においてハー
ドウェア・レジスタに対するアクセスを行なうための方
法およびその装置に関する。
タ・アクセス方法およびその装置に関し、さらに詳細に
いえば、仮想記憶を用いたマルチタスクのオペレーティ
ング・システム(以下、OSと略称する)においてハー
ドウェア・レジスタに対するアクセスを行なうための方
法およびその装置に関する。
【0002】
【従来の技術】従来からOSの上で各種プログラムを動
作させるようにした制御システムにおいては、一般的に
かなり多数のハードウェア・レジスタを有するCPUが
用いられ、これらハードウェア・レジスタの内容を適宜
変更し、または参照することにより必要な制御を行なう
ようにして、全体としての処理の高速化を図っている。
また、仮想記憶方式を採用してアクセス可能なメイン・
メモリ領域を仮想的に大きくし、複数のプログラムによ
る処理を同時に行なわせるマルチタスク機能をサポート
したOSにおいても上記ハードウェア・レジスタ・アク
セス方法が採用されている。
作させるようにした制御システムにおいては、一般的に
かなり多数のハードウェア・レジスタを有するCPUが
用いられ、これらハードウェア・レジスタの内容を適宜
変更し、または参照することにより必要な制御を行なう
ようにして、全体としての処理の高速化を図っている。
また、仮想記憶方式を採用してアクセス可能なメイン・
メモリ領域を仮想的に大きくし、複数のプログラムによ
る処理を同時に行なわせるマルチタスク機能をサポート
したOSにおいても上記ハードウェア・レジスタ・アク
セス方法が採用されている。
【0003】上記ハードウェア・レジスタ・アクセス方
法についてさらに詳細に説明する。図3は従来の制御シ
ステムを概略的に示すブロック図であり、OS31と、
ハードウェア・レジスタ32と、OS上で動作するアプ
リケーション・プログラム(以下、アプリケーションと
略称する)33とを有している。そして、アプリケーシ
ョン33からハードウェア・レジスタ32をアクセスす
る必要がある場合には、アプリケーション33からOS
31に対してアクセス要求を行ない、アクセス要求を受
けたOS31がハードウェア・レジスタ32に対するア
クセス制御を行なう。
法についてさらに詳細に説明する。図3は従来の制御シ
ステムを概略的に示すブロック図であり、OS31と、
ハードウェア・レジスタ32と、OS上で動作するアプ
リケーション・プログラム(以下、アプリケーションと
略称する)33とを有している。そして、アプリケーシ
ョン33からハードウェア・レジスタ32をアクセスす
る必要がある場合には、アプリケーション33からOS
31に対してアクセス要求を行ない、アクセス要求を受
けたOS31がハードウェア・レジスタ32に対するア
クセス制御を行なう。
【0004】図4はOS51によるハードウェア・レジ
スタ32のアクセス動作を説明するフローチャートであ
り、ステップSP1においてハードウェア・レジスタ3
2がビジーであるか否かを判別し、ビジーでなければそ
のままステップSP2においてハードウェア・レジスタ
32に対するアクセスを行なう。逆に、ビジーであれ
ば、ステップSP3においてレディ待ち処理を行なった
後、再びステップSP1の判別を行なう。また、ハード
ウェア・レジスタ32がビジーであった場合には、ハー
ドウェア・レジスタ32がレディ状態になることに伴な
うレジスタ・レディ割込みに基づいてステップSP4に
おいてレディ待ち解除処理を行なう。したがって、この
レディ待ち解除処理が行なわれれば、上記ステップSP
3のレディ待ち処理によりハードウェア・レジスタ32
のステータスがビジーからレディに変更されるので、そ
の後、ステップSP2においてハードウェア・レジスタ
52に対するアクセスを行なうことができる。
スタ32のアクセス動作を説明するフローチャートであ
り、ステップSP1においてハードウェア・レジスタ3
2がビジーであるか否かを判別し、ビジーでなければそ
のままステップSP2においてハードウェア・レジスタ
32に対するアクセスを行なう。逆に、ビジーであれ
ば、ステップSP3においてレディ待ち処理を行なった
後、再びステップSP1の判別を行なう。また、ハード
ウェア・レジスタ32がビジーであった場合には、ハー
ドウェア・レジスタ32がレディ状態になることに伴な
うレジスタ・レディ割込みに基づいてステップSP4に
おいてレディ待ち解除処理を行なう。したがって、この
レディ待ち解除処理が行なわれれば、上記ステップSP
3のレディ待ち処理によりハードウェア・レジスタ32
のステータスがビジーからレディに変更されるので、そ
の後、ステップSP2においてハードウェア・レジスタ
52に対するアクセスを行なうことができる。
【0005】
【発明が解決しようとする課題】上記従来の制御システ
ムにおいては、ハードウェア・レジスタ32が全てOS
31により管理されており、アプリケーション33から
直接ハードウェア・レジスタ32をアクセすることは不
可能であるから、アプリケーション33によるハードウ
ェア・レジスタ32のアクセス所要時間が長くなってし
まい、全体として処理速度が低下してしまうという不都
合がある。
ムにおいては、ハードウェア・レジスタ32が全てOS
31により管理されており、アプリケーション33から
直接ハードウェア・レジスタ32をアクセすることは不
可能であるから、アプリケーション33によるハードウ
ェア・レジスタ32のアクセス所要時間が長くなってし
まい、全体として処理速度が低下してしまうという不都
合がある。
【0006】即ち、アプリケーション33からハードウ
ェア・レジスタ32をアクセスする場合には、アプリケ
ーション33からOS31に対してハードウェア・レジ
スタ52のアクセスを要求する処理、OS31によりハ
ードウェア・レジスタ32をアクセスする処理およびハ
ードウェア・レジスタ32に対するアクセスが完了した
ことをアプリケーション33に通知する処理が必須とな
り、OS31によるハードウェア・レジスタ32のアク
セス所要時間がメモリ・アクセス所要時間と比較して大
巾に短縮できていても、アプリケーション33によるハ
ードウェア・レジスタ32のアクセスには上記の各種処
理が必須となるのであるから、アクセス所要時間を余り
短縮できていないことになる。
ェア・レジスタ32をアクセスする場合には、アプリケ
ーション33からOS31に対してハードウェア・レジ
スタ52のアクセスを要求する処理、OS31によりハ
ードウェア・レジスタ32をアクセスする処理およびハ
ードウェア・レジスタ32に対するアクセスが完了した
ことをアプリケーション33に通知する処理が必須とな
り、OS31によるハードウェア・レジスタ32のアク
セス所要時間がメモリ・アクセス所要時間と比較して大
巾に短縮できていても、アプリケーション33によるハ
ードウェア・レジスタ32のアクセスには上記の各種処
理が必須となるのであるから、アクセス所要時間を余り
短縮できていないことになる。
【0007】
【発明の目的】この発明は上記の問題点に鑑みてなされ
たものであり、アプリケーションからハードウェア・レ
ジスタをアクセスする場合の所要時間を大巾に短縮で
き、制御システム全体としての処理能力の向上を達成で
きるハードウェア・レジスタ・アクセス方法およびその
装置を提供することを目的としている。
たものであり、アプリケーションからハードウェア・レ
ジスタをアクセスする場合の所要時間を大巾に短縮で
き、制御システム全体としての処理能力の向上を達成で
きるハードウェア・レジスタ・アクセス方法およびその
装置を提供することを目的としている。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めの、請求項1のハードウェア・レジスタ・アクセス方
法は、OS上のプログラムのデータとしてハードウェア
・レジスタをマップしておくことによりプログラムから
直接ハードウェア・レジスタをアクセスするとともに、
ハードウェア・レジスタがビジーであることを条件とし
てアクセスに対するハードウェア・レジスタの反応を禁
止し、OSにおいて割込みを発生させて割込み処理によ
りハードウェア・レジスタのビジー制御を達成する方法
である。
めの、請求項1のハードウェア・レジスタ・アクセス方
法は、OS上のプログラムのデータとしてハードウェア
・レジスタをマップしておくことによりプログラムから
直接ハードウェア・レジスタをアクセスするとともに、
ハードウェア・レジスタがビジーであることを条件とし
てアクセスに対するハードウェア・レジスタの反応を禁
止し、OSにおいて割込みを発生させて割込み処理によ
りハードウェア・レジスタのビジー制御を達成する方法
である。
【0009】請求項2のハードウェア・レジスタ・アク
セス装置は、OS上のプログラムのデータとしてマップ
されたハードウェア・レジスタと、ハードウェア・レジ
スタがビジーであることを条件としてアクセスに対する
ハードウェア・レジスタの反応を禁止する反応禁止手段
と、OSにおいてハードウェア・レジスタのビジー制御
を達成できる割込みを発生させる割込み発生手段とを含
んでいる。
セス装置は、OS上のプログラムのデータとしてマップ
されたハードウェア・レジスタと、ハードウェア・レジ
スタがビジーであることを条件としてアクセスに対する
ハードウェア・レジスタの反応を禁止する反応禁止手段
と、OSにおいてハードウェア・レジスタのビジー制御
を達成できる割込みを発生させる割込み発生手段とを含
んでいる。
【0010】
【作用】請求項1のハードウェア・レジスタ・アクセス
方法であれば、仮想記憶を用いたマルチタスクのOSに
おいてハードウェア・レジスタに対するアクセスを行な
う場合に、OS上のプログラムのデータとしてハードウ
ェア・レジスタをマップしておくことによりプログラム
から直接ハードウェア・レジスタをアクセスでき、プロ
グラムからOSに依頼してハードウェア・レジスタに対
するアクセスを行なう必要がなくなるので、OSに対す
るアクセス依頼、OSによるハードウェア・レジスタの
状態確認等に起因するオーバーヘッドを大巾に低減で
き、ハードウェア・レジスタ・アクセス所要時間を大巾
に短縮できる。また、ハードウェア・レジスタのビジー
制御についても、ハードウェア・レジスタがビジーであ
ることを条件としてアクセスに対するハードウェア・レ
ジスタの反応を禁止し、OSにおいて割込みを発生させ
て割込み処理によりハードウェア・レジスタのビジー制
御を達成するようにしているのであるから、実際にビジ
ー制御を行なうことが必要になる頻度を低減でき、全体
としてビジー制御に必要な時間を短縮でき、この面から
もハードウェア・レジスタ・アクセス所要時間を大巾に
短縮できる。
方法であれば、仮想記憶を用いたマルチタスクのOSに
おいてハードウェア・レジスタに対するアクセスを行な
う場合に、OS上のプログラムのデータとしてハードウ
ェア・レジスタをマップしておくことによりプログラム
から直接ハードウェア・レジスタをアクセスでき、プロ
グラムからOSに依頼してハードウェア・レジスタに対
するアクセスを行なう必要がなくなるので、OSに対す
るアクセス依頼、OSによるハードウェア・レジスタの
状態確認等に起因するオーバーヘッドを大巾に低減で
き、ハードウェア・レジスタ・アクセス所要時間を大巾
に短縮できる。また、ハードウェア・レジスタのビジー
制御についても、ハードウェア・レジスタがビジーであ
ることを条件としてアクセスに対するハードウェア・レ
ジスタの反応を禁止し、OSにおいて割込みを発生させ
て割込み処理によりハードウェア・レジスタのビジー制
御を達成するようにしているのであるから、実際にビジ
ー制御を行なうことが必要になる頻度を低減でき、全体
としてビジー制御に必要な時間を短縮でき、この面から
もハードウェア・レジスタ・アクセス所要時間を大巾に
短縮できる。
【0011】請求項2のハードウェア・レジスタ・アク
セス装置であれば、仮想記憶を用いたマルチタスクのO
Sにおいてハードウェア・レジスタに対するアクセスを
行なう場合に、OS上のプログラムのデータとしてハー
ドウェア・レジスタがマップされているのであるから、
OSを介在させることなくプログラムから直接にハード
ウェア・レジスタをアクセスでき、プログラムからOS
に依頼してハードウェア・レジスタに対するアクセスを
行なう必要がなくなるので、OSに対するアクセス依
頼、OSによるハードウェア・レジスタの状態確認等に
起因するオーバーヘッドを大巾に低減でき、ハードウェ
ア・レジスタ・アクセス所要時間を大巾に短縮できる。
また、ハードウェア・レジスタのビジー制御について
も、ハードウェア・レジスタがビジーであることを条件
としてアクセスに対するハードウェア・レジスタの反応
を反応禁止手段により禁止し、OSにおいて割込みを発
生させて割込み処理によりハードウェア・レジスタのビ
ジー制御を達成するようにしているのであるから、実際
にビジー制御を行なうことが必要になる頻度を低減で
き、全体としてビジー制御に必要な時間を短縮でき、こ
の面からもハードウェア・レジスタ・アクセス所要時間
を大巾に短縮できる。
セス装置であれば、仮想記憶を用いたマルチタスクのO
Sにおいてハードウェア・レジスタに対するアクセスを
行なう場合に、OS上のプログラムのデータとしてハー
ドウェア・レジスタがマップされているのであるから、
OSを介在させることなくプログラムから直接にハード
ウェア・レジスタをアクセスでき、プログラムからOS
に依頼してハードウェア・レジスタに対するアクセスを
行なう必要がなくなるので、OSに対するアクセス依
頼、OSによるハードウェア・レジスタの状態確認等に
起因するオーバーヘッドを大巾に低減でき、ハードウェ
ア・レジスタ・アクセス所要時間を大巾に短縮できる。
また、ハードウェア・レジスタのビジー制御について
も、ハードウェア・レジスタがビジーであることを条件
としてアクセスに対するハードウェア・レジスタの反応
を反応禁止手段により禁止し、OSにおいて割込みを発
生させて割込み処理によりハードウェア・レジスタのビ
ジー制御を達成するようにしているのであるから、実際
にビジー制御を行なうことが必要になる頻度を低減で
き、全体としてビジー制御に必要な時間を短縮でき、こ
の面からもハードウェア・レジスタ・アクセス所要時間
を大巾に短縮できる。
【0012】
【実施例】以下、実施例を示す添付図面によって詳細に
説明する。図1はこの発明のハードウェア・レジスタ・
アクセス装置が組込まれた制御システムを概略的に示す
ブロック図であり、OS1と、ハードウェア・レジスタ
2と、アプリケーション3と、ハードウェア・レジスタ
2に対するアクセスを行なうためのバス4と、バス4の
状態を監視するバスモニタ5と、CPU6とを有してい
る。そして、仮想記憶機能を用いてハードウェア・レジ
スタ2をアプリケーション3のデータとしてマップして
いる(図1中破線参照)。また、ハードウェア・レジス
タ2とバス4との間に、レディ時に両者を接続し、ビジ
ー時に両者の接続を遮断するスイッチ4aを設けている
とともに、レディ状態になったことに応答してOS1に
レジスタレディ割込み信号を供給するレディ割込み生成
部4bを設けている。さらに、バスモニタ5は、アクセ
ス要求があってから所定時間内にアクセスが行なわれな
かったことに応答してバスタイムアウト割込み信号を生
成してOS1に供給する。尚、上記OS1はマルチタス
ク機能を有しているのであるから、上記アプリケーショ
ン3は同時に複数個が存在しているが、簡略化のために
1つだけを示している。
説明する。図1はこの発明のハードウェア・レジスタ・
アクセス装置が組込まれた制御システムを概略的に示す
ブロック図であり、OS1と、ハードウェア・レジスタ
2と、アプリケーション3と、ハードウェア・レジスタ
2に対するアクセスを行なうためのバス4と、バス4の
状態を監視するバスモニタ5と、CPU6とを有してい
る。そして、仮想記憶機能を用いてハードウェア・レジ
スタ2をアプリケーション3のデータとしてマップして
いる(図1中破線参照)。また、ハードウェア・レジス
タ2とバス4との間に、レディ時に両者を接続し、ビジ
ー時に両者の接続を遮断するスイッチ4aを設けている
とともに、レディ状態になったことに応答してOS1に
レジスタレディ割込み信号を供給するレディ割込み生成
部4bを設けている。さらに、バスモニタ5は、アクセ
ス要求があってから所定時間内にアクセスが行なわれな
かったことに応答してバスタイムアウト割込み信号を生
成してOS1に供給する。尚、上記OS1はマルチタス
ク機能を有しているのであるから、上記アプリケーショ
ン3は同時に複数個が存在しているが、簡略化のために
1つだけを示している。
【0013】上記構成の制御システムの動作は次のとお
りである。アプリケーション3はOS1の上で動作して
いるのであるから、殆どの入出力デバイス(ハードディ
スク、プリンタ等)に対するアクセスは従来のシステム
と同様に、アプリケーション3からOS1に対してアク
セス要求を出し、OS1がアクセス制御、ビジー制御等
を行なって入出力デバイスに対する実際のアクセスを行
ない、最後にアプリケーション3に対してアクセス完了
を通知するようにしている。したがって、複数のアプリ
ケーションから同一の入出力デバイスに対するアクセス
要求があった場合であっても、OS1が複数のアクセス
要求の調停を行ない、入出力デバイスに対するアクセス
を実行する。ここで、ハードディスク、プリンタ等の入
出力デバイスに対するアクセスはかなり遅いのであるか
らOS1が介在した状態であっても特に不都合はなく、
これら入出力デバイスに対するアクセスを行なうための
プログラムの作成が不要になるという利点を有すること
になる。
りである。アプリケーション3はOS1の上で動作して
いるのであるから、殆どの入出力デバイス(ハードディ
スク、プリンタ等)に対するアクセスは従来のシステム
と同様に、アプリケーション3からOS1に対してアク
セス要求を出し、OS1がアクセス制御、ビジー制御等
を行なって入出力デバイスに対する実際のアクセスを行
ない、最後にアプリケーション3に対してアクセス完了
を通知するようにしている。したがって、複数のアプリ
ケーションから同一の入出力デバイスに対するアクセス
要求があった場合であっても、OS1が複数のアクセス
要求の調停を行ない、入出力デバイスに対するアクセス
を実行する。ここで、ハードディスク、プリンタ等の入
出力デバイスに対するアクセスはかなり遅いのであるか
らOS1が介在した状態であっても特に不都合はなく、
これら入出力デバイスに対するアクセスを行なうための
プログラムの作成が不要になるという利点を有すること
になる。
【0014】しかし、ハードウェア・レジスタ2に対す
るアクセスを行なう場合には、ハードウェア・レジスタ
2のアクセス所要時間が著しく短いのであるから、ハー
ドディスク、プリンタ等に対するアクセスと異なり、O
Sを介在させることにより、アクセス所要時間が著しく
短いという利点を十分には発揮できなくなってしまう。
この点を考慮して図1の実施例においては、ハードウェ
ア・レジスタ2をアプリケーション3のデータとしてマ
ップしているのであるから、アプリケーション3におい
て該当するハードウェア・レジスタ2がマップされてい
るデータ・アドレスを指定するだけで簡単に、かつ高速
にハードウェア・レジスタ2に対するアクセスを実現で
きる。
るアクセスを行なう場合には、ハードウェア・レジスタ
2のアクセス所要時間が著しく短いのであるから、ハー
ドディスク、プリンタ等に対するアクセスと異なり、O
Sを介在させることにより、アクセス所要時間が著しく
短いという利点を十分には発揮できなくなってしまう。
この点を考慮して図1の実施例においては、ハードウェ
ア・レジスタ2をアプリケーション3のデータとしてマ
ップしているのであるから、アプリケーション3におい
て該当するハードウェア・レジスタ2がマップされてい
るデータ・アドレスを指定するだけで簡単に、かつ高速
にハードウェア・レジスタ2に対するアクセスを実現で
きる。
【0015】また、OS1がシングルタスク機能のみを
サポートしている場合には、ハードウェア・レジスタ2
の内容が予期しない値に変更される危険性がないのであ
るが、この実施例においてはOS1がマルチタスク機能
をサポートしているのであるから、何れかのアプリケー
ション3にとってハードウェア・レジスタの内容が変更
されては困る状態において他の何れかのアプリケーショ
ン3により該当するハードウェア・レジスタ2に対する
アクセスが行なわれる可能性がある。このような場合に
ハードウェア・レジスタ2に対するアクセスを無条件に
許容するとハードウェア・レジスタ2の内容が予期しな
い値になってしまい、元のアプリケーションが暴走し、
または予期しない処理結果を得ることになってしまう。
サポートしている場合には、ハードウェア・レジスタ2
の内容が予期しない値に変更される危険性がないのであ
るが、この実施例においてはOS1がマルチタスク機能
をサポートしているのであるから、何れかのアプリケー
ション3にとってハードウェア・レジスタの内容が変更
されては困る状態において他の何れかのアプリケーショ
ン3により該当するハードウェア・レジスタ2に対する
アクセスが行なわれる可能性がある。このような場合に
ハードウェア・レジスタ2に対するアクセスを無条件に
許容するとハードウェア・レジスタ2の内容が予期しな
い値になってしまい、元のアプリケーションが暴走し、
または予期しない処理結果を得ることになってしまう。
【0016】しかし、この実施例においては、アプリケ
ーションがハードウェア・レジスタ2に対応するデータ
・アドレスを指定した場合であっても、スイッチ4aを
介してバス4とハードウェア・レジスタとが接続されて
いる場合にのみハードウェア・レジスタ2に対するアク
セスを行なうことができ、バス4とハードウェア・レジ
スタ2との接続が遮断されている場合にはバスモニタ5
からOS1に対してバスタイムアウト割込み信号が供給
されることに応答してレディ待ちの割込み処理を行ない
レディ割込み信号に基づいてレディ待ちを解除してハー
ドウェア・レジスタ2に対するアクセスを行なうことが
できる。したがって、ハードウェア・レジスタ2の内容
が他のタスクにより予期しない値に変更されるという不
都合を解消できる。
ーションがハードウェア・レジスタ2に対応するデータ
・アドレスを指定した場合であっても、スイッチ4aを
介してバス4とハードウェア・レジスタとが接続されて
いる場合にのみハードウェア・レジスタ2に対するアク
セスを行なうことができ、バス4とハードウェア・レジ
スタ2との接続が遮断されている場合にはバスモニタ5
からOS1に対してバスタイムアウト割込み信号が供給
されることに応答してレディ待ちの割込み処理を行ない
レディ割込み信号に基づいてレディ待ちを解除してハー
ドウェア・レジスタ2に対するアクセスを行なうことが
できる。したがって、ハードウェア・レジスタ2の内容
が他のタスクにより予期しない値に変更されるという不
都合を解消できる。
【0017】以上の説明から明らかなようにこの実施例
においては、OS1の介在を必要とせずアプリケーショ
ン3から直接にハードウェア・レジスタ2をアクセスで
きるのでアクセス所要時間を著しく短縮できるととも
に、ハードウェア・レジスタ2が実際にビジー状態にな
った場合にのみビジー制御を行なうのでハードウェア・
レジスタ2のステータスをセンスしてビジー状態か否か
の判別を行なう必要がないことに伴なうビシー制御全体
としての所要時間をも短縮でき、しかもハードウェア・
レジスタ2に対するアクセスの競合を排除してハードウ
ェア・レジスタ2の内容が予期しない値に変更されるこ
とに伴なうアプリケーション3の暴走等を未然に防止で
きる。
においては、OS1の介在を必要とせずアプリケーショ
ン3から直接にハードウェア・レジスタ2をアクセスで
きるのでアクセス所要時間を著しく短縮できるととも
に、ハードウェア・レジスタ2が実際にビジー状態にな
った場合にのみビジー制御を行なうのでハードウェア・
レジスタ2のステータスをセンスしてビジー状態か否か
の判別を行なう必要がないことに伴なうビシー制御全体
としての所要時間をも短縮でき、しかもハードウェア・
レジスタ2に対するアクセスの競合を排除してハードウ
ェア・レジスタ2の内容が予期しない値に変更されるこ
とに伴なうアプリケーション3の暴走等を未然に防止で
きる。
【0018】尚、図1は一般的な制御システムを例示し
ているが、グラフィックス表示装置におけるCPUと、
ハードウェア化されたグラフィックス表示とを接続する
レジスタに適用できることはもちろんであり、この場合
にはグラフィックス表示装置の描画速度を著しく向上さ
せることができる。
ているが、グラフィックス表示装置におけるCPUと、
ハードウェア化されたグラフィックス表示とを接続する
レジスタに適用できることはもちろんであり、この場合
にはグラフィックス表示装置の描画速度を著しく向上さ
せることができる。
【0019】
【実施例2】図2はこの発明のハードウェア・レジスタ
・アクセス方法の一実施例を示すフローチャートであ
り、ステップSP1においてアプリケーション3の、ハ
ードウェア・レジスタ2がマッピングされたデータ領域
に対応するデータ・アドレスが指定されるまで待ち、ス
テップSP2において、指定されたデータ・アドレスに
基づいてアプリケーション3においてアクセスを開始す
る。この場合に、ハードウェア・レジスタ2がレディ状
態であれば直ちにアクセスが開始できるが、ビジー状態
であればアクセスを開始することができない。そして、
ステップSP3においてハードウェア・レジスタ2に対
するアクセスが行なわれたか否かを判別し、アクセスが
行なわれたと判別された場合にはステップSP4におい
てアクセス終了に対応してハードウェア・レジスタ2を
レディ状態にするとともにレディ割込み信号を発生し、
そのまま一連の処理を終了する。逆に、ステップSP3
においてアクセスが行なわれていないと判別された場合
には、ステップSP5においてアクセスに許容されてい
る限界時間が経過したか否かを判別し、経過していなけ
れば再びステップSP3の判別を行なう。ステップSP
5において限界時間が経過したと判別された場合には、
ステップSP6においてバスタイムアウト割込み信号を
発生してステップSP7においてハードウェア・レジス
タ2のレディ状態(レディ割込みに基づく処理を行なっ
てビジー状態が解除される状態)を待ち、再びステップ
SP1の判別を行なう。尚、上記ステップSP7におい
てマルチタスク機能に基づいて他のアプリケーション3
の処理を行なうことができる。
・アクセス方法の一実施例を示すフローチャートであ
り、ステップSP1においてアプリケーション3の、ハ
ードウェア・レジスタ2がマッピングされたデータ領域
に対応するデータ・アドレスが指定されるまで待ち、ス
テップSP2において、指定されたデータ・アドレスに
基づいてアプリケーション3においてアクセスを開始す
る。この場合に、ハードウェア・レジスタ2がレディ状
態であれば直ちにアクセスが開始できるが、ビジー状態
であればアクセスを開始することができない。そして、
ステップSP3においてハードウェア・レジスタ2に対
するアクセスが行なわれたか否かを判別し、アクセスが
行なわれたと判別された場合にはステップSP4におい
てアクセス終了に対応してハードウェア・レジスタ2を
レディ状態にするとともにレディ割込み信号を発生し、
そのまま一連の処理を終了する。逆に、ステップSP3
においてアクセスが行なわれていないと判別された場合
には、ステップSP5においてアクセスに許容されてい
る限界時間が経過したか否かを判別し、経過していなけ
れば再びステップSP3の判別を行なう。ステップSP
5において限界時間が経過したと判別された場合には、
ステップSP6においてバスタイムアウト割込み信号を
発生してステップSP7においてハードウェア・レジス
タ2のレディ状態(レディ割込みに基づく処理を行なっ
てビジー状態が解除される状態)を待ち、再びステップ
SP1の判別を行なう。尚、上記ステップSP7におい
てマルチタスク機能に基づいて他のアプリケーション3
の処理を行なうことができる。
【0020】以上の説明から明らかなように、この実施
例においては、ハードウェア・レジスタ2がレディ状態
であればOS1を介在させることなく直ちにアプリケー
ション3によるハードウェア・レジスタ2のアクセスを
行なうことができ、アクセス所要時間を従来方法と比較
して著しく短縮できる。また、ハードウェア・レジスタ
2のビジー制御を行なう場合にもレジスタのステータス
をセンスしてビジー状態か否かを判別するという従来方
法の処理が不要になり、実際にビジー状態になった場合
にのみビジー制御を行なえばよいので、ビジー制御所要
時間をも短縮できる。この結果、CPU6およびハード
ウェア・レジスタ2の能力を最大限に発揮させることが
でき、制御システム全体として処理能力を向上させるこ
とができる。
例においては、ハードウェア・レジスタ2がレディ状態
であればOS1を介在させることなく直ちにアプリケー
ション3によるハードウェア・レジスタ2のアクセスを
行なうことができ、アクセス所要時間を従来方法と比較
して著しく短縮できる。また、ハードウェア・レジスタ
2のビジー制御を行なう場合にもレジスタのステータス
をセンスしてビジー状態か否かを判別するという従来方
法の処理が不要になり、実際にビジー状態になった場合
にのみビジー制御を行なえばよいので、ビジー制御所要
時間をも短縮できる。この結果、CPU6およびハード
ウェア・レジスタ2の能力を最大限に発揮させることが
でき、制御システム全体として処理能力を向上させるこ
とができる。
【0021】
【発明の効果】以上のように請求項1の発明は、OSを
介在させることなくプログラムから直接にハードウェア
・レジスタをアクセスしてアクセス所要時間を大巾に短
縮でき、しかもハードウェア・レジスタがビジーになっ
た場合にのみビジー制御を行なうのであるからアクセス
所要時間を一層短縮できるという特有の効果を奏する。
請求項2の発明も、OSを介在させることなくプログラ
ムから直接にハードウェア・レジスタをアクセスしてア
クセス所要時間を大巾に短縮でき、しかもハードウェア
・レジスタがビジーになった場合にのみビジー制御を行
なうのであるからアクセス所要時間を一層短縮できると
いう特有の効果を奏する。
介在させることなくプログラムから直接にハードウェア
・レジスタをアクセスしてアクセス所要時間を大巾に短
縮でき、しかもハードウェア・レジスタがビジーになっ
た場合にのみビジー制御を行なうのであるからアクセス
所要時間を一層短縮できるという特有の効果を奏する。
請求項2の発明も、OSを介在させることなくプログラ
ムから直接にハードウェア・レジスタをアクセスしてア
クセス所要時間を大巾に短縮でき、しかもハードウェア
・レジスタがビジーになった場合にのみビジー制御を行
なうのであるからアクセス所要時間を一層短縮できると
いう特有の効果を奏する。
【図1】この発明のハードウェア・レジスタ・アクセス
装置が組込まれた制御システムを概略的に示すブロック
図である。
装置が組込まれた制御システムを概略的に示すブロック
図である。
【図2】この発明のハードウェア・レジスタ・アクセス
方法の一実施例を示すフローチャートである。
方法の一実施例を示すフローチャートである。
【図3】従来の制御システムを概略的に示すブロック図
である。
である。
【図4】OSによるハードウェア・レジスタのアクセス
動作を説明するフローチャートである。
動作を説明するフローチャートである。
1 OS 2 ハードウェア・レジスタ 3 アプ
リケーション 4a スイッチ 5 バスモニタ
リケーション 4a スイッチ 5 バスモニタ
Claims (2)
- 【請求項1】 仮想記憶を用いたマルチタスクのオペレ
ーティング・システム(1)においてハードウェア・レ
ジスタ(2)に対するアクセスを行なう方法において、
オペレーティング・システム(1)上のプログラム
(3)のデータとしてハードウェア・レジスタ(2)を
マップしておくことによりプログラム(3)から直接ハ
ードウェア・レジスタ(2)をアクセスするとともに、
ハードウェア・レジスタ(2)がビジーであることを条
件としてアクセスに対するハードウェア・レジスタ
(2)の反応を禁止し、オペレーティング・システム
(1)において割込みを発生させて割込み処理によりハ
ードウェア・レジスタ(2)のビジー制御を達成するこ
とを特徴とするハードウェア・レジスタ・アクセス方
法。 - 【請求項2】 仮想記憶を用いたマルチタスクのオペレ
ーティング・システム(1)においてハードウェア・レ
ジスタ(2)に対するアクセスを行なう装置において、
オペレーティング・システム(1)上のプログラム
(3)のデータとしてマップされたハードウェア・レジ
スタ(2)と、ハードウェア・レジスタ(2)がビジー
であることを条件としてアクセスに対するハードウェア
・レジスタ(2)の反応を禁止する反応禁止手段(4
a)と、オペレーティング・システム(1)においてハ
ードウェア・レジスタ(2)のビジー制御を達成できる
割込みを発生させる割込み発生手段(5)とを含むこと
を特徴とするハードウェア・レジスタ・アクセス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3239974A JPH0581045A (ja) | 1991-09-19 | 1991-09-19 | ハードウエア・レジスタ・アクセス方法およびその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3239974A JPH0581045A (ja) | 1991-09-19 | 1991-09-19 | ハードウエア・レジスタ・アクセス方法およびその装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0581045A true JPH0581045A (ja) | 1993-04-02 |
Family
ID=17052603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3239974A Pending JPH0581045A (ja) | 1991-09-19 | 1991-09-19 | ハードウエア・レジスタ・アクセス方法およびその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0581045A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015022344A (ja) * | 2013-07-16 | 2015-02-02 | 横河電機株式会社 | 電子機器、オペレーティングシステム、アクセス管理方法 |
-
1991
- 1991-09-19 JP JP3239974A patent/JPH0581045A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015022344A (ja) * | 2013-07-16 | 2015-02-02 | 横河電機株式会社 | 電子機器、オペレーティングシステム、アクセス管理方法 |
US9898420B2 (en) | 2013-07-16 | 2018-02-20 | Yokogawa Electric Corporation | Electronic device, operating system and access control method for protection of a register through an application programming interface |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
JPH0530112A (ja) | デイジタル信号処理システムの制御方法 | |
JPH0581045A (ja) | ハードウエア・レジスタ・アクセス方法およびその装置 | |
JPH0855097A (ja) | データ処理システム及びそのメモリアクセス方法 | |
JP3453467B2 (ja) | 情報処理装置と該情報処理装置のパワーマネジメント機能呼び出し方法 | |
JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
JP2001188745A (ja) | 制御装置及び制御方法 | |
US7877533B2 (en) | Bus system, bus slave and bus control method | |
JP3139310B2 (ja) | ディジタル信号処理装置 | |
JP3168845B2 (ja) | ディジタル信号処理装置 | |
JPH06324861A (ja) | Cpu制御システム及び制御方法 | |
JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
JP3127737B2 (ja) | ディジタル信号処理装置 | |
JP2005056017A (ja) | 情報処理装置 | |
JPH02252044A (ja) | コプロセッサ及びデータ転送制御方式 | |
JP2871171B2 (ja) | マイクロコンピュータ | |
JP2722908B2 (ja) | シングルチップマイクロコンピュータ | |
JPH0567973B2 (ja) | ||
JPH08161190A (ja) | エミュレーション用プロセッサおよびそれを搭載したエミュレータ | |
JP2503318B2 (ja) | 文字入出力制御方式 | |
JP2872042B2 (ja) | 共有メモリアクセス方式 | |
EP0503390A1 (en) | Microcomputer having direct memory access mode | |
JPH06161886A (ja) | コンピュータシステム | |
JPH10154124A (ja) | マイクロプロセッサ及びマルチプロセッサシステム |