JPH11338690A - フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 - Google Patents
フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法Info
- Publication number
- JPH11338690A JPH11338690A JP14570798A JP14570798A JPH11338690A JP H11338690 A JPH11338690 A JP H11338690A JP 14570798 A JP14570798 A JP 14570798A JP 14570798 A JP14570798 A JP 14570798A JP H11338690 A JPH11338690 A JP H11338690A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- address
- flash memory
- program
- specific area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 ファームウエア書き換え中に電源がオフにな
っても、システムを確実に立ち上げることができ、フラ
ッシュメモリ上のファームウエアを書き換えることがで
きるとともに、システムのコストダウンを実現できるよ
うにする。 【解決手段】 フラッシュメモリ１２内の、最上位アド
レスが１である上位アドレス特定領域に、ファームウエ
アを格納し、最上位アドレスが０である下位アドレス特
定領域に、システム立ち上げプログラムおよびファーム
ウエア書き換えプログラムを格納する。フラッシュメモ
リ１２の最上位アドレスは、ＣＰＵ１１のアドレスバス
１１ａではなく、出力ポートＯｃによって切り替えられ
るようにするとともに、電源投入時またはリセット時、
出力ポートＯｃからは０が出力されて、下位アドレス側
から動作を開始するようにする。したがって、ファーム
ウエア書き換え中に電源がオフになっても、電源を再投
入することによって、システムを確実に立ち上げること
ができ、ファームウエアの書き換えを行うことができ
る。
っても、システムを確実に立ち上げることができ、フラ
ッシュメモリ上のファームウエアを書き換えることがで
きるとともに、システムのコストダウンを実現できるよ
うにする。 【解決手段】 フラッシュメモリ１２内の、最上位アド
レスが１である上位アドレス特定領域に、ファームウエ
アを格納し、最上位アドレスが０である下位アドレス特
定領域に、システム立ち上げプログラムおよびファーム
ウエア書き換えプログラムを格納する。フラッシュメモ
リ１２の最上位アドレスは、ＣＰＵ１１のアドレスバス
１１ａではなく、出力ポートＯｃによって切り替えられ
るようにするとともに、電源投入時またはリセット時、
出力ポートＯｃからは０が出力されて、下位アドレス側
から動作を開始するようにする。したがって、ファーム
ウエア書き換え中に電源がオフになっても、電源を再投
入することによって、システムを確実に立ち上げること
ができ、ファームウエアの書き換えを行うことができ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、ファームウエア
が格納されたフラッシュメモリ、フラッシュメモリ上の
ファームウエアを実行するファームウエア使用システム
装置、およびフラッシュメモリ上のファームウエアを書
き換えるファームウエア書き換え方法に関する。
が格納されたフラッシュメモリ、フラッシュメモリ上の
ファームウエアを実行するファームウエア使用システム
装置、およびフラッシュメモリ上のファームウエアを書
き換えるファームウエア書き換え方法に関する。
【０００２】
【従来の技術】フラッシュメモリ内にファームウエアを
格納し、そのファームウエアをＣＰＵにより実行するシ
ステムにおいて、システム内のＣＰＵなどによって、フ
ラッシュメモリ上のファームウエアを書き換える方法と
しては、ファームウエアを書き換えるプログラムを、Ｃ
ＰＵ内部など、フラッシュメモリ以外の記憶手段に格納
する方法と、フラッシュメモリ内に、フラッシュメモリ
自身を書き換えるプログラムやファームウエアを、特に
領域を制限しないで格納する方法とが、考えられてい
る。
格納し、そのファームウエアをＣＰＵにより実行するシ
ステムにおいて、システム内のＣＰＵなどによって、フ
ラッシュメモリ上のファームウエアを書き換える方法と
しては、ファームウエアを書き換えるプログラムを、Ｃ
ＰＵ内部など、フラッシュメモリ以外の記憶手段に格納
する方法と、フラッシュメモリ内に、フラッシュメモリ
自身を書き換えるプログラムやファームウエアを、特に
領域を制限しないで格納する方法とが、考えられてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、第１
の、フラッシュメモリ上のファームウエアを書き換える
プログラムを、ＣＰＵ内部など、フラッシュメモリ以外
の記憶手段に格納する方法は、ＣＰＵの選択の条件が厳
しくなり、またはフラッシュメモリ以外の記憶手段を必
要とするので、システムのコストアップを来たす欠点が
ある。
の、フラッシュメモリ上のファームウエアを書き換える
プログラムを、ＣＰＵ内部など、フラッシュメモリ以外
の記憶手段に格納する方法は、ＣＰＵの選択の条件が厳
しくなり、またはフラッシュメモリ以外の記憶手段を必
要とするので、システムのコストアップを来たす欠点が
ある。
【０００４】また、第２の、フラッシュメモリ内に、フ
ラッシュメモリ自身を書き換えるプログラムやファーム
ウエアを、特に領域を制限しないで格納する方法は、フ
ラッシュメモリの書き換え中に、システムの電源がオフ
になる異常が発生したとき、システムを立ち上げるプロ
グラムが、いまだ完全に記述されていない場合があり、
電源を再投入しても、システムが立ち上がらなくなる可
能性がある。
ラッシュメモリ自身を書き換えるプログラムやファーム
ウエアを、特に領域を制限しないで格納する方法は、フ
ラッシュメモリの書き換え中に、システムの電源がオフ
になる異常が発生したとき、システムを立ち上げるプロ
グラムが、いまだ完全に記述されていない場合があり、
電源を再投入しても、システムが立ち上がらなくなる可
能性がある。
【０００５】そこで、この発明は、システムのコストダ
ウンを実現できるとともに、ファームウエア書き換え中
に電源がオフになっても、電源を再投入することによっ
て、システムを確実に立ち上げることができ、フラッシ
ュメモリ上のファームウエアを書き換えることができる
ようにしたものである。
ウンを実現できるとともに、ファームウエア書き換え中
に電源がオフになっても、電源を再投入することによっ
て、システムを確実に立ち上げることができ、フラッシ
ュメモリ上のファームウエアを書き換えることができる
ようにしたものである。
【０００６】
【課題を解決するための手段】この発明では、フラッシ
ュメモリ内の第１特定領域に、ファームウエアを格納
し、第１特定領域とは別の第２特定領域に、システム立
ち上げプログラムおよびファームウエア書き換えプログ
ラムを格納する。
ュメモリ内の第１特定領域に、ファームウエアを格納
し、第１特定領域とは別の第２特定領域に、システム立
ち上げプログラムおよびファームウエア書き換えプログ
ラムを格納する。
【０００７】このように構成したファームウエア使用シ
ステム装置においては、ＣＰＵ内部など、フラッシュメ
モリ以外の記憶手段ではなく、ファームウエアが格納さ
れるフラッシュメモリ内に、そのファームウエアを書き
換えるプログラムやシステムを立ち上げるプログラムが
格納されるので、システムのコストダウンを実現するこ
とができる。
ステム装置においては、ＣＰＵ内部など、フラッシュメ
モリ以外の記憶手段ではなく、ファームウエアが格納さ
れるフラッシュメモリ内に、そのファームウエアを書き
換えるプログラムやシステムを立ち上げるプログラムが
格納されるので、システムのコストダウンを実現するこ
とができる。
【０００８】しかも、ファームウエア書き換え中にシス
テムの電源がオフになっても、ファームウエアが格納さ
れた第１特定領域とは別の第２特定領域に、システムを
立ち上げるプログラムおよびファームウエアを書き換え
るプログラムが格納されているので、電源を再投入した
とき、システムが第２特定領域側から立ち上がるように
することによって、システムを確実に立ち上げることが
でき、ファームウエアの書き換えを行うことができる。
テムの電源がオフになっても、ファームウエアが格納さ
れた第１特定領域とは別の第２特定領域に、システムを
立ち上げるプログラムおよびファームウエアを書き換え
るプログラムが格納されているので、電源を再投入した
とき、システムが第２特定領域側から立ち上がるように
することによって、システムを確実に立ち上げることが
でき、ファームウエアの書き換えを行うことができる。
【０００９】
【発明の実施の形態】図１は、この発明のシステム装置
の一実施形態を示す。この実施形態のシステム装置は、
システム１０として示すように、ＣＰＵ１１、フラッシ
ュメモリ１２、ＥＥＰＲＯＭ１３などを備え、ＣＰＵ１
１に、ファームウエア送信手段２０として、例えばパソ
コン（パーソナルコンピュータ）が接続される。
の一実施形態を示す。この実施形態のシステム装置は、
システム１０として示すように、ＣＰＵ１１、フラッシ
ュメモリ１２、ＥＥＰＲＯＭ１３などを備え、ＣＰＵ１
１に、ファームウエア送信手段２０として、例えばパソ
コン（パーソナルコンピュータ）が接続される。
【００１０】後述するように、フラッシュメモリ１２内
には、最上位アドレスが１である上位アドレス領域に、
ファームウエアを格納し、最上位アドレスが０である下
位アドレス領域に、システム立ち上げプログラムおよび
ファームウエア書き換えプログラムを格納する。
には、最上位アドレスが１である上位アドレス領域に、
ファームウエアを格納し、最上位アドレスが０である下
位アドレス領域に、システム立ち上げプログラムおよび
ファームウエア書き換えプログラムを格納する。
【００１１】そのため、フラッシュメモリ１２の最上位
アドレスは、ＣＰＵ１１のアドレスバス１１ａではな
く、出力ポートＯｃによって切り替えられるようにする
とともに、電源投入時またはリセット時、出力ポートＯ
ｃからは０が出力されるようにする。
アドレスは、ＣＰＵ１１のアドレスバス１１ａではな
く、出力ポートＯｃによって切り替えられるようにする
とともに、電源投入時またはリセット時、出力ポートＯ
ｃからは０が出力されるようにする。
【００１２】ＣＰＵ１１とフラッシュメモリ１２とは、
アドレスバス１１ａ、最上位アドレス制御用の制御バス
１１ｃ、データバス１１ｄ、およびアウトプットイネー
ブルやライトイネーブルなどの制御用の制御バス１１ｅ
によって接続される。
アドレスバス１１ａ、最上位アドレス制御用の制御バス
１１ｃ、データバス１１ｄ、およびアウトプットイネー
ブルやライトイネーブルなどの制御用の制御バス１１ｅ
によって接続される。
【００１３】ＥＥＰＲＯＭ１３には、後述するように、
フラッシュメモリ１２の上位アドレス領域にファームウ
エアが正しく記述されているか否かを示す情報が書き込
まれる。ＣＰＵ１１とＥＥＰＲＯＭ１３とは、バス１１
ｒによって接続される。
フラッシュメモリ１２の上位アドレス領域にファームウ
エアが正しく記述されているか否かを示す情報が書き込
まれる。ＣＰＵ１１とＥＥＰＲＯＭ１３とは、バス１１
ｒによって接続される。
【００１４】ＣＰＵ１１は、フラッシュメモリ１２から
ファームウエアを読み込んで、入出力ポートＩＯｓに接
続されたシステム制御バス１１ｓを介してシステム各部
を制御し、パソコン２０から書き換え用の新たなファー
ムウエアを受信して、フラッシュメモリ１２の書き換え
を行う、などの処理をする。
ファームウエアを読み込んで、入出力ポートＩＯｓに接
続されたシステム制御バス１１ｓを介してシステム各部
を制御し、パソコン２０から書き換え用の新たなファー
ムウエアを受信して、フラッシュメモリ１２の書き換え
を行う、などの処理をする。
【００１５】図２は、フラッシュメモリ１２の概念的な
アドレスマップを示し、最上位アドレスが０である、ア
ドレス０００００からアドレス０ＦＦＦＦまでの下位ア
ドレス領域Ａ０に、システム立ち上げプログラムおよび
ファームウエア書き換えプログラムを格納し、最上位ア
ドレスが１である、アドレス１００００からアドレス１
ＦＦＦＦまでの上位アドレス領域Ａ１に、ファームウエ
アを格納する。
アドレスマップを示し、最上位アドレスが０である、ア
ドレス０００００からアドレス０ＦＦＦＦまでの下位ア
ドレス領域Ａ０に、システム立ち上げプログラムおよび
ファームウエア書き換えプログラムを格納し、最上位ア
ドレスが１である、アドレス１００００からアドレス１
ＦＦＦＦまでの上位アドレス領域Ａ１に、ファームウエ
アを格納する。
【００１６】具体的には、例えば、図３に示すように、
フラッシュメモリ１２のアドレスマップとしては、上記
の下位アドレス領域Ａ０中の、アドレス０１０００から
アドレス０ＥＦＦＦまでの領域Ａ０ｘを、システム立ち
上げプログラムおよびファームウエア書き換えプログラ
ムを格納する下位アドレス特定領域とし、上記の上位ア
ドレス領域Ａ１中の、アドレス１１０００からアドレス
１ＥＦＦＦまでの領域Ａ１ｘを、ファームウエアを格納
する上位アドレス特定領域とするとともに、ＣＰＵ１１
のアドレスマップとしては、アドレス１０００からアド
レスＥＦＦＦまでを外部ＲＯＭ領域とし、アドレスＦ０
００からアドレスＦＦＦＦまでを内部ＲＡＭ領域とす
る。
フラッシュメモリ１２のアドレスマップとしては、上記
の下位アドレス領域Ａ０中の、アドレス０１０００から
アドレス０ＥＦＦＦまでの領域Ａ０ｘを、システム立ち
上げプログラムおよびファームウエア書き換えプログラ
ムを格納する下位アドレス特定領域とし、上記の上位ア
ドレス領域Ａ１中の、アドレス１１０００からアドレス
１ＥＦＦＦまでの領域Ａ１ｘを、ファームウエアを格納
する上位アドレス特定領域とするとともに、ＣＰＵ１１
のアドレスマップとしては、アドレス１０００からアド
レスＥＦＦＦまでを外部ＲＯＭ領域とし、アドレスＦ０
００からアドレスＦＦＦＦまでを内部ＲＡＭ領域とす
る。
【００１７】上述した実施形態のシステム１０は、図４
および図５の下位アドレス実行処理３０および図６の上
位アドレス実行処理５０で示すように、以下のように動
作する。
および図５の下位アドレス実行処理３０および図６の上
位アドレス実行処理５０で示すように、以下のように動
作する。
【００１８】〔通常のシステム制御〕図４のステップ３
１に示すように、システム１０に電源が投入され、また
はシステム１０がリセットされると、上述したようにフ
ラッシュメモリ１２の最上位アドレスを設定するＣＰＵ
１１の出力ポートＯｃが０となることによって、下位ア
ドレス側から動作を開始する。
１に示すように、システム１０に電源が投入され、また
はシステム１０がリセットされると、上述したようにフ
ラッシュメモリ１２の最上位アドレスを設定するＣＰＵ
１１の出力ポートＯｃが０となることによって、下位ア
ドレス側から動作を開始する。
【００１９】この下位アドレス実行処理３０では、ＣＰ
Ｕ１１は、まずステップ３２で、自分自身を初期設定
し、次にステップ３３に進んで、ＥＥＰＲＯＭ１３に記
録されている情報から、フラッシュメモリ１２にファー
ムウエアが正しく記述されているか否かを判断する。
Ｕ１１は、まずステップ３２で、自分自身を初期設定
し、次にステップ３３に進んで、ＥＥＰＲＯＭ１３に記
録されている情報から、フラッシュメモリ１２にファー
ムウエアが正しく記述されているか否かを判断する。
【００２０】そして、後述するようにファームウエアが
正しく記述されている場合には、ＣＰＵ１１は、ステッ
プ３３からステップ３４に進んで、「最上位アドレスを
０から１に変更し、ファームウエアの先頭から始める」
というプログラムを、図３に示した内部ＲＡＭ領域に記
述し、さらにステップ３５に進んで、その内部ＲＡＭ領
域に記述したプログラムを実行して、プログラムカウン
タを上位アドレス側に移す。
正しく記述されている場合には、ＣＰＵ１１は、ステッ
プ３３からステップ３４に進んで、「最上位アドレスを
０から１に変更し、ファームウエアの先頭から始める」
というプログラムを、図３に示した内部ＲＡＭ領域に記
述し、さらにステップ３５に進んで、その内部ＲＡＭ領
域に記述したプログラムを実行して、プログラムカウン
タを上位アドレス側に移す。
【００２１】このように内部ＲＡＭ領域上で動作させる
のは、フラッシュメモリ１２上のプログラムによって、
「出力ポートＯｃを０から１に変更し、最上位アドレス
を変更する」こと、および「プログラムカウンタをファ
ームウエアの先頭に移す」ことは、不可能であり、プロ
グラムが暴走してしまうからである。
のは、フラッシュメモリ１２上のプログラムによって、
「出力ポートＯｃを０から１に変更し、最上位アドレス
を変更する」こと、および「プログラムカウンタをファ
ームウエアの先頭に移す」ことは、不可能であり、プロ
グラムが暴走してしまうからである。
【００２２】例えば、図３に示すように、アドレス０１
２３４で最上位アドレスを０から１に変更すると、プロ
グラムカウンタはアドレス１１２３５に移ってしまい、
アドレス０１２３５を実行することはできない。これに
対して、内部ＲＡＭ領域上で行えば、最上位アドレスを
変更しても、プログラムカウンタは次のアドレスを実行
することができる。
２３４で最上位アドレスを０から１に変更すると、プロ
グラムカウンタはアドレス１１２３５に移ってしまい、
アドレス０１２３５を実行することはできない。これに
対して、内部ＲＡＭ領域上で行えば、最上位アドレスを
変更しても、プログラムカウンタは次のアドレスを実行
することができる。
【００２３】図４のステップ３５でプログラムカウンタ
が上位アドレス側に移ると、図６のステップ５１に示す
ように、下位アドレス側から上位アドレス側に移動した
ことになり、上位アドレス実行処理５０が開始される。
この上位アドレス実行処理５０では、ＣＰＵ１１は、ま
ずステップ５２で、自分自身を初期設定し、次にステッ
プ５３に進んで、システム１０を立ち上げる。
が上位アドレス側に移ると、図６のステップ５１に示す
ように、下位アドレス側から上位アドレス側に移動した
ことになり、上位アドレス実行処理５０が開始される。
この上位アドレス実行処理５０では、ＣＰＵ１１は、ま
ずステップ５２で、自分自身を初期設定し、次にステッ
プ５３に進んで、システム１０を立ち上げる。
【００２４】次に、ＣＰＵ１１は、パソコン２０からの
ファームウエア書き換え要求を確認しながら、通常のシ
ステム制御を行う。すなわち、ステップ５４で、システ
ム１０を制御し、次にステップ５５に進んで、パソコン
２０からファームウエアの書き換え要求があるか否かを
判断し、書き換え要求がなければ、ステップ５４に戻っ
て、システム１０を制御する。
ファームウエア書き換え要求を確認しながら、通常のシ
ステム制御を行う。すなわち、ステップ５４で、システ
ム１０を制御し、次にステップ５５に進んで、パソコン
２０からファームウエアの書き換え要求があるか否かを
判断し、書き換え要求がなければ、ステップ５４に戻っ
て、システム１０を制御する。
【００２５】〔ファームウエアの書き換え〕システム制
御中にパソコン２０からファームウエアの書き換え要求
があると、ＣＰＵ１１は、ステップ５５からステップ５
６に進んで、まず、フラッシュメモリ１２上のファーム
ウエアを書き換えることを示すために、フラッシュメモ
リ１２にファームウエアが正しく記述されていないこと
をＥＥＰＲＯＭ１３に記録する。すなわち、ファームウ
エアが正しく記述されていないことを示す情報をＥＥＰ
ＲＯＭ１３に書き込む。
御中にパソコン２０からファームウエアの書き換え要求
があると、ＣＰＵ１１は、ステップ５５からステップ５
６に進んで、まず、フラッシュメモリ１２上のファーム
ウエアを書き換えることを示すために、フラッシュメモ
リ１２にファームウエアが正しく記述されていないこと
をＥＥＰＲＯＭ１３に記録する。すなわち、ファームウ
エアが正しく記述されていないことを示す情報をＥＥＰ
ＲＯＭ１３に書き込む。
【００２６】次に、ＣＰＵ１１は、図４のステップ３４
および３５で下位アドレス側から上位アドレス側に移動
したときと同様に、ステップ５７に進んで、「最上位ア
ドレスを１から０に変更し、ファームウエアの先頭から
始める」というプログラムを、内部ＲＡＭ領域に記述
し、さらにステップ５８に進んで、その内部ＲＡＭ領域
に記述したプログラムを実行して、プログラムカウンタ
を下位アドレス側に移す。内部ＲＡＭ領域上で動作させ
るのは、上述したのと同じ理由による。
および３５で下位アドレス側から上位アドレス側に移動
したときと同様に、ステップ５７に進んで、「最上位ア
ドレスを１から０に変更し、ファームウエアの先頭から
始める」というプログラムを、内部ＲＡＭ領域に記述
し、さらにステップ５８に進んで、その内部ＲＡＭ領域
に記述したプログラムを実行して、プログラムカウンタ
を下位アドレス側に移す。内部ＲＡＭ領域上で動作させ
るのは、上述したのと同じ理由による。
【００２７】このようにステップ５８でプログラムカウ
ンタが下位アドレス側に移ると、図４のステップ３１に
示すように、上位アドレス側から下位アドレス側に移動
したことになり、下位アドレス実行処理３０が開始され
る。
ンタが下位アドレス側に移ると、図４のステップ３１に
示すように、上位アドレス側から下位アドレス側に移動
したことになり、下位アドレス実行処理３０が開始され
る。
【００２８】この下位アドレス実行処理３０では、上述
した電源投入時またはリセット時と同様に、ＣＰＵ１１
は、まずステップ３２で、自分自身を初期設定し、次に
ステップ３３に進んで、ＥＥＰＲＯＭ１３に記録されて
いる情報から、フラッシュメモリ１２にファームウエア
が正しく記述されているか否かを判断する。
した電源投入時またはリセット時と同様に、ＣＰＵ１１
は、まずステップ３２で、自分自身を初期設定し、次に
ステップ３３に進んで、ＥＥＰＲＯＭ１３に記録されて
いる情報から、フラッシュメモリ１２にファームウエア
が正しく記述されているか否かを判断する。
【００２９】この上位アドレス側から下位アドレス側へ
の移動時には、図６のステップ５６でフラッシュメモリ
１２にファームウエアが正しく記述されていないことを
示す情報がＥＥＰＲＯＭ１３に書き込まれているので、
ＣＰＵ１１は、ステップ３３でファームウエアが正しく
記述されていないと判断し、ステップ３３から図５のス
テップ３６に進んで、システム１０を立ち上げ、パソコ
ン２０からの書き換え用の新たなファームウエアを受信
できる状態とする。
の移動時には、図６のステップ５６でフラッシュメモリ
１２にファームウエアが正しく記述されていないことを
示す情報がＥＥＰＲＯＭ１３に書き込まれているので、
ＣＰＵ１１は、ステップ３３でファームウエアが正しく
記述されていないと判断し、ステップ３３から図５のス
テップ３６に進んで、システム１０を立ち上げ、パソコ
ン２０からの書き換え用の新たなファームウエアを受信
できる状態とする。
【００３０】次に、ＣＰＵ１１は、ステップ３７で、そ
の新たなファームウエアの一部を受信し、さらにステッ
プ３８に進んで、「受信したデータを上位アドレス特定
領域に書き込む」というプログラムを、内部ＲＡＭ領域
に記述し、実行する。
の新たなファームウエアの一部を受信し、さらにステッ
プ３８に進んで、「受信したデータを上位アドレス特定
領域に書き込む」というプログラムを、内部ＲＡＭ領域
に記述し、実行する。
【００３１】次に、ＣＰＵ１１は、ステップ３９で、新
たなファームウエアを全て受信し、フラッシュメモリ１
２の上位アドレス特定領域Ａ１ｘに書き込んだか否かを
判断し、全て受信し、書き込んでいなければ、ステップ
３７および３８に戻って、ファームウエアの一部データ
の受信および書き込みを繰り返す。
たなファームウエアを全て受信し、フラッシュメモリ１
２の上位アドレス特定領域Ａ１ｘに書き込んだか否かを
判断し、全て受信し、書き込んでいなければ、ステップ
３７および３８に戻って、ファームウエアの一部データ
の受信および書き込みを繰り返す。
【００３２】そして、新たなファームウエアを全て受信
し、フラッシュメモリ１２の上位アドレス特定領域Ａ１
ｘに書き込んだら、ＣＰＵ１１は、ステップ３９からス
テップ４１に進んで、まず、フラッシュメモリ１２にフ
ァームウエアが正しく記述されていることをＥＥＰＲＯ
Ｍ１３に記録する。すなわち、ファームウエアが正しく
記述されていることを示す情報をＥＥＰＲＯＭ１３に書
き込む。
し、フラッシュメモリ１２の上位アドレス特定領域Ａ１
ｘに書き込んだら、ＣＰＵ１１は、ステップ３９からス
テップ４１に進んで、まず、フラッシュメモリ１２にフ
ァームウエアが正しく記述されていることをＥＥＰＲＯ
Ｍ１３に記録する。すなわち、ファームウエアが正しく
記述されていることを示す情報をＥＥＰＲＯＭ１３に書
き込む。
【００３３】次に、ＣＰＵ１１は、ステップ４２で、図
４のステップ３４と同様に、「最上位アドレスを０から
１に変更し、ファームウエアの先頭から始める」という
プログラムを、内部ＲＡＭ領域に記述し、さらにステッ
プ４３に進んで、図４のステップ３５と同様に、その内
部ＲＡＭ領域に記述したプログラムを実行して、プログ
ラムカウンタを上位アドレス側に移す。
４のステップ３４と同様に、「最上位アドレスを０から
１に変更し、ファームウエアの先頭から始める」という
プログラムを、内部ＲＡＭ領域に記述し、さらにステッ
プ４３に進んで、図４のステップ３５と同様に、その内
部ＲＡＭ領域に記述したプログラムを実行して、プログ
ラムカウンタを上位アドレス側に移す。
【００３４】〔ファームウエア書き換え中に電源がオフ
した場合〕図５のステップ３６〜３９におけるファーム
ウエア書き換え中に、システム１０の電源がオフになっ
ても、フラッシュメモリ１２の下位アドレス特定領域Ａ
０ｘの内容には全く影響がない。そのため、電源を再投
入すると、電源投入時にはフラッシュメモリ１２の最上
位アドレスを設定するＣＰＵ１１の出力ポートＯｃが０
となることによって、図４のステップ３１に示すよう
に、下位アドレス側から動作を開始し、ＣＰＵ１１は、
まずステップ３２で、自分自身を初期設定し、次にステ
ップ３３に進んで、ＥＥＰＲＯＭ１３に記録されている
情報から、フラッシュメモリ１２にファームウエアが正
しく記述されているか否かを判断する。
した場合〕図５のステップ３６〜３９におけるファーム
ウエア書き換え中に、システム１０の電源がオフになっ
ても、フラッシュメモリ１２の下位アドレス特定領域Ａ
０ｘの内容には全く影響がない。そのため、電源を再投
入すると、電源投入時にはフラッシュメモリ１２の最上
位アドレスを設定するＣＰＵ１１の出力ポートＯｃが０
となることによって、図４のステップ３１に示すよう
に、下位アドレス側から動作を開始し、ＣＰＵ１１は、
まずステップ３２で、自分自身を初期設定し、次にステ
ップ３３に進んで、ＥＥＰＲＯＭ１３に記録されている
情報から、フラッシュメモリ１２にファームウエアが正
しく記述されているか否かを判断する。
【００３５】そして、この場合には、電源がオフになる
前に図６のステップ５６でフラッシュメモリ１２にファ
ームウエアが正しく記述されていないことを示す情報が
ＥＥＰＲＯＭ１３に書き込まれているので、ＣＰＵ１１
は、ステップ３３でファームウエアが正しく記述されて
いないと判断し、ステップ３３から図５のステップ３６
に進んで、システム１０を立ち上げ、パソコン２０から
の書き換え用の新たなファームウエアを受信できる状態
とし、さらにステップ３７，３８に進んで、その新たな
ファームウエアを受信し、フラッシュメモリ１２の上位
アドレス特定領域Ａ１ｘに書き込む。
前に図６のステップ５６でフラッシュメモリ１２にファ
ームウエアが正しく記述されていないことを示す情報が
ＥＥＰＲＯＭ１３に書き込まれているので、ＣＰＵ１１
は、ステップ３３でファームウエアが正しく記述されて
いないと判断し、ステップ３３から図５のステップ３６
に進んで、システム１０を立ち上げ、パソコン２０から
の書き換え用の新たなファームウエアを受信できる状態
とし、さらにステップ３７，３８に進んで、その新たな
ファームウエアを受信し、フラッシュメモリ１２の上位
アドレス特定領域Ａ１ｘに書き込む。
【００３６】したがって、ファームウエアの書き換え中
に、システム１０の電源がオフになっても、電源を再投
入することによって、システム１０は確実に立ち上が
り、フラッシュメモリ１２上のファームウエアを書き換
えることができる。
に、システム１０の電源がオフになっても、電源を再投
入することによって、システム１０は確実に立ち上が
り、フラッシュメモリ１２上のファームウエアを書き換
えることができる。
【００３７】
【発明の効果】上述したように、この発明によれば、フ
ァームウエア書き換え中に電源がオフになっても、電源
を再投入することによって、システムを確実に立ち上げ
ることができ、フラッシュメモリ上のファームウエアを
書き換えることができるとともに、システムのコストダ
ウンを実現することができる。
ァームウエア書き換え中に電源がオフになっても、電源
を再投入することによって、システムを確実に立ち上げ
ることができ、フラッシュメモリ上のファームウエアを
書き換えることができるとともに、システムのコストダ
ウンを実現することができる。
【図１】この発明のシステム装置の一実施形態を示す図
である。
である。
【図２】この発明におけるフラッシュメモリの概念的な
アドレスマップを示す図である。
アドレスマップを示す図である。
【図３】この発明におけるフラッシュメモリおよびＣＰ
Ｕのアドレスマップの具体例を示す図である。
Ｕのアドレスマップの具体例を示す図である。
【図４】この発明における下位アドレス実行処理の一例
の一部を示すフローチャートである。
の一部を示すフローチャートである。
【図５】下位アドレス実行処理の一例の続きを示すフロ
ーチャートである。
ーチャートである。
【図６】この発明における上位アドレス実行処理の一例
を示すフローチャートである。
を示すフローチャートである。
１０…システム（システム装置）、１１…ＣＰＵ、Ｏｃ
…出力ポート、１２…フラッシュメモリ、１３…ＥＥＰ
ＲＯＭ、２０…パソコン（ファームウエア送信手段）、
Ａ０ｘ…下位アドレス特定領域、Ａ１ｘ…上位アドレス
特定領域
…出力ポート、１２…フラッシュメモリ、１３…ＥＥＰ
ＲＯＭ、２０…パソコン（ファームウエア送信手段）、
Ａ０ｘ…下位アドレス特定領域、Ａ１ｘ…上位アドレス
特定領域
Claims (5)
- 【請求項１】内部の第１特定領域にファームウエアが格
納され、第１特定領域とは別の第２特定領域にシステム
立ち上げプログラムおよびファームウエア書き換えプロ
グラムが格納されたフラッシュメモリ。 - 【請求項２】請求項１のフラッシュメモリを備え、前記
第１特定領域上のファームウエアを実行するとともに、
前記第２特定領域上のファームウエア書き換えプログラ
ムによって前記第１特定領域上のファームウエアを書き
換えるファームウエア使用システム装置。 - 【請求項３】請求項２のファームウエア使用システム装
置において、 当該システム装置の電源投入時には、前記第２特定領域
側から立ち上がり、前記第１特定領域にファームウエア
が正しく記述されていることが確認されたら、前記第１
特定領域側に移行するファームウエア使用システム装
置。 - 【請求項４】請求項２のファームウエア使用システム装
置において、 前記第１特定領域側で動作中に、ファームウエアの書き
換えが必要になったら、前記第２特定領域側に移行する
ファームウエア使用システム装置。 - 【請求項５】内部の第１特定領域にファームウエアが格
納され、第１特定領域とは別の第２特定領域にシステム
立ち上げプログラムおよびファームウエア書き換えプロ
グラムが格納されたフラッシュメモリの、前記第１特定
領域上のファームウエアを、前記第２特定領域上のファ
ームウエア書き換えプログラムによって書き換えるファ
ームウエア書き換え方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14570798A JPH11338690A (ja) | 1998-05-27 | 1998-05-27 | フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14570798A JPH11338690A (ja) | 1998-05-27 | 1998-05-27 | フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11338690A true JPH11338690A (ja) | 1999-12-10 |
Family
ID=15391271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14570798A Pending JPH11338690A (ja) | 1998-05-27 | 1998-05-27 | フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11338690A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7418542B2 (en) | 2004-10-14 | 2008-08-26 | Sharp Kabushiki Kaisha | Rewritable, nonvolatile memory, electronic device, method of rewriting rewritable, nonvolatile memory, and storage medium having stored thereon rewrite program |
| US7676670B2 (en) | 2005-09-08 | 2010-03-09 | Sony Corporation | Power supply control device and method, program, and recording/playback apparatus |
-
1998
- 1998-05-27 JP JP14570798A patent/JPH11338690A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7418542B2 (en) | 2004-10-14 | 2008-08-26 | Sharp Kabushiki Kaisha | Rewritable, nonvolatile memory, electronic device, method of rewriting rewritable, nonvolatile memory, and storage medium having stored thereon rewrite program |
| US7676670B2 (en) | 2005-09-08 | 2010-03-09 | Sony Corporation | Power supply control device and method, program, and recording/playback apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3838840B2 (ja) | コンピュータ | |
| JP2007122627A (ja) | 情報処理装置及びメモリ初期化方法 | |
| JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JP2000163268A (ja) | コンピュータ | |
| JP2005234872A (ja) | コンピュータ、コンピュータ起動方法、ｂｉｏｓプログラムおよび情報記憶媒体 | |
| JP3805195B2 (ja) | プログラム書き換え装置及びプログラム書き換え方法 | |
| JP2001034822A (ja) | 自動販売機の制御装置 | |
| JPH11338690A (ja) | フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 | |
| JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
| JPH10333898A (ja) | マイクロコンピュータ | |
| JPH09146774A (ja) | パーソナルコンピュータシステム | |
| JPH08305561A (ja) | ファームウエアダウンロード方法とその装置 | |
| JP2005050079A (ja) | サーバ装置、ｂｉｏｓ更新プログラム、初期起動プログラム、及びｂｉｏｓ更新方法 | |
| JP2001273143A (ja) | 電子制御装置 | |
| JP2003288213A (ja) | ブートプログラム記憶装置、電子機器のブートプログラム記憶方法 | |
| JP2005128613A (ja) | 画像形成装置 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JPH08161160A (ja) | 光ディスク再生装置のファームウエア更新方法 | |
| JPH09265399A (ja) | Ｂｉｏｓ書き込み方法 | |
| JP2004355310A (ja) | 画像処理装置 | |
| JP2003122575A (ja) | 情報処理装置 | |
| JPH08101794A (ja) | ファームウェアのプログラム書き換え方式 | |
| JP2003242046A (ja) | 情報処理装置、情報処理装置の動作方法及びプログラム | |
| JP2006243810A (ja) | マイクロコンピュータシステム | |
| KR19990077915A (ko) | 이중 운영 시스템을 가지는 컴퓨터 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071106 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080312 |