JP2003288213A - ブートプログラム記憶装置、電子機器のブートプログラム記憶方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明はブートプログラムを更新する際に、こ
の更新処理が正常に終了しなかった場合でも起動が可能
なシステムを提供することを目的とする。 【解決手段】ブートプログラムの更新処理のためにメモ
リ１にブートプログラムを領域２４に記憶し、一時ブー
トプログラムを領域２６に記憶し、且つ、実行される一
時ブートプログラムへのジャンプ命令を領域２１に記憶
し、リセット時に領域２１に記憶されたジャンプ命令に
よって一時ブートプログラムへジャンプし、ブートプロ
グラムの領域２４に対する更新処理が正常に終了しなか
った場合は、一時ブートプログラムによってシステムを
起動するブートプログラム記憶装置を以って課題の解決
に当たる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ブートプログラム
（起動プログラム）をメモリに記憶し、このプログラム
に基づいて電子機器を起動するシステムに関する。

【０００２】

【従来の技術】本発明の従来技術を開示する文献とし
て、特許公開２００１−２０９５４３号公報（公開日：
平成１３年１１月３０日）がある。

【０００３】本公報には、パソコン等の電子機器のシス
テムに用いられるフラッシュメモリに格納したフラッシ
ュメモリ書き換えプログラム（ブートプログラム）を更
新する際に、本プログラムを所定のバックアップ領域に
格納し、正規のブートプログラムが書き込まれるまで
は、このバックアッププログラムにて起動を実行すると
いう手法が開示されている。

【０００４】しかしながら、従来の技術においては、正
規のブートプログラムの更新処理が正常に終了しなかっ
た場合に、バックアッププログラムが機能しない、よっ
て、この場合は、システムは起動しないという問題があ
る。

【０００５】

【発明が解決しようとする課題】従来の技術によればブ
ートプログラムを更新する際に、更新処理が正常に終了
しなかった場合は、システムが起動しないという問題点
があった。

【０００６】本発明は、ブートプログラムを更新する際
に、この更新処理が正常に終了しなかった場合でも起動
が可能なシステムを提供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に本発明のブートプログラム記憶装置は、メモリと、前
記メモリ内の複数の記憶領域における第１の記憶領域に
ブートプログラムを記憶する第１のブートプログラム記
憶手段と、前記メモリ内の複数領域における第２の記憶
領域に第２のブートプログラムを記憶する第２のブート
プログラム記憶手段と、前記メモリの第３の記憶領域
に、前記第２のブートプログラムに対するジャンプ命令
を記憶するジャンプ命令記憶手段と、前記第１のブート
プログラムによるブート処理が実行できなかった場合
は、前記ジャンプ命令に基づいて、前記第２のブートプ
ログラムにてブート処理を実行するブート処理実行手段
を具備したことを特徴とする。

【０００８】上記課題を解決するために本発明の電子機
器のブートプログラム記憶方法は、メモリを備える電子
機器のブートプログラム記憶方法であって、前記メモリ
内の複数の記憶領域における第１の記憶領域にブートプ
ログラムを記憶する第１のブートプログラム記憶ステッ
プと、前記メモリ内の複数領域における第２の記憶領域
に第２のブートプログラムを記憶する第２のブートプロ
グラム記憶ステップと、前記メモリの第３の記憶領域
に、前記第２のブートプログラムに対するジャンプ命令
を記憶するジャンプ命令記憶ステップと、前記第１のブ
ートプログラムによるブート処理が実行できなかった場
合は、前記ジャンプ命令に基づいて、前記第２のブート
プログラムにてブート処理を実行するブート処理実行ス
テップを具備したことを特徴とする。

【０００９】

【発明の実施の形態】本発明の実施の形態について説明
するために、図１〜図６を用いて説明する。

【００１０】図１は、本発明のブートプログラム記憶装
置を採用した電子機器のブロック図である。

【００１１】この電子機器は、パーソナルコンピュータ
や、ＰＤＡ（パーソナルデジタルアシスタント）等の情
報機器である。

【００１２】この電子機器は、ブートプログラムを格納
するフラッシュメモリ１、システム全体を制御するＣＰ
Ｕ（中央演算処理装置）２、ＣＰＵ動作時にデータやプ
ログラムを展開するためのＲＡＭバッファ３、オペレー
タがコマンドやデータを入力する際に使用する操作部４
及び、ＣＰＵ２で処理したデータを表示する表示部５と
からなる。

【００１３】これらの各ブロックは、内部バス６で結ば
れており、各ブロックはこの内部バス６を介して相互に
データの交信を行っている。

【００１４】本発明では、図１のブロック図における電
子機器のフラッシュメモリ１に対して、この電子機器を
起動するブート処理のためのブートプログラムを更新す
る際に、このブートプログラムが正常に更新されなかっ
た場合に、電子機器を起動する別のブートプログラムを
起動可能な状態にすることを趣旨としている。

【００１５】このブートプログラムの更新方法について
図２を用いて説明する。

【００１６】図２は、フラッシュメモリ１のメモリマッ
プを示すものである。

【００１７】図２のフラッシュメモリは下位アドレスか
ら上位アドレスに渡って、複数のブロックが設けられて
いる。

【００１８】こ複数のブロックは同じ容量に設定されて
おり、ブロック単位でアクセスを行う場合、所定のアド
レス値の整数倍にアドレスを設定することにより容易に
アクセスが可能である。

【００１９】先頭ブロックであるブロック２３は、正規
のブートプログラムが記憶されるブートプログラム領域
２４が設けられている。これに続く次のブロックはブロ
ック２５である。

【００２０】このブロック２５には、更新処理が正常に
終了しなかったとき、システムを起動する一時ブートプ
ログラムが記憶される一時ブートプログラム領域２６が
設けられている。

【００２１】また、ブロック２３には、一時ブートプロ
グラムにアクセスするためのジャンプ命令が記憶される
ジャンプ命令領域２１と、ブートプログラム領域２３の
正規のブートプログラムが実行されたか否かを示すフラ
グを記憶するフラグ領域２２が設けられている。

【００２２】ジャンプ命令領域２１はＣＰＵ２がリセッ
トした直後に実行されるメモリ１内のアドレスを開始位
置としており、電源立ち上げ等で電子機器がリセットさ
れたときは先ず、このジャンプ命令領域２１のデータが
読み取られジャンプ命令が実行される。

【００２３】ジャンプ命令が実行される場合は、ブート
プログラム領域２４に対して正規のブートプログラムが
正常に記憶されなかった場合であって、このときは、ジ
ャンプ命令によって一時ブートプログラムが代わりにブ
ート処理を行う。

【００２４】次に、本発明の電子機器のメモリに対する
ブートプログラムの更新処理手順について詳細に説明す
る。

【００２５】図３は、ブートプログラムの更新処理シー
ケンスを示すフローチャートである。

【００２６】本フローチャートはステップＳ１〜Ｓ４の
合計４ステップからなる。

【００２７】ステップＳ１は本フローチャートの開始ス
テップを示す。

【００２８】ステップＳ２は、予めメモリ１のブロック
２３に既に記憶されたブートプログラムを含むデータを
消去するステップである。

【００２９】メモリ１はフラッシュメモリであるのでそ
の性質上、データを書き換えるために、予め記憶する領
域をブロック単位で消去する処理を行う必要がある。消
去処理が行われたブロックの全ビットの値は”１”とな
る。

【００３０】ステップ１においてブロック２３の消去処
理が終了すると、ステップＳ３へとシーケンスは移行
し、このブロック２３内のブートプログラム領域２４へ
正規のブートプログラムを記憶する。

【００３１】ステップＳ３において、ブートププログラ
ムの記憶が終了した場合は、次段の終了処理のステップ
Ｓ４へとシーケンスは移行する。

【００３２】このように、ブートプログラムの更新処理
は実行されるのだが、この更新処理の最中に電源が遮断
されたりすると、ブートプログラムの記憶は失敗する。

【００３３】また、このブートプログラムの記憶の失敗
は、プログラムカウンタを誤動作させる原因となる。

【００３４】本発明ではこのようにブートプログラムの
更新が失敗した場合の救済処理のために、この正規のブ
ートプログラムと同じ起動機能を有する第２のブートプ
ログラムである一時ブートプログラムと、このプログラ
ムにアクセスするためのジャンプ命令を記憶するための
シーケンスを実行する。

【００３５】図４は、一時ブートプログラムとジャンプ
命令記憶の手順を示すフローチャートである。

【００３６】本フローチャートはステップＳ５〜ステッ
プＳ１２の計８ステップにて構成されている。

【００３７】ステップＳ５は本フローチャートの開始ス
テップを示す。

【００３８】ステップＳ６は一時ブートプログラムを記
憶するための記憶領域であるブロック２５の全ビットの
値を”１”に変換し、全領域を消去する処理を行うステ
ップである。

【００３９】ステップＳ７は消去済みのブロック２５の
領域における一時ブートプログラム領域２６に対して、
一時ブートプログラムの記憶を行うステップである。

【００４０】ステップＳ８は既に記憶済みのブートプロ
グラムを更新するために、このブートプログラムを含む
ブロック２３を消去するステップである。

【００４１】ステップＳ９はステップＳ７において記憶
した一時ブートプログラムへアクセスするためのジャン
プ命令をブロック２３の先頭アドレスから開始されるジ
ャンプ命令領域２１へ記憶するステップである。

【００４２】ステップＳ１０は同じくブロック２３内の
ブートプログラム領域２４に新しいブートプログラムを
記憶するステップである。

【００４３】このとき、ジャンプ領域２１には、ジャン
プ命令が記憶されたままの状態が維持される。また、ブ
ロック２３内にはブートプログラムの記憶が正常に書き
込まれたか否かを示すフラグを書き込むフラグ領域２２
が予め確保される。

【００４４】このように、新しいブートプログラムが正
常にブロック２４に書き込まれると、処理は次段のステ
ップＳ１１へと移行する。

【００４５】このステップＳ１１においては、前段のス
テップＳ１０において新しいブートプログラムが正常に
記憶されたことにより、不要となったジャンプ命令の消
去処理を行う。

【００４６】ステップＳ１０において、新しいブートプ
ログラムが正常に記憶されなかった場合は、電源立ち上
げ時にメモリの先頭アドレスによって指定されるジャン
プ命令に基づいて、一時ブートプログラムにアクセスが
行われ、一時ブートプログラムによってシステムを起動
するブート処理が行われるが、新しいブートプログラム
が正常に記憶された場合は、ブート処理を一時ブートプ
ログラムにて実行する必要がないので、ジャンプ命令は
削除されることになる。

【００４７】このようにして、本発明の電子機器では、
ブートプログラムの更新処理が正常に終了しなかった場
合においても一時ブートプログラムによってシステムの
起動が行える。

【００４８】図３に示されるシーケンスのステップＳ１
１において、ジャンプ命令が削除できるか否かは、正規
のブートプログラムが正常に記憶されたか否かを判定し
なければ決定できない。

【００４９】この判定は正規のブートプログラムが正常
に起動されたか否かによって行われる。

【００５０】次に、正規のブートプログラムが正常に起
動されたか否かによって判定するシーケンスについて図
5を用いて説明する。

【００５１】図５は、ブートプログラムが正常起動を判
定しジャンプ命令の削除を自動的に実行するシーケンス
のフローチャートである。

【００５２】このフローチャートはステップＳ１３〜ス
テップＳ２１の９ステップからなる。

【００５３】ステップＳ１３は本フローチャートの開始
ステップである。

【００５４】ステップＳ１４はフラグ領域２２に記憶さ
れたデータをそのまま維持するステップである。

【００５５】ステップＳ１５は、電子機器のリセットボ
タンが押され、リセット処理が行われた後、ジャンプ命
令に従って一時ブートプログラムへジャンプするステッ
プである。

【００５６】ステップＳ１６はフラグ領域２２のデータ
がＦＦＦＦＦＦＦＦｈであるか否かを判定するステップ
である。

【００５７】このとき、フラグ領域２２のデータがＦＦ
ＦＦＦＦＦＦｈである場合（Yes）の場合は、次段のス
テップＳ１７へとシーケンスは移行する。

【００５８】ステップＳ１７はフラグ領域２２にＦＦＦ
ＦＦＦＦＦｈ以外の値を設定して、フラグ領域２２へと
記憶するステップである。

【００５９】ステップＳ１７にてフラグ領域２２へのデ
ータの更新記憶が終了すると、ステップＳ１８へとシー
ケンスは移行する。

【００６０】ステップＳ１８は、新しい正規のブートプ
ログラムに対するアクセスを行うステップである。

【００６１】ステップＳ１９は、ステップＳ１８におい
てアクセスした新しい正規のブートプログラムを実行
し、新しく記憶されたブートプログラムが正常に起動し
た場合は、不要になったジャンプ命令を削除するステッ
プである。

【００６２】無論、新しく記憶されたブートプログラム
が正常起動しなかった場合は、ジャンプ命令を削除する
ことはない。

【００６３】ステップＳ１９におけるシーケンスの処理
の終了後は、シーケンスは終了ステップＳ２０へと移行
する。

【００６４】本シーケンス初回実行時は、フラグ領域Ｓ
１４のデータの値が消去処理したときに記憶されるデー
タの値と同じであるので、その値は、ＦＦＦＦＦＦＦＦ
ｈとなっているので、ステップＳ１６〜ステップＳ２０
の一連のシーケンス処理が必ず行われる。

【００６５】ただし、一度はステップＳ１６〜ステップ
Ｓ２０の一連のシーケンス処理が行われると、フラグ領
域２２のデータ値はステップＳ１３において必ず変更さ
れる。

【００６６】次に、２回目以降のシーケンスの処理につ
いて説明する。

【００６７】前述の通り、ステップＳ１５において、リ
セット後、一時ブートプログラムへのアクセスを実行し
待機状態となるのだが、１回目のシーケンス実行のステ
ップＳ１９において、一時ブートプログラムの正常起動
が確認された場合はジャンプ命令が存在しない。

【００６８】よって、一時ブートプログラムへのアクセ
スを行わず新しく更新された正規のブートプログラムに
よってシステムの起動を行うブート処理が実行される。

【００６９】しかしながら、ステップＳ１９において一
時ブートプログラムの正常起動されなかった場合は、ジ
ャンプ命令に従って一時ブートプログラムへアクセスし
待機状態となる。

【００７０】ステップＳ１６において、フラグ領域２２
のデータはＦＦＦＦＦＦＦＦｈとならないので、必ず、
次段のステップＳ２１へとシーケンスは移行する。

【００７１】ステップＳ２１は一時ブートプログラムか
らのブート処理を行うステップである。

【００７２】ステップＳ２１の終了後はステップＳ２０
の終了ステップへと移行する。

【００７３】このように、２回目以降のシーケンスの実
行においては、初回のシーケンスの実行において正規の
ブートログラムが正常起動できなかった場合は、一時ブ
ートプログラムによるブート処理が行われ、初回のシー
ケンスの実行において、正規のブートログラムが正常起
動できた場合は、この正規のブートプログラムによるブ
ート処理が実行される。

【００７４】また、図３に示されるシーケンスのステッ
プＳ１１において、ジャンプ命令を削除するか否かにつ
いて、ユーザーの機能選択によって処理を実行しても良
い。

【００７５】このシーケンスについて、図6を用いて説
明する。図６は、ジャンプ命令の削除をユーザー判断に
よって行うシーケンスを示すフローチャートである。

【００７６】このフローチャートはステップＳ２６〜ス
テップＳ３３の計７ステップからなる。

【００７７】ステップＳ１はこのフローチャートの開始
ステップである。

【００７８】ステップＳ２７は一時ブートプログラムへ
ジャンプし待機状態にとなるステップである。

【００７９】ステップＳ２８はユーザーによる機能の選
択を促す機能選択ステップである。

【００８０】ここで、ユーザーが選択可能な機能は一時
ブートプログラムからのブート処理実行と、新しいブー
トプログラムからのブート処理実行と、一時ブートプロ
グラムへジャンプ命令削除である。

【００８１】このステップにおいて、ユーザーが機能を
選択すると、次段のステップＳ２９の判定ステップへと
移行する。

【００８２】このステップでは、判定結果に応じて次段
の選択肢となっているステップＳ３０〜ステップＳ３２
のうちいずれかひとつのステップにシーケンスの処理は
移行する。

【００８３】一時ブートプログラムからのブート処理実
行が選択された場合は、ステップＳ３０へとシーケンス
は移行し、新しいブートプログラムからのブート処理実
行が選択された場合は、ステップＳ３１へとシーケンス
は移行し、一時ブートプログラムへジャンプ命令削除が
選択された場合はステップＳ３２へとシーケンスは移行
する。

【００８４】そして、各ステップＳ３０〜Ｓ３２はそれ
ぞれ選択されたシーケンスの処理が実行される。

【００８５】これらの処理実行後は、終了ステップであ
るステップＳ３３へとシーケンスの処理は移行する。

【００８６】以上、説明したように本発明では、新しい
正規のブートプログラムの実行が正しく行われた場合は
ジャンプ命令の削除を、新しい正規のブートプログラム
の実行が正しく行われなかった場合は一時ブートプログ
ラムの実行をユーザーリクエストに応じて行うことがで
きる。

【００８７】ところで、本発明の電子機器はＣＰＵ２
が、全ビット数”０”（０００００００００ｈ）のオー
ル１コードと、全ビット数”１”（ＦＦＦＦＦＦＦＦ
ｈ）のオール０コードがＮＯＰ（No-Operation Instruc
tion:非実行命令）と解釈する場合を想定している。

【００８８】しかし、本発明は、オール１コードあるい
はオール０コードのいずれか一方がＮＯＰとして定義さ
れていないＣＰＵを採用したシステムにも適用が可能で
ある。

【００８９】オール１コードがＮＯＰとして定義されて
いないＣＰＵにおいて、ブートプログラムの記憶処理の
最中に、電源が停止するようなトラブルが発生したとし
ても、ジャンプ命令さえフェッチ可能な状態であれば一
時ブートプログラムからのブート処理が可能である。

【００９０】オール０コードがＮＯＰとして定義されて
いないＣＰＵにおいては、ジャンプ命令を削除するので
はなく、更新後の正規のブートプログラムへのジャンプ
命令へと変更する場合は、ジャンプ命令のコードを数ビ
ットの値を１から０へと変更するだけで容易に正規のブ
ートプログラムへのジャンプ命令に変更することができ
る。

【００９１】ジャンプ命令の変更はビット単位で行わ
れ、且つ、正規のブートプログラムが記憶されているブ
ロック２３の先頭アドレスと、一時ブートプログラムが
記憶されたブロック２５の先頭アドレスと差分は通常２
のべき乗となる。

【００９２】よって、正規のブートプログラムと一時ブ
ートプログラムの先頭アドレスの差分も２のべき乗とな
るように調整することが容易であることから、ジャンプ
命令のアドレス指定部分のビットを１から０へ変更する
だけで、容易に正規のブートプログラムへのジャンプ命
令に変更することができる。

【００９３】このように、本発明の実施の形態において
は、電子機器における起動用ブートプログラムの更新の
際に電源停止等のトラブルが発生したとしても、一時ブ
ートプログラムによって、システムの起動が実行される
ので、トラブルの発生時もシステムが起動しなくなるこ
とのないブートプログラム記憶装置を提供することがで
きる。

【００９４】また、とりわけ、ブート処理専用のＲＯＭ
を持たないシステムに本発明は好適である。

【００９５】

【発明の効果】以上説明したように、ブートプログラム
を更新する際に、この更新処理が正常に終了しなかった
場合でも起動が可能なシステムを提供することができ
る。

【図面の簡単な説明】

【図１】本発明の電子機器のブロック図

【図２】フラッシュメモリ１のメモリマップ

【図３】正規のブートプログラムの更新処理を示すフロ
ーチャート

【図４】一時ブートプログラムとジャンプ命令記憶の手
順を示すフローチャート

【図５】ブートプログラムが正常起動を判定しジャンプ
命令の削除を自動的に実行するシーケンスのフローチャ
ート

【図６】ジャンプ命令の削除をユーザー判断によって行
うシーケンスを示すフローチャート

【符号の説明】

１… …フラッシュメモリ ２… …ＣＰＵ ２１… …ジャンプ命令領域 ２２… …フラグ領域 ２３… …ブロック ２４… …ブートプログラム領域 ２５… …ブロック ２６… …一時ブートプログラム領域

Claims (9)

【特許請求の範囲】
1. 【請求項１】メモリと、前記メモリ内の複数の記憶領域
   における第１の記憶領域にブートプログラムを記憶する
   第１のブートプログラム記憶手段と、 前記メモリ内の複数領域における第２の記憶領域に第２
   のブートプログラムを記憶する第２のブートプログラム
   記憶手段と、 前記メモリの第３の記憶領域に、前記第２のブートプロ
   グラムに対するジャンプ命令を記憶するジャンプ命令記
   憶手段と、 前記第１のブートプログラムによるブート処理が実行で
   きなかった場合は、前記ジャンプ命令に基づいて、前記
   第２のブートプログラムにてブート処理を実行するブー
   ト処理実行手段を具備したことを特徴とするブートプロ
   グラム記憶装置。
2. 【請求項２】前記第１のブートプログラムによって、ブ
   ート処理が実行できた場合、前記第３の領域に記憶した
   ジャンプ命令を削除するジャンプ命令削除手段を具備し
   たことを特徴とする請求項１記載のブートプログラム記
   憶装置。
3. 【請求項３】電源がイネーブルになった場合、前記メモ
   リの先頭アドレスの記憶領域からアクセスを開始する先
   頭アドレスアクセス開始手段と、 前記先頭アドレスから始まる前記第３の記憶領域に前記
   ジャンプ命令を記憶したことを特徴とする請求項１記載
   のブートプログラム記憶装置。
4. 【請求項４】前記第１の領域に第１のブートプログラム
   を記憶する前に第１の領域の消去処理を行い、前記第２
   の領域に第２のブートプログラムを記憶する前に第２の
   領域の消去処理を行う領域消去手段を具備したことを特
   徴とする請求項１記載のブートプログラム記憶装置。
5. 【請求項５】前記メモリにはフラグを記憶する第４の記
   憶領域を設けるフラグ領域設定手段と、 前記ブート実行手段は、前記フラグが第１の値の場合、
   前記第１のブートプログラムに基づいてブート処理を行
   い、前記フラグが第２の値の場合、前記第２のブートプ
   ログラムに基づいて行う前記ブート実行手段と、 前記第１のブートプログラムを実行する場合は前記フラ
   グの値を第２の値に変更するフラグ変更手段と、 前記第１のブートプログラムによるブート処理が実行で
   きた場合、前記ジャンプ命令を削除する制御手段を具備
   したことを特徴とする請求項１記載のブートプログラム
   記憶装置。
6. 【請求項６】前記第１のブートプログラムを実行する
   か、前記第２のブートプログラムを実行するか、前記ジ
   ャンプ命令を削除するか否かを決定する機能選択手段を
   具備したこと特徴とする請求項１記載のブートプログラ
   ム記憶装置。
7. 【請求項７】前記第１の記憶領域に消去処理行った場
   合、前記第１の領域に全ビットの値が”１”のオール１
   コードを記憶する前記消去手段と、 前記第１の領域に記憶されたオール１コードを、制御を
   変えない命令として実行するＣＰＵとを具備したことを
   特徴とする請求項５記載のブートプログラム記憶装置。
8. 【請求項８】オール０コードを、制御を変えない命令と
   して実行しないＣＰＵと、 前記第２のブートプログラムに対する前記ジャンプ命令
   のコードを構成するビットデータの一部を変更し、第１
   のブートプログラムへのジャンプ命令に変更するジャン
   プ命令変更手段とを具備したことを特徴とする請求項１
   記載のブートプログラム記憶装置。
9. 【請求項９】メモリを備える電子機器のブートプログラ
   ム記憶方法であって、 前記メモリ内の複数の記憶領域における第１の記憶領域
   にブートプログラムを記憶する第１のブートプログラム
   記憶ステップと、 前記メモリ内の複数領域における第２の記憶領域に第２
   のブートプログラムを記憶する第２のブートプログラム
   記憶ステップと、 前記メモリの第３の記憶領域に、前記第２のブートプロ
   グラムに対するジャンプ命令を記憶するジャンプ命令記
   憶ステップと、 前記第１のブートプログラムによるブート処理が実行で
   きなかった場合は、前記ジャンプ命令に基づいて、前記
   第２のブートプログラムにてブート処理を実行するブー
   ト処理実行ステップを具備したことを特徴とする電子機
   器のブートプログラム記憶方法。