JP3268130B2 - フラッシュｅｅｐｒｏｍを用いたデータ処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばマイコン組込
み型のＩ／Ｏコントローラなどのデータ処理装置に関
し、特にフラッシュＥＥＰＲＯＭを有し、そのフラッシ
ュＥＥＰＲＯＭのプログラムを実行するデータ処理装置
に関する。

【０００２】

【従来の技術】一般に、コンピュータシステムにおいて
は種々のＩ／Ｏコントローラが設けられている。これら
Ｉ／Ｏコントローラのほどんは、マイコン組込み型のイ
ンテリジェントなデバイスによって構成されており、マ
イクロプロセッサ、ＲＯＭ、ＲＡＭ、およびＥＥＰＲＯ
Ｍなどを内蔵している。

【０００３】Ｉ／Ｏコントローラは、ＲＯＭに格納され
たプログラムを実行することによって動作する。ＲＡＭ
はマイクロプロセッサの作業エリアとして使用され、ま
たＥＥＰＲＯＭはＩ／Ｏコントローラの機能を特定する
パラメータなどの制御情報の格納に利用される。ＥＥＰ
ＲＯＭに格納された制御情報はホストシステムからロー
ドされるデータによって変更され、これによって例えば
システム起動時などにおけるＩ／Ｏコントローラの動作
を制御する事ができる。

【０００４】このように、従来では、プログラムと制御
情報をそれぞれその特性に合わせて物理的に異なるメモ
リ上に格納していた。このため、部品点数は増加するも
のの、制御情報やプログラムの信頼性は比較的高く維持
することができる。

【０００５】しかし、その反面、ＲＯＭプログラムをバ
ージョンアップする場合にはＲＯＭを交換する必要があ
るなどの不具合もある。そこで、最近では、ＲＯＭの代
りにフラッシュＥＥＰＲＯＭが用いられるようになって
いる。フラッシュＥＥＰＲＯＭはブロック単位で書き換
え可能であり、これを使用ればオンボード上でプログラ
ムを容易に書き替える事ができる。

【０００６】また、フラッシュＥＥＰＲＯＭに制御情報
も格納すれば、従来使用していたＥＥＰＲＯＭが不用と
なり、部品点数の削減も可能となる。しかしながら、フ
ラッシュＥＥＰＲＯＭはブロック単位でデータ消去が行
われるので、書き替え途中に電源遮断や他の何らかのエ
ラーなどが発生すると全ての制御情報が破壊されてしま
うという危険がある。このため、現在では、フラッシュ
ＥＥＰＲＯＭを使用した場合の信頼性の向上が要求され
ている。

【０００７】

【発明が解決しようとする課題】従来では、ＲＯＭの代
りにフラッシュＥＥＰＲＯＭを用いることでプログラム
の書き替え可能な構成にする事はできるが、信頼性の問
題からＥＥＰＲＯＭを別個に設ける必要があり、十分に
部品点数を削減することはできなかった。

【０００８】この発明はこのような点に鑑みてなされた
もので、フラッシュＥＥＰＲＯＭの書き替え途中に電源
遮断や他の何らかのエラーなどが発生しても制御情報の
破壊を防止できるようにし、従来のＲＯＭおよびＥＥＰ
ＲＯＭ機能をフラッシュＥＥＰＲＯＭのみによって実現
することができるデータ処理装置を提供することを目的
とする。

【０００９】

【課題を解決するための手段】この発明は、第１に、ブ
ロック単位でデータの消去可能なフラッシュＥＥＰＲＯ
Ｍを有し、そのフラッシュＥＥＰＲＯＭのプログラムを
実行するデータ処理装置において、前記フラッシュＥＥ
ＰＲＯＭに設けられた、少なくとも前記データ処理装置
が実行するプログラムが記憶されるブロックと、前記プ
ログラムを書き換えるための書替えプログラムが記憶さ
れるブロックと、前記データ処理装置の制御情報がそれ
ぞれ記憶される第１および第２の制御情報ブロックと、
前記データ処理装置内に設けられ、少なくとも第１およ
び第２のバッファを有するＲＡＭと、前記制御情報の更
新時に、外部から転送された新たな制御情報を前記ＲＡ
Ｍの第１のバッファに格納する手段と、前記データ処理
装置の動作により、前記第１のバッファに格納された制
御情報に付加すべき書き換え回数をカウントアップし
て、その書き替え回数情報と前記新たな制御情報を前記
第１のバッファから前記第２のバッファにコピーし、次
に前記制御情報のチェックサムを生成し、その生成され
たチェックサム、前記書き替え回数情報、および前記制
御情報からなる制御情報ブロックを、ブロック消去した
前記第１の制御情報ブロックに書き込み、その後、当該
制御情報ブロックをブロック消去した前記第２の制御情
報ブロックに書き込む手段とを具備することを特徴とす
る。また、この発明は、第２に、ブロック単位でデータ
の消去可能なフラッシュＥＥＰＲＯＭを有し、そのフラ
ッシュＥＥＰＲＯＭのプログラムを実行するデータ処理
装置において、前記フラッシュＥＥＰＲＯＭに設けら
れ、少なくとも、前記データ処理装置が実行するプログ
ラムが記憶されるブロックと、前記プログラムを書き換
えるための書替えプログラムが記憶されるブロックと、
前記データ処理装置の制御情報がそれぞれ記憶され、且
つ前記プログラム実行時のログ情報がシーケンシャルに
書き込まれるエリアを各々が有する第１および第２の制
御情報・ログブロックと、前記データ処理装置内に設け
られ、少なくとも第１および第２のバッファを有するＲ
ＡＭと、前記制御情報の更新時に、外部から転送された
新たな制御情報を前記ＲＡＭの第１のバッファに格納す
る手段と、前記データ処理装置の動作により、前記第１
のバッファに格納された制御情報に付加すべき書き 換え
回数をカウントアップして、その書き替え回数情報と前
記新たな制御情報を前記第１のバッファから前記第２の
バッファにコピーし、次に前記制御情報のチェックサム
を生成する手段と、前記第１の制御情報・ログブロック
の前記ログ情報を前記第２のバッファに読み出して、前
記制御情報に前記ログ情報を付加し、前記第１の制御情
報・ログブロックをブロック消去する手段と、前記ブロ
ック消去した前記第１の制御情報・ログブロックに前記
制御情報と前記ログ情報と前記チェックサム、前記書き
替え回数とでなる制御情報ブロックを書き込む手段と、
前記第２の制御情報・ログブロックの前記ログ情報を前
記第２のバッファに読み出して、前記制御情報に前記ロ
グ情報を付加し、前記第２の制御情報・ログブロックを
ブロック消去する手段と、前記ブロック消去した前記第
２の制御情報・ログブロックに前記制御情報と前記ログ
情報と前記チェックサム、前記書き替え回数とでなる制
御情報ブロックを書き込む手段とを具備することを特徴
とする。

【００１０】第１のデータ処理装置によれば、データ処
理装置のプログラム、その書き替えプログラム、および
制御情報を同じフラッシュＥＥＰＲＯＭに内に格納する
ことができるため部品点数が少なくて済み、しかも制御
情報の更新処理時においても、新たな制御情報を格納す
る第１のバッファとフラッシュＥＥＰＲＯＭへの書き込
み用の第２のバッファとから成る二重化されたＲＡＭバ
ッファを使用し、且つ更新された書き換え回数情報と共
に制御情報を第１および第２の２つの制御情報ブロック
に二重化して記憶する構成となっているため、更新処理
中に障害が発生しても片方の制御情報は消失されずに保
持されることから、その制御情報を使用して処理するこ
とが出来る。また、第２のデータ処理装置によれば、デ
ータ処理装置のプログラム、その書き替えプログラム、
および制御情報を同じフラッシュＥＥＰＲＯＭに内に格
納することができるため部品点数が少なくて済み、しか
も制御情報のみ二重化構成とし、ログ情報はシリアルに
記憶する構成とし、制御情報の更新時には、ログ情報を
一旦バッファに移して新たな制御情報にログ情報を付加
して書き込む構成とすることにより、制御情報とログ情
報を合わせて記憶する構成とすることが出来る。

【００１１】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１にはこの発明の一実施例に係るコンピュー
タシステム全体の構成が示されている。このコンピュー
タシステムは、ＣＰＵ１１、メインメモリ１２、システ
ムＲＯＭ１３、およびＩ／Ｏコントローラ１４を備えて
いる。Ｉ／Ｏコントローラ１４は、このシステムに設け
られるディスプレイモニタ、ハードディスク装置、ＲＳ
２３２Ｃデバイス、フロッピーディスク装置などの各種
Ｉ／Ｏを制御するためのマイコン組み込み型の装置であ
り、図示のように、ホストシステムインタフェース１４
１、各種Ｉ／Ｏに結合される複数のＩ／Ｏインタフェー
ス１４２、マイクロプロセッサ１４３、ＲＡＭ１４４、
およびフラッシュＥＥＰＲＯＭ１４５を備えている。

【００１２】ＲＡＭ１４４は、マイクロプロセッサ１４
３の作業領域として使用されるものであり、ここには２
つのバッファＡとバッファＢの２つのバッファが確保さ
れている。これらバッファは、フラッシュＥＥＰＲＯＭ
１４５のデータ更新などのために利用される。

【００１３】フラッシュＥＥＰＲＯＭ１４５は、Ｉ／Ｏ
コントローラ１４のＲＯＭプログラムおよび制御情報格
納用のＥＥＰＲＯＭの機能を実現するために設けられた
ものであり、例えば１２８Ｋバイトの容量を持つチップ
によって実現されている。

【００１４】このフラッシュＥＥＰＲＯＭ１４はブロッ
ク１〜ブロック４の４個の消去ブロックに分割されてお
り、ブロック１は８Ｋバイト、ブロック２は４Ｋバイ
ト、ブロック３は４Ｋバイト、ブロック４は１１２Ｋバ
イトの容量を有している。

【００１５】ブロック１には、フラッシュＥＥＰＲＯＭ
１４の書き替えプログラムが格納されている。ブロック
２およびブロック３は、例えばシステム起動時に実行さ
れるＩ／Ｏコントローラ１４内の各デバイスの初期化処
理に使用されるパラメータや、フロッピーディスク装置
やハードディスク装置などのディスク装置の起動順位な
どを示すパラメータなど、マイクロプロセッサ１４３の
機能を特定するための制御情報の格納に利用される。こ
の場合、ブロック２およびブロック３には、同一の制御
情報が２重化されて格納されている。

【００１６】また、ブロック２およびブロック３の各々
は、制御情報格納エリアとログ情報格納エリアに分割さ
れている。ログ情報格納エリアには、このシステムの動
作状況を管理するために必要な動作履歴を示すログデー
タ（電源ＯＮ／ＯＦＦ時刻情報、システム障害情報な
ど）が格納される。この場合、ブロック２およびブロッ
ク３のログ情報格納エリアは図２に示されているように
リング状に連なった１つのエリアとして管理され、ログ
データが採取される度にそのログデータが追記方式で書
き込まれる。

【００１７】すなわち、ログ情報格納エリアについては
２重化はなされておらず、ブロック２に設けられた５１
２個のログエントリとブロック２に設けられた５１２個
のログエントリとから構成される合計１０２４個のログ
エントリに、ログデータが順次格納される。各ログエン
トリは、例えば８バイトのサイズを有している。

【００１８】また、ブロック２およびブロック３それぞ
れの制御情報格納エリアは、図３に示されているよう
に、チェックサムデータ格納領域、チェックサム反転デ
ータ格納領域、書き替え回数データ格納領域、および制
御情報格納領域に分割されている。

【００１９】フラッシュＥＥＰＲＯＭ１４のブロック１
〜ブロック４はそれぞれオンボード上で書き替え可能で
あるが、ブロック１についてはその書きき替えが外部制
御回路などによって禁止されている。

【００２０】次に、図４乃至図１１のフローチャートを
参照して、フラッシュＥＥＰＲＯＭ１４５を利用して実
行されるＩ／Ｏコントローラ１４の動作を説明する。図
４は、フラッシュＥＥＰＲＯＭ１４５のブロック１に納
められた書き替えプログラムの動作を示すフローチャー
トである。

【００２１】書き替えプログラムは、ブロック４のプロ
グラムの更新（機能向上やバグ修正）がオペレータによ
って要求された場合や、プログラムが破壊された場合な
どに実行される。

【００２２】プロセッサ１４３は、システム起動時に書
き替えプログラムを実行し、まず、ブロック４のプログ
ラム更新要求の有無を判定する（ステップＳ１１）。こ
の判定は、例えばオペレータによって所定のキー入力操
作、またはスイッチ操作がなされたか否かを検出するこ
とによって行われる。プログラム更新要求がない場合
は、プロセッサ１４３は、ブロック４に格納されている
チェックサムを用いてブロック４の内容が正当であるか
否かを判断する（ステップＳ１２）。

【００２３】プログラム更新要求が発行された場合、ま
たはブロック４の内容のエラーが検出された場合には、
プロセッサ１４３はフロッピーディスク装置やハードデ
ィスク装置などから新たなプログラムをロードし、その
プログラムのレビジョンを画面表示して正しいプログラ
ムであるか否かをユーザに問い合わせる（ステップＳ１
３，Ｓ１４）。

【００２４】正しいことが確認されると、プロセッサ１
４３は、ブロック４に格納されている書き替えプログラ
ム内の書き替えルーチンをＲＡＭ１４４上にコピーし
（ステップＳ１５）、そのＲＡＭ１４４上で書き替えル
ーチンを実行する（ステップＳ１６）。これにより、ブ
ロック４の消去、ブロック４への新プログラムの書き込
みが行われ、その後、書き替えプログラムからブロック
４の新プログラムへ制御が移される。

【００２５】このように、ブロック１の書き替えプログ
ラムは、ブロック４の書き替え指示が有った時、又はフ
ラッシュＥＥＰＲＯＭ１４５の内容の正当性のチェック
を行ない、不正であれば、フラッシュＥＥＰＲＯＭ１４
５の内容の書き替えを行なう全ての機能（１．新プログ
ラムの読み込み、２．読み込みプログラムのバージョン
確認、３．フラッシュメモリの書きき替え、４．書き込
み後の再スタート）を持っている。

【００２６】図５は、２重化された制御情報の更新を行
なうフローチャートである。制御情報を更新する場合に
は、ＣＰＵ１１からＩ／Ｏコントローラ１４に制御情報
が転送される。ＣＰＵ１１による転送制御は、制御情報
がＲＡＭ１４４のバッファＡに格納された時点で完了
し、バッファＡからフラッシュＥＥＰＲＯＭ１４５への
データ書き込みはＩ／Ｏコントローラ１４内部の処理と
して実行される。

【００２７】すなわち、プロセッサ１４３は、バッファ
Ａにあらかじめ制御情報格納エリアの内容を読み出して
おき、そのバッファＡにＣＰＵ１１から制御情報が転送
されると、まず、バッファＡ上の書き替え回数データの
値を＋１カウントアップする（ステップＳ２１）。次い
で、プロセッサ１４３は、バッファＡの内容（転送され
た制御情報、および書き替え回数データを含む）をバッ
ファＢにコピーした後、チェックサムを生成して図３に
示した構造を持つ制御情報ブロックを作る（ステップＳ
２３）。この後、プロセッサ１４３は、ブロック２の更
新を行ってから、ブロック３の更新を行う（ステップＳ
２４，Ｓ２５）。

【００２８】これら各ブロックの更新処理では、まず、
ログ格納部の内容がバッファＢに読み出されて、ログデ
ータが制御情報に付加される（ステップＳ３１）。次い
で、ブロック消去、バッファＢからブロックへのデータ
書き込みが行われる（ステップＳ３２〜Ｓ３４）。

【００２９】このように、制御情報の更新は、要求時に
バッファＡを更新し、書き込み時に、バッファＡ上の書
き替え回数を更新した後、バッファＡをバッファＢにコ
ピーし、チェックサムを作成し、ブロック２を更新後、
ブロック３を更新するという手順で行われる。また、ブ
ロック２、ブロック３にはログデータが有るため更新時
はこの値をフラッシュメモリから読み出し、フラッシュ
後再度書き込む。フラッシュメモリ更新時、フラッシュ
した時と同じ値のデータは書き込まれない。例えば、デ
ータ消去によって各ビットの記憶内容が“１”に設定さ
れる場合には、データ“０”の書き込みだけが行われ
る。

【００３０】このような更新処理により、ブロック２お
よびブロック３には同一の制御情報が２重化されて格納
される。また、一方のブロック更新終了後に、もう一方
を更新するという手続きで消去および書き込みが行われ
るので、制御データ更新中に障害が発生しても片方の制
御情報は消失されずに保持される。

【００３１】図６は２重化した制御情報の内、どちらを
有効情報として利用するかを判定するためのフローチャ
ートであり、この判定処理はシステム立上時に実行され
る。すなわち、プロセッサ１４３は、まず、ブロック２
とブロック３の制御情報を比較して、それら等しいか否
かを検出する（ステップＳ４１）。等しい場合にはブロ
ック２とブロック３のどちらの制御情報も正当なもので
あるので、いずれか一方、例えばブロック２が有効ブロ
ックであると判断される（ステップＳ４２）。

【００３２】ブロック２とブロック３の制御情報が不一
致の場合には、プロセッサ１４３は、ブロック３のチェ
ックサムデータを用いてブロック３の内容の正当性を調
べる（ステップＳ４３）。ブロック３の内容が正しくな
い場合（チェックサムチェックエラー）には、ブロック
２が有効ブロックであると判断される（ステップＳ４
４）。

【００３３】ブロック３の内容が正しい場合（チェック
サムチェック成功）には、プロセッサ１４３は、ブロッ
ク２のチェックサムデータを用いてブロック２の内容の
正当性を調べる（ステップＳ４５）。ブロック２の内容
が正しくない場合には、ブロック３が有効ブロックであ
ると判断される（ステップＳ４６）。

【００３４】ブロック２とブロック３の双方とも内容が
正しい場合には、プロセッサ１４３は、更新回数の多い
方のブロックを有効とする（ステップＳ４７）。このよ
うにして有効と判定されたブロックの制御情報は、立上
げ時にバッファＡに読み出され、以後、バッファＡの値
を利用した動作制御が行われる（ステップＳ４８）。

【００３５】図７は、ブロック２、ブロック３に設けた
ログエリアの書き込みポインタを見つけるフローチャー
トである。システム立ち上げ時、プロセッサ１４３は、
ブロック２のログエリアの先頭（ログエントリ１）にロ
グデータが格納されているか否かを検出する（ステップ
Ｓ５１）。この検出は、ログエントリ１の内容がオール
“１”であるか否かを調べることによって行われる。

【００３６】ブロック２のログエリアの先頭にログデー
タが無い場合には、プロセッサ１４３は、ブロック３の
ログ未書き込みエリアを探し、未書き込みエリアが存在
する場合にはその先頭エントリを書き込みポインタとし
て決定する（ステップＳ５２）。もしブロック３にログ
未書き込みエリアが存在しない場合には、プロセッサ１
４３は、ブロック２のログエリアの先頭エントリを書き
込みポインタとして決定する（ステップＳ５３）。

【００３７】また、ブロック２のログエリアの先頭にロ
グデータが存在する場合には、プロセッサ１４３は、ブ
ロック２のログ未書き込みエリアを探し、未書き込みエ
リアがある場合にはその先頭エントリを書き込みポイン
タとして決定する（ステップＳ５４）。ブロック２に未
書き込みエリアが存在しない場合には、プロセッサ１４
３は、ブロック３のログ未書き込みエリアを探し、未書
き込みエリアがある場合にはその先頭エントリを書き込
みポインタとして決定する（ステップＳ５５）。ブロッ
ク３にログ未書き込みエリアが所定数以上存在しない場
合には、プロセッサ１４３は、ブロック２のログエリア
を消去し（ステップＳ５６）、ブロック２のログエリア
の先頭エントリを書き込みポインタとして決定する（ス
テップＳ５３）。

【００３８】このように、ブロック２およびブロック３
のログエリアはリング状に連続した１つのエリアとして
使用され、ログ書き込みポインタ側のブロックの未書き
込みログエリアが少なくなると、反対側のログエリアが
フラッシュされる。未書き込みログエリアの残り数のチ
ェックは通常動作時においても定期的に行ない、未書き
込みログエリアが無くなる前にフラッシュによってログ
エリアを確保しておくことが好ましい。また、ログ未書
き込みエリアが残っていない場合には、ログを採取しな
いなどの運用を行うこともできる。

【００３９】図８は、ログエリアを確保するために行わ
れるログフラッシュ動作を示すフローチャートである。
ここでは、ブロック３のログエリアに空きが少なくな
り、ブロック２のログエリアを消去する場合を例示して
説明する。

【００４０】プロセッサ１４３は、まず、ブロック２の
内容（制御情報エリアおよびログエリア）をバッファＢ
に読み出し、ログエリアの内容だけをオール“１”にす
る（ステップＳ６１）。次いで、プロセッサ１４３は、
ブロック２の消去を行う（ステップＳ６２）。この後、
プロセッサ１４３は、バッファＢの内容をブロック２に
書き込む（ステップＳ６３）。この場合、バッファＢの
ログエリアの内容は“１”であるため、制御情報エリア
の内容だけがブロック２に書き込まれ、バッファＢのロ
グエリアの内容については書き込みは行われない。この
ようにして、ブロック２のログエリフだけが消去され
る。

【００４１】図９は、採取されたログデータをログエリ
アに書き込む動作を示すフローチャートである。プロセ
ッサ１４３は、ＣＰＵ１１からログデータの書き込み要
求が発行されると、まず、現在書き込み対象となってい
るブロック内に未書き込みログエントリが所定数、例え
ば２個以上残っているか否かを調べる（ステップＳ７
１）。２個以上残っていれば、プロセッサ１４３は、採
取したログデータを書き込みポインタで指定される位置
に書き込み、その後、書き込みポインタの値を更新して
おく（ステップＳ７２，Ｓ７３）。

【００４２】次に、プロセッサ１４３は、更新された書
き込みポインタの値がそのブロックの最終エントリを示
しているか否かを調べ、最終エントリを示しているなら
ば、書き込みポインタの値を他方のブロックの先頭エン
トリに変更する（ステップＳ７４、Ｓ７５）。

【００４３】一方、ステップ７１にて未書き込みログエ
ントリの残り数が１個だけあることが検出されると、他
方のブロックの先頭ログエントリが未書き込みであるか
否かを調べる（ステップＳ７６）。未書き込みの場合に
は、その先頭ログエントリを書き込みポインタとして書
き込み対象ブロックを変更し、そして、ステップＳ７２
〜Ｓ７５の処理を行う。先頭ログエントリが書き込み済
みの場合には、ログ書込みを行わずに処理を終了する。

【００４４】図１０および図１１は通常動作時における
フラッシュＥＥＰＲＯＭ１４５に対するアクセス動作
（制御データ更新、ログ書き込み要求、ログ未書き込み
エリアチェック、制御データ読み出し、プログラム更
新）を示すフローチャートである。

【００４５】この実施例では、フラッシュＥＥＰＲＯＭ
１４５を４つのブロックに分けて管理し、データ内容毎
に異なる機能を提供しているため、フラッシュＥＥＰＲ
ＯＭ１４５に対する複数の要求が同時に発生する。

【００４６】ログ書き込み要求は即時フラッシュメモリ
に書き込み、他の要求は、フラッシュメモリアクセスタ
スクで実現し、同時に発生した要求を順番に処理する。
タスク動作中に発生したログ書き込みは、タスク動作終
了時まで待たせ、タスクで書き込みを行なう。又、制御
情報の更新要求はタスク動作中複数発生しても一度の更
新で行なう様、タスク動作中は更新フラグを立ててお
き、タスク動作後に更新フラグがあれば、制御情報の更
新を行なう。

【００４７】まず、図１０（Ａ）を参照して、制御デー
タ更新要求が発行された場合の動作を説明する。プロセ
ッサ１４３は、ＣＰＵ１１から制御情報更新要求を受け
取ると、バッファＡに読み出されている制御情報をその
バッファＡ上で更新し（ステップＳ８１）、その後、タ
スク動作中であるか否かを調べる（ステップＳ８２）。
タスク動作中であれば更新フラグをオンにして処理を終
了し、タスク動作中でなければタスクを起動する（ステ
ップＳ８３，Ｓ８４）。

【００４８】また、ログ書き込み要求が発行されると、
図１０（Ｂ）に示されているように、プロセッサ１４３
は、タスク動作中か否かを調べ、タスク動作中はログを
書き込まずログデータを保存しておく（ステップＳ９１
〜Ｓ９３）。

【００４９】ログ未書き込みエリアのチェック処理は定
期的に呼び出され、この場合には、図１０（Ｃ）に示さ
れているように、プロセッサ１４３は、ブロックの未書
き込みエリアが少なくなっていることを検出すると、他
方のログエリアをあらかじめフラッシュする（ステップ
Ｓ１０１〜Ｓ１０３）。

【００５０】制御情報の読み出し要求については、図１
０（Ｄ）に示されているように、システム起動時に有効
ブロックからバッファＡに読み出した内容が使用される
（ステップＳ１１１）。

【００５１】プログラム変更要求が発行されると、図１
０（Ｅ）に示されているように、タスクの起動が行われ
る（ステップＳ１２１）。次に、図１１を参照して、タ
スクによる動作手順を説明する。

【００５２】プロセッサ１４３は、タスクの初期化時に
おいて、有効ブロックの制御情報をバッファＡに読み出
しておき（ステップＳ２０１）、以降、起動要求を判断
して（ステップＳ２０２，Ｓ２０３）、その起動要求に
対応する処理（プログラム更新、制御データ更新フラグ
ＯＦＦおよび制御データ更新、保存ログまたは採取ログ
の書き込み、ログフラッシュなどを行う（ステップＳ２
０４〜Ｓ２１１）。

【００５３】以上のように、この実施例においては、フ
ラッシュＥＥＰＲＯＭ１４５を４つのブロックに分け、
装置上でフラッシュＥＥＰＲＯＭ１４５の更新を可能に
し、また外部から更新データを読み込み機能を有する事
で、従来ＲＯＭ交換等で対応していた、機能向上や、バ
グの修正を装置自身で実現できる。また、制御情報を２
重化してフラッシュＥＥＰＲＯＭ１４５内に置く事で、
制御データ更新中に障害が発生しても片方の制御情報が
失われないので、信頼性の向上を実現できる。又、フラ
ッシュメモリの制御情報ブロックの未使用エリアをログ
データエリアとして使用しており、不安定動作の解析、
特に電源切断時の誤動作解析に有効に利用する事ができ
る。さらに、ログデータの書き込みにおいては２つのロ
グエリアをリング状の連続したエリアとして管理し、追
記方式で書き込みを行うので、採取したログを空きエン
トリに即時に書き込む事ができる。

【００５４】

【発明の効果】以上説明したように、この発明によれ
ば、フラッシュＥＥＰＲＯＭの２つの消去ブロックに制
御情報が２重化されて格納されているため、一方の消去
ブロックの更新中に電源遮断や他の何らかのエラーなど
が発生しても、他方の消去ブロックの制御情報は正常に
保持される。また、有効ブロックの制御情報が読み出さ
れるため、正常な制御情報を利用する事ができる。した
がって、制御情報の破壊を防止でき、従来のＲＯＭおよ
びＥＥＰＲＯＭ機能をフラッシュＥＥＰＲＯＭのみによ
って実現することができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わるコンピュータシス
テムの全体の構成を示すブロック図。

【図２】同実施例のコンピュータシステムに設けられた
フラッシュメモリのブロック利用形態を説明するための
図。

【図３】同実施例のコンピュータシステムに設けられた
フラッシュメモリに２重化されて書き込まれる制御情報
のデータ構造を示す図。

【図４】同実施例のフラッシュメモリに格納された書き
替えプログラムの動作を示すフローチャート。

【図５】同実施例のフラッシュメモリに２重化されて格
納されている制御情報の更新動作を示すフローチャー
ト。

【図６】同実施例の２重化された制御情報の内、どちら
かを有効情報として利用するかを判定するための動作を
示すフローチャート。

【図７】同実施例のフラッシュメモリのログ書き込みポ
インタを見つける動作を示すフローチャート。

【図８】同実施例のフラッシュメモリにログエリアを確
保するために行われるログフラッシュ動作を示すフロー
チャート。

【図９】同実施例のフラッシュメモリにログデータを書
き込む動作を示すフローチャート。

【図１０】同実施例のフラッシュメモリの各種アクセス
要求に対する動作を説明するフローチャート。

【図１１】同実施例のフラッシュメモリに対する各種ア
クセス要求に対して実行されるタスクの動作を説明する
フローチャート。

【符号の説明】

１１…ＣＰＵ、１２…メインメモリ、１３…システムＲ
ＯＭ、１４…Ｉ／Ｏコントローラ、１４１…ホストイン
タフェース、１４２…Ｉ／Ｏインタフェース、１４３…
マイクロプロセッサ、１４４…ＲＡＭ、１４５…フラッ
シュＥＥＰＲＯＭ。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/16 340 G06F 13/12 340 G06F 15/78 510

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ブロック単位でデータの消去可能なフラ
   ッシュＥＥＰＲＯＭを有し、そのフラッシュＥＥＰＲＯ
   Ｍのプログラムを実行するデータ処理装置において、前記フラッシュＥＥＰＲＯＭに設けられた、少なくと
   も、前記データ処理装置が実行するプログラムが記憶さ
   れるブロックと、前記プログラムを書き換えるための書
   替えプログラムが記憶されるブロックと、前記データ処
   理装置の制御情報がそれぞれ記憶される第１および第２
   の制御情報ブロックと、 前記データ処理装置内に設けられ、少なくとも第１およ
   び第２のバッファを有するＲＡＭと、 前記制御情報の更新時に、外部から転送された新たな制
   御情報を前記ＲＡＭの第１のバッファに格納する手段
   と、 前記データ処理装置の動作により、前記第１のバッファ
   に格納された制御情報に付加すべき書き換え回数をカウ
   ントアップして、その書き替え回数情報と前記新たな制
   御情報を前記第１のバッファから前記第２のバッファに
   コピーし、次に前記制御情報のチェックサムを生成し、
   その生成されたチェックサム、前記書き替え回数情報、
   および前記制御情報からなる制御情報ブロックを、ブロ
   ック消去した前記第１の制御情報ブロックに書き込み、
   その後、当該制御情報ブロックをブロック消去した前記
   第２の制御情報ブロックに書き込む手段 とを具備するこ
   とを特徴とするデータ処理装置。
2. 【請求項２】 ブロック単位でデータの消去可能なフラ
   ッシュＥＥＰＲＯＭを有し、そのフラッシュＥＥＰＲＯ
   Ｍのプログラムを実行するデータ処理装置において、前記フラッシュＥＥＰＲＯＭに設けられ、少なくとも、
   前記データ処理装置が実行するプログラムが記憶される
   ブロックと、前記プログラムを書き換えるための書替え
   プログラムが記憶されるブロックと、前記データ処理装
   置の制御情報がそれぞれ記憶され、且つ前記プログラム
   実行時のログ情報がシーケンシャルに書き込まれるエリ
   アを各々が有する第１および第２の制御情報・ログブロ
   ックと、 前記データ処理装置内に設けられ、少なくとも第１およ
   び第２のバッファを有 するＲＡＭと、 前記制御情報の更新時に、外部から転送された新たな制
   御情報を前記ＲＡＭの第１のバッファに格納する手段
   と、 前記データ処理装置の動作により、前記第１のバッファ
   に格納された制御情報に付加すべき書き換え回数をカウ
   ントアップして、その書き替え回数情報と前記新たな制
   御情報を前記第１のバッファから前記第２のバッファに
   コピーし、次に前記制御情報のチェックサムを生成する
   手段と、 前記第１の制御情報・ログブロックの前記ログ情報を前
   記第２のバッファに読み出して、前記制御情報に前記ロ
   グ情報を付加し、前記第１の制御情報・ログブロックを
   ブロック消去する手段と、 前記ブロック消去した前記第１の制御情報・ログブロッ
   クに前記制御情報と前記ログ情報と前記チェックサム、
   前記書き替え回数とでなる制御情報ブロックを書き込む
   手段と、 前記第２の制御情報・ログブロックの前記ログ情報を前
   記第２のバッファに読み出して、前記制御情報に前記ロ
   グ情報を付加し、前記第２の制御情報・ログブロックを
   ブロック消去する手段と、 前記ブロック消去した前記第２の制御情報・ログブロッ
   クに前記制御情報と前記ログ情報と前記チェックサム、
   前記書き替え回数とでなる制御情報ブロックを書き込む
   手段とを 具備することを特徴とするデータ処理装置。