JP3916862B2 - 不揮発性半導体メモリ装置 - Google Patents
不揮発性半導体メモリ装置 Download PDFInfo
- Publication number
- JP3916862B2 JP3916862B2 JP2000304003A JP2000304003A JP3916862B2 JP 3916862 B2 JP3916862 B2 JP 3916862B2 JP 2000304003 A JP2000304003 A JP 2000304003A JP 2000304003 A JP2000304003 A JP 2000304003A JP 3916862 B2 JP3916862 B2 JP 3916862B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- initial setting
- defective
- setting data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
Description
【発明の属する技術分野】
この発明は、不揮発性半導体メモリ装置に関する。
【0002】
【従来の技術】
大規模半導体メモリでは、不良救済のための冗長回路を設けることが一般に行われている。電気的書き換え可能な不揮発性半導体メモリ(EEPROM)においても同様である。通常の冗長回路方式では、ノーマルセルアレイの他に、冗長ロウセルアレイ及び冗長カラムセルアレイが設けられる。また不良アドレスを記憶し、外部から供給されるアドレスと不良アドレスとの一致検出を行ってアドレス置換の制御を行うために、ヒューズ回路が設けられる。ヒューズ回路は代表的には、レーザ溶断型のヒューズが用いられる。
【0003】
ヒューズ回路は、不良救済のための不良アドレスデータの他、メモリの動作条件を決定するための各種の初期設定データを書き込む用途にも用いられる。この様な初期定データとして、プロセスのばらつきに応じたチップ内部発生電圧の調整データ、書き込み用電圧の設定データ、書き込みや消去の制御ループ回数の制御パラメータ等がある。
【0004】
しかし、ヒューズ回路は、一旦プログラミングするとやり直しがきかない。またウェハテストの段階でのテストによる不良個所抽出と、レーザによる溶断工程とは別工程となり、これらを一連の工程として実施することもできない。
そこで、ヒューズ素子に代わる初期設定データ記憶回路として、EEPROMのメモリセルと同じ電気的書き換え可能な不揮発性メモリセルを用いる方式も提案されている。不揮発性メモリセルを用いれば、ヒューズ溶断に比べてデータ書き込みは容易であり、またそのデータの書き換えも可能である。
【0005】
【発明が解決しようとする課題】
しかし、従来提案されているのは、初期設定データを記憶するための不揮発性メモリセルのアレイを、メモリセルアレイ本体とは別の領域に配置する方式である。この方式では、初期設定データ記憶のために、メモリセルアレイ本体の書き換え/読み出し回路と別の書き換え/読み出し回路を必要とし、回路構成が複雑になり、チップ面積も増大する。また、初期設定データ書き込み後の検証や修正を考えると、動作制御も容易ではない。
【0006】
この発明は、上記事情を考慮してなされたもので、簡単な回路構成で且つ確実な動作条件の初期化が行われるようにした不揮発性半導体メモリ装置を提供することを目的としている。
【0007】
この発明は、不揮発性メモリセルが配列されメモリ動作条件を決定する初期設定データ及び不良アドレスデータが書き込まれる初期設定データ領域及び不良セルを置換するための冗長セルアレイを有し且つ、前記初期設定データ領域にはその初期設定データ領域が正常であるか否かを示すステータスデータが書き込まれるメモリセルアレイと、アドレスにより前記メモリセルアレイのメモリセル選択を行うデコード回路と、前記メモリセルアレイの読み出しデータを検知増幅するセンスアンプ回路と、前記初期設定データ領域から読み出される初期設定データが転送されレジスタに保持されてメモリ動作条件を制御すると共に前記初期設定データ領域から読み出される不良アドレスが転送されレジスタに保持されて不良セル置換制御を行う動作条件設定回路と、前記初期設定データ領域から読み出される前記ステータスデータに基づいて、前記初期設定データの前記動作条件設定回路への転送を制御する制御回路と、を備え、前記初期設定データ及びステータスデータはそれぞれ、相補関係を満たす少なくとも1セットのデータにより構成され、前記初期設定データ領域は、偶数番のビット線の範囲として定義されて前記ステータスデータ及び不良カラムアドレスデータを記憶する偶数ページと、奇数番のビット線の範囲として定義されて不良ロウアドレスを記憶する奇数ページとから構成されていることを特徴とする。
【0008】
この発明によると、初期設定データがメモリセルアレイに設定された初期設定データ領域に書き込まれる。従って初期設定データは、通常のデータ読み出しと同じデコード回路及びセンスアンプ回路により読み出すことができる。そして、初期設定データ領域から読み出される初期設定データが転送され保持される動作条件設定回路を設けることにより、メモリの動作条件の初期設定が可能になる。またこの発明において、初期設定データ領域には、その初期設定データ領域が正常であるか否かを示すステータスデータが書き込まれる。そして制御回路により、ステータスデータと初期設定データを読み出し、ステータスデータが初期設定データ領域が正常であることを示すときにのみ、初期設定データに基づいてメモリ動作条件の初期化を行うという制御が可能になる。このメモリ動作条件の初期化は、制御回路が電源投入を検出し、或いはコマンド受信により自動的に行うことができる。
【0009】
従ってこの発明によると、初期設定データ記憶のための回路をメモリセルアレイとは別に設ける必要がなく、デコーダ回路やセンスアンプ回路もメモリセルアレイ本体と共有できるから、回路構成は簡単でチップ面積も小さくできる。
また、初期設定データ領域に、その領域の正常又は不良を示すステータスデータを保持することにより、特に複数の初期設定データ領域を用意したときのメモリチップの動作条件初期化の制御を確実に行うことが可能になる。
【0010】
この発明において好ましくは、メモリセルアレイは、不良セルを置換するための冗長セルアレイを有し、初期設定データ領域に記憶する初期設定データは、不良アドレスデータを含み、動作条件設定回路は、初期設定データ領域から読み出されて転送された不良アドレスを記憶して不良セル置換制御を行う不良アドレスレジスタを有するものとする。これにより、従来のようにヒューズ回路を用いることなく、不良救済を行うことが可能になる。
【0011】
この発明において、動作条件設定回路の一部として、デコード回路に付属して、初期設定データ領域から読み出された不良アドレスデータに基づいて不良ロウのデコード部を非活性状態に設定するためのデータラッチ回路を備えることが好ましい。同様にセンスアンプ回路に付属して、初期設定データ領域から読み出された不良アドレスデータに基づいて不良カラムのセンスアンプ部を非活性状態に設定するためのデータラッチ回路を備えることが好ましい。
【0012】
更にこの発明のおいて、より具体的には、メモリセルアレイに設定される初期設定データ領域は、同じデータが書き込まれる第1の初期設定データブロックと第2の初期設定データブロックを有するものとする。この様な構成として、第1の初期設定データブロックが正常の場合、ステータスデータ及び初期設定データは第1の初期設定データブロックに書き込まれ、第1の初期設定データブロックが不良の場合、ステータスデータ及び初期設定データは第2の初期設定データブロックに書き込まれるようにすれば、初期設定データ領域の一部に不良があっても救済されることになる。
【0013】
更に具体的に、初期設定データ及びステータスデータをそれぞれ、相補関係を満たす少なくとも1セットのデータにより構成すれば、これらのデータを周辺の動作条件設定回路に転送する際に容易にデータの良否判定が可能になる。
【0014】
また、メモリセルアレイに設定される初期設定データ領域は、偶数番のビット線の範囲として定義される偶数ページと、奇数番のビット線の範囲として定義される奇数ページにより構成することが好ましい。この場合、ステータスデータ及び不良カラムアドレスデータは偶数ページに、不良ロウアドレスデータその他のオプションデータは奇数ページに記憶されるようにする。そして、偶数ページには、それぞれ相補関係を満たすNセット(Nは正の整数)ずつのステータスデータ及び不良カラムアドレスデータが書き込まれ、奇数ページには、それぞれ相補関係を満たすMセット(MはNより小さい正の整数)の不良ロウアドレスデータが書き込まれるようにする。
この様な初期設定データ領域の構成とすれば、偶数ページから先に読み出す初期条件設定動作において、不良を含む可能性の高い偶数ページのデータと、偶数ページのデータ読み出しの結果として不良置換制御が行われる奇数ページ読み出しの際のデータとを同等に保証することが可能になる。
【0015】
この発明において好ましくは、メモリセルアレイは、電気的書き換え可能な不揮発性メモリセルが複数個直列接続されたNAND型セルにより構成されているものとする。この場合初期設定データ領域は、データ消去の単位となる少なくとも一つのセルブロックにより構成することができる。より具体的には、初期設定データ領域は、データ消去の単位となる一つのセルブロックからなる第1の初期設定データブロックと、他のセルブロックからなる第2の初期設定ブロックとから構成することができる。そして、初期設定データ及びステータスデータを、1NANDセルのオール“0”状態及びオール“1”状態を1ビットデータとして記憶するようにすれば、これらのデータの信頼性を高いものとすることができる。
【0016】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図1はこの発明の実施の形態によるEEPROMの構成を示す。メモリセルアレイ1は、電気的書き換え可能な不揮発性メモリセルをマトリクス配列して構成される。不揮発性メモリセルは浮遊ゲートと制御ゲートが積層されたスタックト・ゲート型のMOSトランジスタ構造を有するものである。メモリセルアレイ1には不良セルを置き換えるための冗長カラムセルアレイ2が設けられている。またメモリセルアレイ1には、メモリの動作条件を決定するための初期設定データを書き込む初期設定データ領域3が予め定められている。
【0017】
図2は、メモリセルアレイ1の等価回路を示す。この例では、16個のメモリセルMCが直列接続されたNANDセルユニットを構成している。ワード線WLが共通に配設された複数のNANDセルユニットは、データ消去の最小単位となるセルブロックを構成しており、複数のセルブロックがビット線BLを共通にして配置される。
【0018】
メモリセルアレイ1は、1ワード線WLにより選択されるメモリセルの範囲が通常1ページと呼ばれる。この実施の形態では、初期設定データ領域3の構成に関して、メモリセルアレイ1に多数配置されるビット線BLのうち、偶数番目のビット線BLEで選択される範囲を偶数ページ、奇数番目のビット線BLOで選択される範囲を奇数ページとして扱うことになる。この点も詳細は後述する。
【0019】
図3(a)(b)は、一つのNANDセルユニットの構成と、その等価回路を示し、また図4(a)(b)は、NANDセルユニットの構造を図3(a)のA−A’及びB−B’断面について示している。メモリセルMCは、p型シリコン基板20の素子分離絶縁膜25により区画された素子形成領域に、トンネル絶縁膜21を介して浮遊ゲート22が形成され、浮遊ゲート22上にゲート間絶縁膜23を介して制御ゲート24が積層されて構成されている。
【0020】
各メモリセルMCのソース、ドレイン拡散層26は、隣接するメモリセルで共有される形で、16個のメモリセルMCが直列接続される。NANDセルユニットの一端は、選択ゲートトランジスタS1を介してビット線BLに接続され、他端は選択ゲートトランジスタS2を介して共通ソース線SLに接続される。メモリセルMCの制御ゲート24は、一方向に連続的に配設されて、ワード線WLとなる。選択ゲートトランジスタS1,S2のゲート電極は、メモリセルMCと同様の積層構造となるが、メモリセルMCと異なり浮遊ゲート分離は行われず、その積層ゲート電極がワード線WLと同じ方向に連続的に配設されて、選択ゲート線SGD,SGSとなる。セルアレイ上は層間絶縁膜27で覆われ、その上にビット線(BL)28が形成される。
【0021】
この様なメモリセルアレイ1のうち、適当なセルブロックの一つ或いは複数個が、初期設定データを記憶するための初期設定データ領域3として定められる。初期設定データ領域3は、ビット線BL及びワード線WLの選択駆動により、データの書き込み、消去及び読み出しが可能ではあるが、EEPROMの通常の動作においては外部からはアクセスされない。従ってまた、データの一括消去或いはブロック単位の消去の際にも、この初期設定データ領域3は消去条件に設定されない。この初期設定データ領域3の詳細は、後述する。
【0022】
メモリセルアレイ1のビット線BLは、センスアンプ回路5を介してデータレジスタ6に接続される。センスアンプ回路5は、読み出しデータを検知増幅する機能と共に、書き込みデータをラッチするデータラッチ機能を有する。メモリセルアレイ1のビット線BLおよびワード線WLを選択するために、カラムデコーダ7及びロウデコーダ4が設けられている。アドレスAD、データDATA及びコマンドCMDはI/Oバッファ9に入力され、アドレスはアドレスレジスタ12に、コマンドはコマンドレジスタ12に取り込まれ、書き込みデータはデータレジスタ6に取り込まれる。
【0023】
アドレスレジスタ12から発生されるロウアドレス、カラムアドレスはそれぞれロウデコーダ4、カラムデコーダ7でデコードされて、メモリセル選択がなされる。データ書き込み、消去に用いられる各種高電圧は、昇圧回路により構成された高電圧発生回路8により発生される。コマンドレジスタ10に取り込まれたコマンドは例えば制御回路11でデコードされ、この制御回路11によりデータ書き込み、消去のシーケンス制御がなされる。
【0024】
データ書き込み時には、選択されたメモリセルでの書き込み動作、書き込み状態を確認するためのベリファイ動作を行い、書き込み不十分のメモリセルには再度書き込みを行うという制御がなされる。データ消去時にも同様に、選択されたブロックでの消去動作、消去状態を確認するためのベリファイ動作を行い、消去不十分の場合には再度消去を行うという制御がなされる。書き込みモード又は消去モードの設定により、上述した一連の書き込み又は消去の制御を行うのが、制御回路11である。
【0025】
メモリセルアレイ1の初期設定データ領域3に書き込まれる初期設定データは、具体的には、ウェハテストの結果明らかになった、▲1▼不良アドレスデータ、▲2▼データ書き込み及び消去の各種制御データ(電圧値データ、書き込み、消去の制御ループ数等)、▲3▼メモリ容量や仕様に関するコード、メーカコード等のチップ情報(IDコード)である。これらの初期設定データの初期設定データ領域3への書き込み動作については後述する。
【0026】
この様に初期設定データがメモリセルアレイ1の初期設定データ領域3に記憶されたEEPROMでは、電源投入時に自動的に、或いはコマンド入力により、初期設定データ領域3に書き込まれた初期設定データを読み出して動作条件の初期化が行われる。図1では、初期設定データ領域3の読み出しデータに基づいてメモリの初期状態の設定を行う動作条件設定回路として、不良アドレスを記憶するための不良アドレスレジスタ13、高電圧発生回路8を制御する制御データを記憶するための電圧設定レジスタ15、チップ情報を記憶するためのチップ情報レジスタ18を示している。この初期設定データ領域3のデータ読み出しと、その読み出しデータの各レジスタ13,15,18への転送制御は、制御回路11により自動的になされる。
【0027】
即ち電源を投入すると、パワーオンリセット回路17が動作する。制御回路11はこの電源投入を検出して、電源安定化のための一定の待ち時間の後、読み出しモードに設定され、引き続き初期設定データ領域3をスキャンするための、順次インクリメントされる内部アドレスをアドレスレジスタ12から発生させる。そして、ロウデコーダ4及びカラムデコーダ7により選択された初期設定データ領域3のデータは、センスアンプ回路5により読み出され、データバスBUSを介して初期状態設定のための各レジスタ13、15及び18に転送されて保持される。
以上の初期化動作は、電源投入の検出によらず、適当なコマンド入力により制御するようにしてもよい。
【0028】
図5は、ワード線を選択駆動するロウデコーダ4のうちブロックアドレス選択回路11とその出力により制御されるワード線駆動回路の構成を示している。ブロックアドレス選択回路41は、ブロックアドレスが入るNANDゲートG2を主体として構成されている。選択ブロックについて、NANDゲートG2の出力が“L”となり、これに基づいてブロック選択信号RDEC=“H”が出力されることになる。
【0029】
この実施の形態において、ブロックアドレス選択回路41は、不良ブロックを非選択状態に保持するためのデータラッチ回路42が設けられている。このデータラッチ回路42も、メモリの動作条件を初期化する動作条件設定回路の機能を持つ。即ち、後に説明するように、テストの結果に基づいて初期設定データ領域3には不良アドレスが記憶される。EEPROMの初期設定の段階でこれが読み出されて、データラッチ回路42には、不良のセルブロックに関してこれが不良であることを示すフラグデータが書き込まれる。
【0030】
具体的に、不良ブロックについては、NMOSトランジスタQN4がオンとなり、同時に制御信号FSETRによりNMOSトランジスタQN6がオンとなって、ラッチ回路42のノードN1に“L”が保持される。この状態は電源オンの間保持され、これによりNANDゲートG3が非活性、即ち不良ブロックについては、ブロックアドレスが入力されても、選択信号RDECは“L”のまま保持される。正常なブロックについてのみ、ブロックアドレスが入力されたときに、選択信号RDECが“H”となるように制御されることになる。
【0031】
この実施の形態の場合、後述のようにカラムリダンダンシは行うが、ロウリダンダンシは行わず、ロウデコーダ内のブロックアドレス選択回路に、不良ブロックを示すフラグが記憶されるのみである。従って実際のメモリ動作制御においては、例えばCPUが自動的に全メモリセルアレイのスキャン読み出しを行い、不良ブロックアドレスの検出を行う。そして、その不良ブロックを使用しないように書き込み/読み出し制御を行うことになる。或いは、ブロックアドレス選択回路に保持された不良ブロックを示すフラグを外部に出力するようにしてもよい。
【0032】
図5において、正常ブロックが選択されると、選択信号RDECが“H”になり、これがDタイプNMOSトランジスタQNd1及びQNd2を介して、ノードN0に転送される。このノードN0で駆動されるNMOSトランジスタ群QN7は、選択ゲート線SGD,SGS及びワード線WL0〜WL15を駆動するための駆動トランジスタであり、これらの駆動トランジスタQN7を介して信号SGDN、CGN0〜CGN15、SGSNがそれぞれ選択ゲート線SGD、ワード線WL0〜15、選択ゲート線SGSに転送される。
【0033】
即ち、データ書き込みの場合であれば、CGN0〜CGN15のうちロウメインデコーダにより選択された一つに書き込み用高電位が与えられ、それよりビット線側には書き込みを禁止するための中間電位が与えられる。データ読み出しの場合であれば、CGN0〜CGN15のうちロウメインデコーダにより選択された一つに読み出し用電圧が与えられ、残りにはパス電圧が与えられる。
【0034】
ブロックが選択されていない場合、或いは不良ブロックの場合、選択ゲート線SGD,SGS、ワード線WL0〜15は図では省略したが、リセット回路により接地される。そのリセット回路は省略しているが、ブロック選択回路41の出力をインバータINV4により反転した信号DECBが、非選択ブロック及び不良ブロックでは“H”であり、これによりリセット回路が働く。
【0035】
NMOSトランジスタQN1〜QN3、キャパシタC1、C2、インバータINV1、NANDゲートG1の部分は、電圧VRDECをノードN0に転送するためのスイッチ回路40を構成している。VRDEC端子には、高電圧発生回路とスイッチ回路を介して、高電圧又はVCCが与えられる。ブロックが選択されて、ノードN0に“H”が転送されると、NMOSトランジスタQN1がオンして、電圧VRDECはこのNMOSトランジスタQN1及びダイオード接続されたNMOSトランジスタQN2を通してノードN0に転送される。このとき、NANDゲートG1から得られる交流信号により、キャパシタC1,C2が逆相で駆動されて、チャージポンピングが行われる。
【0036】
このチャージポンピング作用の結果、ノードN0には、VRDECより僅かに高い電圧VRDEC+αが与えられる。NMOSトランジスタQN3は、ノードN0が高くなりすぎるのを防止するために設けられている。即ち、NMOSトランジスタQN3のしきい値をVthとして、ノードN0の電位は、VRDEC+Vth以下に抑えられる。
【0037】
スイッチ回路40によりノードN0に電圧VRDECを転送する場合、信号BSTONを0Vにし、DタイプNMOSトランジスタQNd1をオフにする。これにより、ノードN0に与えられる電圧VRDECがブロック選択回路41の出力端側には転送されなくなる。
【0038】
図6は、センスアンプ回路5の構成例を示す。センスアンプ回路5は、各ビット線毎に、逆並列接続されたクロックト・インバータINV11,INV12により構成されるデータラッチ回路50を備えたセンスアンプS/Aが設けられて、ページバッファ(PB)を構成している。ビット線BLは、クランプ用トランジスタQN12を介して、ノードN3に接続され、このノードN3はNMOSトランジスタQN13を介してラッチ回路50のノードN11に接続される。
【0039】
ノードN3には、ビット線プリチャージ用NMOSトランジスタQN11が設けられ、またノードN3の電位を保持するためのキャパシタC3が設けられている。キャパシタC3は必要に応じて、ノードN3を容量カップリングにより電位制御するために用いられる。
【0040】
データ書き込み時は、ラッチ回路50の保持されたデータに基づいて、ノードN11の“H”又は“L”レベルが、トランジスタQN13及びQN12を介してビット線に与えられ、NANDセルチャネルがデータに応じてプリチャージされる。一方、書き込みデータのベリファイ読み出し時は、ラッチ回路50のノードN12に設けられたセンス用のNMOSトランジスタQN15が用いられる。このとき、ノードN3に読み出されるビット線電位は、NMOSトランジスタQN14を介して、NMOSトランジスタQN15のゲートに与えられる。即ち、ノードN3の電位に応じて、NMOSトランジスタQN15のオンオフが制御され、ラッチ回路50の保持データが反転されるか、或いはそのまま維持するかが決定される。
【0041】
センスアンプS/AのノードN11,N12は、カラムデコーダ7を構成するカラムゲート72を介してデータ線に接続される。カラムゲート72は、カラムアドレスが入るデコードゲート71の出力により制御される。
【0042】
この様に構成されたセンスアンプS/Aの基本的な動作を説明する。具体的なデータ書き込み動作は、データを所定のしきい値範囲に追い込むために、書き込みパルス印加とベリファイ読み出し動作の繰り返しにより行われる。この場合、ラッチ回路50に保持した書き込みデータは、その後のベリファイ読み出しデータに基づいて、書き込みが十分行われた場合には反転させて、以後の書き込みを禁止するという制御を行う。
この実施の形態のEEPROMでは、二値記憶の場合であれば、メモリセルのしきい値の高い状態(例えば、正のしきい値状態)を“0”データ、しきい値の低い状態(例えば負のしきい値状態)を“1”データとして記憶する。この場合、センスアンプS/AのノードN11には、書き込みデータ“0”,“1”データに応じてそれぞれ、“L”,“H”がロードされる。
【0043】
そして、ノードN11のデータに応じて、トランジスタQN13,QN12を介して、ビット線にVSS(“0”書き込みの場合)、VCC(“1”書き込みの場合)を与え、NANDセルチャネルをプリチャージする。その後選択ワード線に書き込み用高電圧を与え、非選択ワード線に中間電圧を与えることにより、“0”書き込みデータのメモリセルでは、浮遊ゲートに電子がトンネル注入されて、しきい値が正方向に移動して、“0”データ状態になる。“1”書き込みデータのメモリセルでは、電子注入が起こらず、しきい値変化はない。
【0044】
書き込み後、ベリファイ読み出しが行われる。ベリファイ読み出しは通常の読み出し動作と基本的に同じである。選択ワード線には検出すべき所定のしきい値に対応する電圧を与え、非選択メモリセルにはパス電圧を与えて、選択メモリセルの導通、非導通によるビット線の放電の有無を検出する。このとき、ビット線の電位変化は、クランプ用トランジスタQN12を介してノードN3に伝達される。このとき、NMOSトランジスタQN13はオフに保つ。
【0045】
“0”書き込みが十分になされた場合は、ビット線が放電されず、ノードN3は“H”になる。このとき、ベリファイ信号VERによりNMOSトランジスタQN14をオンにすると、ノードN3の“H”によりNMOSトランジスタQN15がオンとなり、ノードN12に“L”が与えられる。従って、それまで非活性に保持していたラッチ回路50のクロックト・インバータINV11,INV12を順次活性化することにより、ノードN11=“H”なるデータが取り込まれる。即ち、“0”書き込みが完了すると、ラッチ回路50の保持データが反転される。
【0046】
“1”書き込みの場合及び“0”書き込みが不十分であった場合は、ベリファイ読み出しにより、ノードN3は“L”になる。従ってラッチ回路50のデータは反転されず、“0”書き込みを更に行う箇所では“L”、“1”書き込みの箇所では“H”を保持する。これにより、書き込み不十分であったビットについてのみ、更に書き込みパルス印加動作が繰り返される。
【0047】
ラッチ回路50のノードN11にゲートが接続されたNMOSトランジスタQN16は、ベリファイ判定用トランジスタである。このトランジスタQN16は1ページ分のセンスアンプS/Aの全てに設けられる。ベリファイ読み出しの結果、ノードN11が“H”になると、このトランジスタQN16がオンとなる。従って、全てのセンスアンプS/AにおいてこのトランジスタQN16の状態変化を検出することにより、1ページ分のデータ書き込みの一括判定が可能になる。
【0048】
この実施の形態おいて、EEPROMの初期設定の段階で不良アドレスの読み出しが行われるが、このとき不良カラムについて、センスアンプ回路を非活性状態に設定する制御が行われる。具体的には、1カラムアドレスで1バイトずつの並列データを同時に読み出し/書き込みを行うものとして、1カラム分ずつのセンスアンプS/A0〜7,S/A8〜15,…毎にまとめて、不良カラムのセンスアンプを非活性にするために、クロックト・インバータを逆並列接続してなるデータラッチ回路52が設けられる。データラッチ回路52の一方のノードN21は、センスアンプS/A0〜7,S/A8〜15,…の各共通の活性化端子に接続され、また不良カラムアドレス信号FCSL0,FCSL1,…が入るNMOSトランジスタQN21を介して、信号線FIOに接続される。他方のノードN22にはリセット用NMOSトランジスタQN22が設けられている。
【0049】
例えば、カラムアドレス0が不良であった場合、初期設定動作において、SCSL0=“H”となり、ラッチ回路52のノードN21には“L”が取り込まれる。これにより、電源オンの間、センスアンプS/A0〜7が非活性に保持される。従って、このデータラッチ回路52も、メモリの動作時要件を初期設定する動作条件設定回路を構成している。
【0050】
次に、この実施の形態のEEPROMにおいて、メモリセルアレイ1内に設定される初期設定データ領域3の構成と、これに基づく初期設定の動作を詳細に説明する。
【0051】
図8に示すように、メモリセルアレイ1は二つのプレーンPlane1,Plane2により構成されるものとする。ここで、プレーンPlane1,2はそれぞれロウデコーダ4により選択される互いに独立のワード線を有し、また互いに独立のセンスアンプ回路5を有する。
【0052】
メモリセルアレイ1の中の初期設定データ領域3として、この実施の形態の場合、各プレーンPlane1,2の中のブロックBLK1A,BLK2Aを含む第1の初期設定データブロック3Aと、別のブロックBLK1B,BLK2Bを含む第2の初期設定データブロック3Bとの二つが用意されている。ここで、ブロックBLK1A,BLK2A,BLK1B,BLK2Bはそれぞれ、各プレーンPlsane1,2の中のデータ消去の単位である一つのセルブロックの範囲である。
【0053】
但し、二つの初期設定データブロック3A,3Bを、二つのプレーン1,2にまたがって設定しているのは、初期設定データ領域3として必要な容量を確保するためである。例えば、二つの初期設定データブロック3A,3Bが一つのプレーンに形成されてもない。或いはメモリセルアレイが複数プレーンに分けられていない場合でも、この発明は有効であり、この場合その一つのメモリセルアレイ中に二つの初期設定データブロックを設定することができる。
【0054】
第1の初期設定データブロック3Aと第2の初期設定データブロック3Bには同じデータが書き込まれる。まず、テストの結果に基づいて、これらが正常であるか否かを示すステータスデータがこれらに記憶される。更にこのステータスデータの他、これらの初期設定データブロック3A,3Bには、初期設定データとして、不良アドレスデータ、電圧設定データその他のオプションデータが書き込まれる。
【0055】
これらの初期設定データブロック3A,3Bは実際にはいずれか一方のみが用いられるが、不良がある場合を考慮して予備的に二つ用意されている。即ち、第1の初期設定データブロック3Aが正常であれば、これが利用され、第2の初期設定データブロック3Bのデータは利用されない。第1の初期設定データブロック3Aが不良の場合には、第2の初期設定データブロック3Bのデータが用いられる。第1及び第2の初期設定データブロック3A,3Bが共に不良の場合は、そのメモリチップは不良となる。
【0056】
図9は、第1及び第2の初期設定データブロック3A及び3Bに書き込まれるデータの形式を示している。初期設定データは、ワード線WL0〜WL15により選択される1NANDセルの16個のメモリセルに、オール“0”又はオール“1”のデータ書き込みによって、1ビットのデータ“0”,“1”とする。これは、初期設定データの信頼性を高いものとするためである。NANDセルの一つのメモリセルのデータ読み出しは、残りのメモリセルをパストランジスタとして導通させることにより行われる。このため、NANDセルのチャネル抵抗は、データ状態に応じて異なり、“0”,“1”データの読み出し信号マージンは小さい。これに対して、NANDセルのオール“0”又はオール“1”によって、データ“0”,“1”を記憶するようにすれば、“0”,“1”データのマージンが大きくなり、初期設定データの信頼性が高いものとなる。
【0057】
更に、初期設定データは、8個のデータ端子I/O0〜7に対応する1バイト分の並列データのうち、I/O0〜6の7ビットに実効データが書き込まれ、残りの1ビットは、このデータが有効であるか否かを示すフラグビットとする。フラグビットは、“0”の場合(即ち、対応するNANDセルがオール“0”[しきい値が正の書き込み状態]の場合)、このデータは有効とし、“1”の場合(即ち、対応するNANDセルがオール“1”[しきい値が負の消去状態]の場合)、このデータは無効とする。
【0058】
フラグビット“0”は、チップ自身が自動テストを行う場合には、その自動テストの結果として書き込まれる。或いは、テスタを用いてテストを行う場合には、そのテスト結果に応じて外部からデータをロードして、書き込みを行う。フラグビットが“1”の場合、そのデータはその後の動作に反映されない。フラグビットが“0”の場合、そのデータはその後の動作に反映される。
【0059】
初期設定データブロック3A及び3Bは、更に具体的には、図10(a)(b)に示すように、偶数番目のビット線BLEの範囲からなる偶数ページと、奇数番目のビット線BLOの範囲からなる奇数ページに分けられている。そして、初期設定データブロック3A,3Bが正常か否かを示すステータスデータは、偶数ページに記憶されるようにする。また、不良アドレスのうち、不良カラムアドレスは偶数ページに、不良ロウアドレスデータとその他のオプションデータは奇数ページに記憶されるようにする。
【0060】
偶数ページ及び奇数ページに書き込まれる全てのデータは、相補データaと/aのセットとして、保持されるものとする。ここで、データa,/aは、図9に示したように1バイトのデータ(但し実効データは7ビット)のデータである。即ち、a=1,1,1,1,0,0,0に対して、/a=0,0,0,0,1,1,1とし、この様な相補データa,/aの関係を満たすことにより、ステータスデータの場合であれば、“ブロック正常”と判定され、初期設定データの場合は“有効なデータ”として利用可能となる。
【0061】
更に、図10(a)では、偶数ページに記憶される一つの不良カラムアドレスデータを示しているが、図示のように、a,/aの相補データからなる4セットの同じデータがそれぞれ異なるカラムアドレス位置に書き込まれる。一方、奇数ページに記憶される不良ロウアドレスデータ(実際には不良ブロックアドレスデータ)としては、図10(b)に示すように、a,/aの相補データからなる2セットの同じ不良ブロックアドレスデータが異なるカラムアドレス位置に書き込まれる。これは、初期設定データが偶数ページから読み出されて初期設定されることを考慮した結果である。
【0062】
即ち、偶数ページの初期設定データを読み出す段階では、不良カラムアドレスデータは記憶されているが、不良カラム置換は行われておらず、不良カラムを含む可能性が高い。このため、4セットの不良カラムアドレスデータを用意しておく。一方、奇数ページを読み出す段階では、既に読み出された偶数ページの不良カラムアドレスデータに基づいて、不良カラムの置換が行われるため、少ないセット数の不良ブロックアドレスデータでよい。それでも、2セットの不良ブロックアドレスデータを用意している理由は、出荷後に生じるメモリセルの特性劣化を考慮した結果である。
【0063】
図11は、初期設定データ領域3を読み出して、初期設定を行う動作フローを示している。この動作は、電源オンをチップが検出して自動的に開始するか、或いは初期設定用のコマンド“FF”をロードすることにより、開始する。“FF”コマンドが通常のメモリ動作(書き込み、読み出し、消去)にも利用される場合には、電源投入後の最初の“FF”コマンドを、初期設定の読み出しコマンドと判定するように、制御回路11をプログラムすればよい。
【0064】
初期設定動作が開始するとまず、初期設定用レジスタ、即ち図1における不良アドレスレジスタ13、電圧設定レジスタ15、及びチップ情報レジスタ18をリセットする(ステップS101)。次いで、初期設定データ領域3の第1の初期設定データブロック3Aを選択し(ステップS102)、その中の偶数ページをセンスアンプ回路5に読み出す(ステップS103)。
【0065】
そして、読み出した偶数ページに含まれるデータから、まずステータスデータに基づいて、そのデータブロックが正常か否かを判定する(ステップS104)。この判定は、図10において説明した、各データがa,/aの相補データセットにより記憶されていることを利用して、その相補関係を満たすか否かを判定することにより行う。即ち、図12に示すように、データaを第1レジスタREG.1に転送し、データ/aを第2レジスタREG.2に転送し、これらのレジスタREG.1,2のデータの排他的論理和をEX・ORゲートによりとる。これにより、a,/aの相補関係を満たしていれば、“1”出力(即ち、ブロックが正常)が得られ、満たさなければ、“0”出力(即ち、ブロックが不良)を出す。即ち、このEX・ORゲートの出力がステータスデータ出力となる。
【0066】
なお、ステータスデータ以外の不良アドレスデータ等の初期設定データの有効、無効判定も同様の論理で行われる。この場合、図12に示すように、EX・ORゲートの出力が“1”のときに、これで制御されるトランスファゲートTGを用いて、レジスタREG.1の出力をそれぞれ対応する初期設定レジスタに有効なデータとして送るようにすればよい。
【0067】
図12に示す判定動作は、具体的には図1の制御回路11内で行われる。前述のように、偶数ページには同じデータが4セットずつ設けられているが、これは不良の存在を想定したものである。従って、4セットのデータのうち、一つのセットで上述の相補関係を満たすことが判定されれば、十分である。但し、テスト時には例えば、4セットのステータスデータのうち2セット或いはそれ以上が上述した相補関係を満たすことを条件として、”正常”と判定するようにしてもよい。
【0068】
ステップS104で、第1の初期設定データブロック3Aが不良と判定された場合には、次に第2の初期設定データブロック3Bを選択する(ステップS105)。そして、先のステップS103,S104と同様に、偶数ページのデータを読み出し(ステップS106)、その読み出しデータに基づいてデータブロックの正常か否かを判定する(ステップS107)。もし、第2の初期設定データブロック3Bが不良と判定された場合には、初期設定動作を行うことなく、チップ不良として終了する。
【0069】
第1の初期設定データブロック3Aが正常であれば、そのデータに基づいて、また第1の初期設定データブロック3Aが不良で第2の初期設定データブロック3Bが正常の場合には、この第2の初期設定データブロック3Bの偶数ページから読み出された不良カラムアドレスデータに基づいて、不良カラム置換の制御を行う(ステップS108)。具体的には、不良カラムアドレスデータを図1の不良アドレスレジスタ13に転送する。これにより、メモリの読み出し/書き込み動作において、外部から供給されたアドレスと不良カラムアドレスの一致検出を行って、カラムデコーダ7において、不良カラム選択線を予備カラム選択線に置き換える制御が可能になる。
【0070】
但し、このステップS108においても、図12で説明したと同様の論理で、読み出された不良カラムデータの有効性について判定が行われ、有効なデータがレジスタに転送されるようにしている。従って、4セットの不良カラムアドレスデータの全てが上述した相補関係を満たさない場合には、初期設定動作を行うことなく、チップ不良として終了する。
【0071】
不良カラム置換の制御が正常に行われると、次に正常と判定された初期設定データブロックの奇数ページのデータ読み出しを行う(ステップS109)。そして、有効な不良ブロックアドレスデータに基づいて、不良のセルブロックについて不良であることを示すフラグをセットする(ステップS110)。具体的には、不良ブロックに対応するロウデコーダ4に設けられたデータラッチ回路42に、そのブロックを常時非活性に保つようにフラグデータを書き込む。
なお不良ブロックアドレスは同時に不良アドレスレジスタ13に転送してもよい。但しこの実施の形態の場合、不良ロウの置換制御は行わない。
【0072】
電圧設定その他のオプションデータも周辺の設定レジスタ15,18へ転送する(ステップS111)。これらのステップでも、上述した相補関係に基づいて、データの有効性判定が行われ、2セットずつのデータが上述した相補関係を満たさない場合には、初期設定動作を行うことなく、チップ不良として終了する。
【0073】
各初期設定レジスタへの有効なデータ転送が行われた後、不良カラムのセンスアンプ回路の分離(非活性化)を行う(ステップS112)。即ち、図12に示すように、8ビットずつのセンスアンプ群毎に設けられたデータラッチ回路52に、不良カラムのセンスアンプ群を非活性に保持するように、データを書き込む。以上により、初期設定動作が終了する。
【0074】
図13は、図12におけるブロック状態判定ステップS104,S107の具体的なフローを示している。基本的には、図12で説明した判定ロジックを利用する。まず、正常データ数kを初期化し(ステップS201)、カラムアドレスを初期化して(ステップS202)、最初のカラム(i=0)を選択して初期設定データブロックのデータaを読み出す(ステップS203)。そしてセンスアンプ回路(ページバッファPB)に読み出したデータを第1レジスタREG.1に転送する(ステップS204)。
【0075】
同様に、次のカラム(i=1)を選択してデータ/aを読み出し(ステップS205)、その読み出しデータを第2レジスタREG.2に転送する(ステップS206)。そして、第1レジスタREG.1のデータと第2レジスタREG.2のデータの排他的論理和をとって、データの良否判定を行う(ステップS207)。判定データが“0”(不良)の場合には、カラムアドレスがi<6の範囲であることを確認して(ステップS210)、カラムアドレスをi+2に更新する(ステップS211)。また判定データが“1”(正常)の場合にも、データ数kが予め設定された値xより小さい場合には、データ数kを更新して(ステップS209)、同様にカラムドレスを更新して、以下同様の動作を繰り返す。
【0076】
そして、正常データ数kが所定値x未満ではないことを確認して(ステップS208)、ブロック状態をPass(正常)にセットして、終了する。カラムアドレスを更新して判定を繰り返しても、正常データ数が所定値x未満である場合には、Fail(不良)にセットして終了する。
【0077】
ここで、xの値は、通常のパワーオン時或いは、”FF”コマンド入力による初期設定動作においては、x=0に設定される。即ち、4セットのデータを選択するカラムアドレスi=6までに、一つでも正常なデータがあれば、チップ正常として終了する。4セットのデータが全て不良の場合に、チップ不良とする。
一方、テスト時においては、ステータスデータ読み出しのコマンドを入力して、x=1が設定される。このとき、4セットのデータa,/aのうち、2セットが正常であることを確認して、Passとすることになる。この様にすれば、メモリ出荷の際に、2セットのデータが正常であることを保証することができる。そして、出荷後に1セットのデータが不良になる場合でも、チップは正常として扱い得ることが保証される。
【0078】
図14は、図11におけるカラム置換ステップS108の具体的な動作フローである。ここでは、メモリセルアレイの1プレーン当たり8カラム、2プレーンで16カラム不良の置換を可能とした場合を想定している。不良カラムアドレス数の2倍である数j(一つの不良カラムアドレスを表すのに、2バイト必要とするため)を初期化し(ステップS301)、正常データ数kを初期化し(ステップS302)、カラムアドレスを初期化して(ステップS303)、最初のカラム(i=0)を選択して初期設定データブロックの不良カラムアドレスデータaを読み出す(ステップS304)。そしてセンスアンプ回路(ページバッファPB)に読み出したデータを第1レジスタREG.1に転送する(ステップS305)。
【0079】
同様に、次のカラム(i=1)を選択して不良カラムアドレスデータ/aを読み出し(ステップS306)、そのデータを第2レジスタREG.2に転送する(ステップS307)。そして、第1レジスタREG.1のデータと第2レジスタREG.2のデータの排他的論理和をとって、データの良否判定を行う(ステップS308)。判定データが“0”(不良)の場合には、カラムアドレスがi<6の範囲であることを確認して(ステップS311)、カラムアドレスをi+2に更新する(ステップS312)。また判定データが“1”(正常)の場合にも、データ数kが予め設定された値xより小さい場合には、データ数kを更新して(ステップS310)、同様にカラムドレスを更新して、以下同様の動作を繰り返す。
【0080】
そして、正常データ数kが所定値x未満ではないことを確認する判定を行う(ステップS309)。カラムアドレスを更新して判定を繰り返しても、正常データ数が所定値x未満である場合には、Fail(不良)にセットして終了する。正常データ数kが所定値x未満ではないことを確認したら、その不良カラムアドレスデータを第1レジスタREG.1から不良アドレスレジスタ13に転送する(ステップS313)。
【0081】
そして、不良カラム置換数が16未満であることを確認する判定を行い(ステップS314)、YESであれば不良カラム数jを更新して(ステップS315)、以下同様の動作を繰り返す。不良カラム置換数が16未満でないこと確認したら、不良カラムのセンスアンプ回路を非活性化する処理を行って(ステップS316)、不良カラム置換の初期設定動作を終了する。
【0082】
通常のパワーオン時或いは”FF”コマンド入力により読み出しでは、x=0に設定される。即ち、不良カラムアドレスデータが1セットでも正常であれば、有効と判定され、第1レジスタREG.1(或いは第2レジスタREG.2でもよい)のデータに基づいて、不良カラム置換の初期設定が行われる。
一方、テスト時には、カラム不良置換コマンドを入力した場合に、x=1に設定され、図14の動作制御が行われる。この場合、4セットのデータa,/aのうち、2セット以上が正常であることを確認して、カラム置換の初期設定が行われる。この様にすれば、カラム不良置換コマンドにより、2セット以上の不良カラムアドレスデータの正常状態を確認できるので、メモリ出荷の際に、2セットのデータが正常であることを保証することができる。そして、出荷後に1セットのデータが不良になる場合でも、不良カラムアドレスデータを読み出して正常に初期設定できることが保証される。
【0083】
以上の不良カラム置換の初期設定動作においては、不良カラムアドレスデータは、フラグビットの如何によらず、不良カラムアドレスデータを有効なものとして、周辺回路の不良アドレスレジスタ13に転送してもよい。実際の不良カラム置換は、不良カラムアドレスレジスタ13のデータに基づいて行われるので、このカラムレジスタ13に記憶された不良アドレスと外部アドレスとの一致検出を行うときにフラグビットが“1”の無効データは無視し、フラグビットが“0”のときのみ有効として扱えばよいからである。但し、次に示す不良ブロックフラグ設定やオプション設定の場合と同様に、各データをそのフラグビットが“0”(有効)の場合のみ転送されるようにしてもよい。
【0084】
図15は、図11における不良ブロックのフラグ設定のステップS110の動作フローを示している。オプション設定ステップS111の動作フローも基本的に同様である。不良フロック数jを初期化し(ステップS401)、カラムアドレスiを初期化して(ステップS402)、最初のカラム(i=0)を選択して初期設定データブロックの不良ロウアドレスデータaを読み出す(ステップS403)。そしてセンスアンプ回路(ページバッファPB)に読み出したデータを第1レジスタREG.1に転送する(ステップS404)。
【0085】
同様に、次のカラム(i=1)を選択して不良ロウアドレスデータ/aを読み出し(ステップS405)、そのデータを第2レジスタREG.2に転送する(ステップS406)。そして、第1レジスタREG.1のデータと第2レジスタREG.2のデータの排他的論理和をとって、データの良否判定を行う(ステップS407)。判定結果が“0”(不良)の場合には、カラムアドレスがi<3の範囲であることを確認して(ステップS409)、次のデータのセットを選択すべくカラムアドレスをi+2に更新して(ステップS410)、以下同様の動作を繰り返す。前述のように不良ロウアドレスデータは2セット設けられているから、これらがいずれもデータ不良と判定されると(ステップS409)、チップ不良として終了する。
【0086】
ステップS407での判定結果が“1”(正常)の場合、各不良ブロックアドレスデータのフラグビットを検出する(ステップS408)。フラグビットが“0”(正常)の場合、そのフラグビットデータを、図5に示したロウデコーダのブロック選択回路41に設けられたデータラッチ回路42に転送する。このデータ転送には専用のコマンドを用いてもよい。これにより、不良ブロックのフラグ設定が行われ、その後その不良ブロックは非活性状態に保持される。同時に、不良アドレスレジスタ13にも不良ロウアドレスデータを転送して保持するようようにしてもよい。
【0087】
そして、不良ブロック数jが所定の設定値x未満であることを確認して(ステップS412)、jを更新し(ステップS413)、以下同様の動作を繰り返す。不良ブロック数jが設定値x未満でないことを確認したら、不良ブロックのフラグ設定動作を終了する。具体的に、ブロックアドレスが2バイトで表される場合、x+1が、許容される不良ブロック数の2倍の値に設定される。
【0088】
前述のように、他のオプションデータ設定も同様のフローで行われるが、これらの不良ブロックのフラグ設定とオプションデータ設定の動作は、所定のコマンド入力により自動的に順次に行われるようにしてもよいし、或いはそれぞれ別のコマンド入力により動作するようにしてもよい。
【0089】
次に、初期設定データブロック3A,3Bへの初期設定データ書き込みの動作を説明する。この初期設定データの書き込みは、メモリチップが自動テストを行う場合と、自動テストを行わない場合とで異なる。
【0090】
図16は、自動テストを行わず、テスタを用いたテストにより初期設定データブロック3A,3Bに書き込みを行う場合のフローである。まず、メモリテスタによりEEPROMに消去コマンドを入力して、第1の初期設定データブロック3Aを一括消去し(ステップS501)、次いで第2の初期設定データブロック3Bを一括消去する(ステップS502)。
【0091】
その後、第1の初期設定データブロック3Aが正常か否かをステータスデータに基づいて判断し(ステップS503)、正常であれば、第1の初期設定データブロック3Aに、不良アドレスをはじめとする各初期設定データを書き込む(ステップS504)。書き込んだデータは確認読み出しを行う(ステップS505)。十分な書き込みが確認されれば、チップ状態をPassとして終了する。書き込みに失敗した場合にはFailとして終了してもよいが、第2の初期設定データブロックの書き込みのステップに移るようにしてもよい。
【0092】
ステップS503において、第1の初期設定データブロック3Aの不良が判定された場合には、第2の初期設定データブロック3Bが正常か否かの判定を行う(ステップS506)。不良の判定が出た場合は、チップ不良として終了する。正常の場合には、第2の初期設定データブロック3Bに、不良アドレスをはじめとする各初期設定データを書き込む(ステップS507)。そして書き込んだデータの確認読み出しを行う(ステップS508)。十分な書き込みが確認されれば、チップ状態をPassとして終了する。書き込みに失敗した場合にはFailとして終了する。
【0093】
なお、ステップS505,S508の確認読み出し動作は、例えば”FF”コマンドを入力することにより行うことができる。或いは一旦電源を切った後、改めて電源を立ち上げて、その立ち上げを検出してチップ内で自動的に読み出すようにしてもよい。
【0094】
図17は、図16におけるデータ書き込みステップS504,S507のより具体的なフローである。NANDセルブロック内のアドレスn(ワード線選択を行うロウアドレス)を初期化し、偶数ページ(即ち偶数番目のビット線BLE)を選択して(ステップS601)、初期設定データブロックのアクセスコマンドを入力する(ステップS602)。そして、”80”入力(ステップS603)、アドレスとデータの入力(ステップS604)、次いで”10”の入力(ステップS605)の一連の動作により、一つのワード線で選択される偶数ページに書き込みがなされる。
【0095】
ここで、データ書き込みは、通常のデータ書き込みと同様に、書き込みパルス電圧印加とベリファイ読み出しの繰り返しによる。また、初期設定データは前述のように、カラムアドレスで決まる複数セットの相補データである。書き込みに失敗したら、Failとして書き込み動作終了する。十分な書き込みがなされたら、1セルブロックが16ページ(n=0〜15)の場合、アドレスnが15未満であることを判定し(ステップS606)、アドレスnを更新して(ステップS607)、次のページ(即ち次のワード線)について、同様の書き込みを行う。以下、同様の動作を繰り返す。図9で説明したように、初期設定データは、16個のオール“0”又はオール“1”により1ビットデータとするので、この書き込み動作の間、同じデータを繰り返し書き込むことになる。
【0096】
偶数ページの書き込みがPassになると(ステップS608)、次に奇数ページの選択を行い、アドレスnを再度初期化する(ステップS609)。そして、初期設定データブロックのアクセスコマンドの入力(ステップS610)、”80”入力(ステップS611)、アドレスとデータの入力(ステップS612)、”10”の入力(ステップS613)の一連の動作により、一つのワード線で選択される偶数ページに書き込みがなされる。
【0097】
書き込みに失敗したら、Failとして書き込み動作終了する。十分な書き込みがなされたら、アドレスnが15未満であることを判定し(ステップS614)、アドレスnを更新して(ステップS615)、次のページ(即ち次のワード線)について、同様の書き込みを行う。以下、同様の動作を繰り返し、16本のワード線により選択されるブロック内の全ページに同じデータが書き込まれる。
【0098】
次に、メモリチップが自動テストを行った場合を説明する。この場合、初期設定データブロックの正常か否かは自動テストにより判定され、不良の初期設定データブロックについては、不良であることを示すフラグがロウデコーダ内にセットされ且つ、そのブロックは非選択状態になっている。従って、初期設定データの書き込みコマンドを入力しても、もしあるチップの初期設定データブロックが不良の場合には、書き込みはなされず、初期設定データブロックが正常の場合にのみ初期設定データの書き込みが行われることになる。
【0099】
図18は、この様な自動テストを行った場合の初期設定データブロックの書き込み動作フローである。テストによりメモリチップに消去コマンドを入力し、第1の初期設定データブロック3Aを一括消去し(ステップS701)、次いで第2の初期設定データブロックを一括消去する(ステップS702)。
【0100】
次に、第1の初期設定データブロック3Aに対する書き込みコマンドを入力し、第1の初期設定データブロック3Aに書き込みを行う(ステップS703)。次に、第2の初期設定データブロック3Bに対する書き込みコマンドを入力し、第2の初期設定データブロック3Bに書き込みを行う(ステップS703)。前述のように、初期設定データブロック3A,3Bのうち、正常であるブロックに対してのみ、書き込みが行われる。
【0101】
次に、書き込んだデータの確認読み出しを行う(ステップS705)。十分な書き込みが確認されれば、チップ状態をPassとして終了する。書き込みに失敗した場合にはFailとして終了する。このステップS705の確認読み出し動作は、例えば”FF”コマンドを入力することにより行うことができる。或いは一旦電源を切った後、改めて電源を立ち上げて、その立ち上げを検出してチップ内で自動的に読み出すようにしてもよい。
【0102】
図19A及び図19Bは、図18におけるステップS703,S704の書き込み動作を具体的に示している。NANDセルブロック内のアドレスn(ワード線選択を行うロウアドレス)を初期化し、偶数ページ(即ち偶数番目のビット線BLE)を選択して(ステップS801)、初期設定データブロックのアクセスコマンドを入力する(ステップS802)。そして、”80”入力(ステップS803)、第1の初期設定データブロックのブロックアドレス入力(ステップS804)を行い、内部データ転送を行うデータロードコマンドを入力する(ステップS814)。即ち書き込むべきデータ(不良カラムアドレスデータ)は、既に自動テストによって不良アドレスレジスタ13に書き込まれているから、これを読み出してセンスアンプ回路5に内部転送する。
【0103】
そして、”10”の入力(ステップS806)により書き込みが行われ、一つのワード線で選択される偶数ページへの書き込みがなされる。データ書き込みは、通常のデータ書き込みと同様に、書き込みパルス電圧印加とベリファイ読み出しの繰り返しによる。また、初期設定データは前述のように、カラムアドレスで決まる複数セットの相補データである。書き込みに失敗したら、Failとして書き込み動作終了する。
【0104】
十分な書き込みがなされたら、1セルブロックが16ページ(n=15)の場合、アドレスnが15未満であることを判定し(ステップS807)、アドレスnを更新して(ステップS808)、次のページ(即ち次のワード線)について、同様の書き込みを行う。以下、同様の動作を繰り返す。図9で説明したように、初期設定データは、16個のオール“0”又はオール“1”により1ビットデータとするので、この書き込み動作の間、同じデータを繰り返し書き込むことになる。
【0105】
偶数ページの書き込みがPassになると(ステップS809)、次に奇数ページの選択を行い、アドレスnを再度初期化する(ステップS810)。そして、初期設定データブロックのアクセスコマンドの入力(ステップS811)、”80”入力(ステップS812)、第2の初期設定データブロックのブロックアドレス入力(ステップS812)を行い、内部データ転送を行うデータロードコマンドを入力する(ステップS814)。ここで書き込むべきデータ(不良ロウアドレスデータ、その他のオプションデータ)は、既にテストにより不良ブロックのラッチ回路42、不良アドレスレジスタ13、電圧設定レジスタ15等に書き込まれているから、これらを読み出してセンスアンプ回路5に内部転送する。
【0106】
そして、”10”の入力(ステップS815)により、書き込みが行われ、一つのワード線で選択される偶数ページに書き込みがなされる。書き込みに失敗したら、Failとして書き込み動作終了する。十分な書き込みがなされたら、アドレスnが15未満であることを判定し(ステップS816)、アドレスnを更新して(ステップS817)、次のページ(即ち次のワード線)について、同様の書き込みを行う。以下、同様の動作を繰り返し、16本のワード線により選択されるブロック内の全ページに同じデータが書き込まれる。
【0107】
この発明は上記実施例に限られない。実施の形態ではNAND型EEPROMを説明したが、NOR型、AND型、DINOR型のEEPROMはもちろん、電気的書き換えはできないが不揮発にデータ記憶を記憶できるメモリセルを用いたEPROMやマスクROMにもこの発明を適用することができる。
【0108】
【発明の効果】
以上述べたようにこの発明によれば、ヒューズ回路等を用いることなく、メモリセルアレイ内に不良アドレス等の初期設定データを書き込んで、不良アドレス置換等の動作条件の初期化を可能とした不揮発性半導体メモリ装置が得られる。
【図面の簡単な説明】
【図1】この発明の実施の形態によるEEPROMのブロック構成を示す図である。
【図2】同実施の形態のメモリセルアレイの等価回路である。
【図3】同メモリセルアレイのNANDセルの平面図と等価回路である。
【図4】同メモリセルアレイの断面図である。
【図5】同実施の形態のラッチ機能付きロウデコーダの構成を示す図である。
【図6】同実施の形態のセンスアンプ回路の構成を示す図である。
【図7】同センスアンプ回路に付属させたラッチ回路を示す図である。
【図8】同実施の形態のセルアレイにおける初期設定データブロックの構成法を示す図である。
【図9】同初期設定データブロックのデータ形式を示す図である。
【図10】同初期設定データブロックのデータ格納形式を示す図である。
【図11】同初期設定データブロックのデータに基づく初期設定動作フローを示す図である。
【図12】初期設定データの良否判定を行う回路構成を示す図である。
【図13】同初期設定データブロックのステータスデータ読み出し動作を示す図である。
【図14】同初期設定データブロックのデータによるカラムリダンダンシ動作を示す図である。
【図15】同初期設定データブロックのデータにより不良ブロックフラグ設定動作を示す図である。
【図16】同初期設定データブロックの書き込み動作フローを示す図である。
【図17】図16の書き込みステップの具体的な動作フローを示す図である。
【図18】同初期設定データブロックの他の書き込み動作フローを示す図である。
【図19A】図18の書き込みステップの具体的な動作フローを示す図である。
【図19B】図18の書き込みステップの具体的な動作フローを示す図である。
【符号の説明】
1…メモリセルアレイ、2…冗長カラムセルアレイ、3…初期設定データ領域、4…ロウデコーダ、5…センスアンプ回路、6…データレジスタ、7…カラムデコーダ、8…高電圧発生回路、9…I/Oバッファ、10…コマンドレジスタ、11…制御回路、12…アドレスレジスタ、13…不良アドレスレジスタ、14…一致検出回路、15…電圧設定レジスタ、16…チップ情報レジスタ、17…パワーオンリセット回路。
Claims (10)
- 不揮発性メモリセルが配列されメモリ動作条件を決定する初期設定データ及び不良アドレスデータが書き込まれる初期設定データ領域及び不良セルを置換するための冗長セルアレイを有し且つ、前記初期設定データ領域にはその初期設定データ領域が正常であるか否かを示すステータスデータが書き込まれるメモリセルアレイと、
アドレスにより前記メモリセルアレイのメモリセル選択を行うデコード回路と、
前記メモリセルアレイの読み出しデータを検知増幅するセンスアンプ回路と、
前記初期設定データ領域から読み出される初期設定データが転送されレジスタに保持されてメモリ動作条件を制御すると共に前記初期設定データ領域から読み出される不良アドレスが転送されレジスタに保持されて不良セル置換制御を行う動作条件設定回路と、
前記初期設定データ領域から読み出される前記ステータスデータに基づいて、 前記初期設定データの前記動作条件設定回路への転送を制御する制御回路と、を備え、
前記初期設定データ及びステータスデータはそれぞれ、相補関係を満たす少なくとも1セットのデータにより構成され、
前記初期設定データ領域は、偶数番のビット線の範囲として定義されて前記ステータスデータ及び不良カラムアドレスデータを記憶する偶数ページと、奇数番のビット線の範囲として定義されて不良ロウアドレスを記憶する奇数ページとから構成されている
ことを特徴とする不揮発性半導体メモリ装置。 - 前記デコード回路に付属して、前記初期設定データ領域から読み出された不良アドレスデータに基づいて不良ロウのデコード部を非活性状態に設定するためのデータラッチ回路を有する
ことを特徴とする請求項1記載の不揮発性半導体メモリ装置。 - 前記センスアンプ回路に付属して、前記初期設定データ領域から読み出された不良アドレスデータに基づいて不良カラムのセンスアンプ部を非活性状態に設定するためのデータラッチ回路を有する
ことを特徴とする請求項1記載の不揮発性半導体メモリ装置。 - 前記偶数ページには、それぞれ相補関係を満たすNセット(Nは正の整数)ずつのステータスデータ及び不良カラムアドレスデータが書き込まれ、
前記奇数ページには、それぞれ相補関係を満たすMセット(MはNより小さい正の整数)の不良ロウアドレスデータが書き込まれる
ことを特徴とする請求項1記載の不揮発性半導体メモリ装置。 - 前記制御回路は、電源投入を検出して自動的に、前記初期設定データの読み出しと、その読み出しデータの前記動作条件設定回路への転送とを制御する
ことを特徴とする請求項1記載の不揮発性半導体メモリ装置。 - 前記制御回路は、コマンド入力に基づいて、前記初期設定データの読み出しと、その読み出しデータの前記動作条件設定回路への転送とを制御する
ことを特徴とする請求項1記載の不揮発性半導体メモリ装置。 - 前記メモリセルアレイは、電気的書き換え可能な不揮発性メモリセルが複数個直列接続されたNAND型セルにより構成されていることを特徴とする請求項1乃至6のいずれかに記載の不揮発性半導体メモリ装置。
- 前記初期設定データ領域は、データ消去の単位となる少なくとも一つのセルブロックにより構成される
ことを特徴とする請求項7記載の不揮発性半導体メモリ装置。 - 前記初期設定データ領域は、データ消去の単位となる一つのセルブロックからなる第1の初期設定データブロックと、他のセルブロックからなる第2の初期設定ブロックとから構成される
ことを特徴とする請求項7記載の不揮発性半導体メモリ装置。 - 前記初期設定データ及びステータスデータは、1NANDセルのオール“0”状態及びオール“1”状態を1ビットデータとして書き込まれる
ことを特徴とする請求項7記載の不揮発性半導体メモリ装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000304003A JP3916862B2 (ja) | 2000-10-03 | 2000-10-03 | 不揮発性半導体メモリ装置 |
TW090124148A TW564424B (en) | 2000-10-03 | 2001-09-28 | Non-volatile semiconductor memory |
KR10-2001-0060991A KR100459627B1 (ko) | 2000-10-03 | 2001-09-29 | 불휘발성 반도체 메모리 |
US09/968,983 US6646930B2 (en) | 2000-10-03 | 2001-10-03 | Non-volatile semiconductor memory |
US10/698,484 US6970388B2 (en) | 2000-10-03 | 2003-11-03 | Non-volatile semiconductor memory |
US11/032,165 US7313022B2 (en) | 2000-10-03 | 2005-01-11 | Non-volatile semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000304003A JP3916862B2 (ja) | 2000-10-03 | 2000-10-03 | 不揮発性半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002117692A JP2002117692A (ja) | 2002-04-19 |
JP3916862B2 true JP3916862B2 (ja) | 2007-05-23 |
Family
ID=18785115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000304003A Expired - Fee Related JP3916862B2 (ja) | 2000-10-03 | 2000-10-03 | 不揮発性半導体メモリ装置 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6646930B2 (ja) |
JP (1) | JP3916862B2 (ja) |
KR (1) | KR100459627B1 (ja) |
TW (1) | TW564424B (ja) |
Families Citing this family (91)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3843777B2 (ja) * | 2001-08-10 | 2006-11-08 | ソニー株式会社 | 半導体記憶装置 |
JP3816788B2 (ja) * | 2001-11-22 | 2006-08-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO2003073431A1 (fr) * | 2002-02-28 | 2003-09-04 | Renesas Technology Corp. | Memoire a semi-conducteurs non volatile |
JP2004030850A (ja) * | 2002-06-28 | 2004-01-29 | Toshiba Corp | 半導体記憶装置 |
US6728146B1 (en) * | 2002-07-03 | 2004-04-27 | Macronix International Co., Ltd. | Memory device and method for automatically repairing defective memory cells |
JP4118623B2 (ja) * | 2002-07-23 | 2008-07-16 | 松下電器産業株式会社 | 不揮発性半導体記憶装置 |
US6941411B2 (en) * | 2002-08-21 | 2005-09-06 | Micron Technology, Inc. | Non-contiguous address erasable blocks and command in flash memory |
KR100849403B1 (ko) * | 2002-10-18 | 2008-07-31 | 삼성전자주식회사 | 반도체 메모리 장치 |
JP3875621B2 (ja) * | 2002-10-30 | 2007-01-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3935139B2 (ja) | 2002-11-29 | 2007-06-20 | 株式会社東芝 | 半導体記憶装置 |
JP4136646B2 (ja) * | 2002-12-20 | 2008-08-20 | スパンション エルエルシー | 半導体記憶装置及びその制御方法 |
KR100506978B1 (ko) * | 2003-02-25 | 2005-08-09 | 삼성전자주식회사 | 휘발성 반도체 메모리의 제조공정에서 제조된 불휘발성메모리 셀 트랜지스터를 퓨즈소자로서 갖는 반도체 집적회로장치 |
JP2005092969A (ja) | 2003-09-16 | 2005-04-07 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
KR100530930B1 (ko) * | 2004-05-11 | 2005-11-23 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 장치의 멀티-i/o 리페어 방법 및그의 낸드 플래시 메모리 장치 |
JP2005327337A (ja) | 2004-05-12 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2005353171A (ja) * | 2004-06-10 | 2005-12-22 | Toshiba Corp | 半導体記憶装置及びそのブランクページ検索方法 |
KR100632946B1 (ko) * | 2004-07-13 | 2006-10-12 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 |
JP2006048777A (ja) | 2004-08-02 | 2006-02-16 | Toshiba Corp | Nandフラッシュメモリおよびデータ書き込み方法 |
KR100622349B1 (ko) * | 2004-08-04 | 2006-09-14 | 삼성전자주식회사 | 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법. |
KR100606173B1 (ko) * | 2004-08-24 | 2006-08-01 | 삼성전자주식회사 | 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치 |
US7259989B2 (en) * | 2004-09-03 | 2007-08-21 | Matsushita Electric Industrial Co., Ltd. | Non-volatile memory device |
KR100624960B1 (ko) * | 2004-10-05 | 2006-09-15 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 메모리 장치 및 이의 패키지 및 이를 이용한메모리 카드 |
KR100642918B1 (ko) | 2004-12-28 | 2006-11-08 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 오토 리드 제어회로 및 방법 |
JP2006196061A (ja) * | 2005-01-12 | 2006-07-27 | Toshiba Corp | 電圧切換回路、及びこれを用いた半導体記憶装置 |
KR100659502B1 (ko) * | 2005-02-04 | 2006-12-20 | 삼성전자주식회사 | 플래쉬 셀로 구현한 퓨즈 어레이 회로 |
KR100714873B1 (ko) * | 2005-09-06 | 2007-05-07 | 삼성전자주식회사 | 비휘발성 메모리에서 데이터 갱신 방법 및 이를 위한 장치 |
US7379330B2 (en) * | 2005-11-08 | 2008-05-27 | Sandisk Corporation | Retargetable memory cell redundancy methods |
JP2007164893A (ja) * | 2005-12-13 | 2007-06-28 | Toshiba Corp | 半導体記憶装置 |
JP4761959B2 (ja) * | 2005-12-26 | 2011-08-31 | 株式会社東芝 | 半導体集積回路装置 |
JP4822895B2 (ja) * | 2006-03-24 | 2011-11-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2007265557A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体記憶装置 |
JP5016841B2 (ja) * | 2006-04-26 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4976764B2 (ja) * | 2006-07-05 | 2012-07-18 | 株式会社東芝 | 半導体記憶装置 |
JP2008065430A (ja) | 2006-09-05 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 半導体装置およびicカード |
KR100769772B1 (ko) | 2006-09-29 | 2007-10-23 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이를 이용한 소거 방법 |
JP2008103643A (ja) * | 2006-10-20 | 2008-05-01 | Toshiba Corp | 不揮発性半導体メモリ |
KR100865824B1 (ko) * | 2006-10-31 | 2008-10-28 | 주식회사 하이닉스반도체 | 메모리 소자 및 리페어 방법 |
KR100816119B1 (ko) * | 2006-12-28 | 2008-03-21 | 주식회사 하이닉스반도체 | 멀티 다이 패키지 장치 |
KR100850270B1 (ko) * | 2007-02-08 | 2008-08-04 | 삼성전자주식회사 | 페일비트 저장부를 갖는 반도체 메모리 장치 |
US7719899B2 (en) | 2007-02-13 | 2010-05-18 | Micron Technology, Inc. | Circuits, systems and methods for driving high and low voltages on bit lines in non-volatile memory |
KR100866961B1 (ko) | 2007-02-27 | 2008-11-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 구동방법 |
KR100871703B1 (ko) | 2007-02-27 | 2008-12-08 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 구동방법 |
JP5032155B2 (ja) * | 2007-03-02 | 2012-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置、及び不揮発性半導体記憶システム |
KR100895065B1 (ko) | 2007-03-26 | 2009-05-04 | 삼성전자주식회사 | 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법 |
KR100909358B1 (ko) | 2007-04-16 | 2009-07-24 | 삼성전자주식회사 | 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법 |
KR100898653B1 (ko) * | 2007-07-25 | 2009-05-22 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 프로그램 방법 |
KR100938024B1 (ko) * | 2007-07-25 | 2010-01-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 |
KR101393622B1 (ko) * | 2007-08-30 | 2014-05-13 | 삼성전자주식회사 | 멀티 비트 플래시 메모리 장치를 포함하는 시스템 및그것의 데이터 처리 방법 |
KR100938044B1 (ko) * | 2007-09-10 | 2010-01-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법 |
US7813188B2 (en) * | 2007-09-10 | 2010-10-12 | Hynix Semiconductor Inc. | Non-volatile memory device and a method of programming a multi level cell in the same |
JP2009080884A (ja) * | 2007-09-26 | 2009-04-16 | Panasonic Corp | 不揮発性半導体記憶装置 |
JP2009146548A (ja) * | 2007-12-18 | 2009-07-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009158018A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7813212B2 (en) * | 2008-01-17 | 2010-10-12 | Mosaid Technologies Incorporated | Nonvolatile memory having non-power of two memory capacity |
KR100915072B1 (ko) * | 2008-01-30 | 2009-09-02 | 주식회사 하이닉스반도체 | 비휘발성 래치 회로 |
JP4759717B2 (ja) * | 2008-02-18 | 2011-08-31 | スパンション エルエルシー | 同期型不揮発性メモリおよびメモリシステム |
IT1392921B1 (it) * | 2009-02-11 | 2012-04-02 | St Microelectronics Srl | Regioni allocabili dinamicamente in memorie non volatili |
KR101001449B1 (ko) * | 2009-04-14 | 2010-12-14 | 주식회사 하이닉스반도체 | 불휘발성 소자의 독출 동작 방법 |
US8107298B2 (en) * | 2010-01-29 | 2012-01-31 | Sandisk Technologies Inc. | Non-volatile memory with fast binary programming and reduced power consumption |
JP2011198409A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Information Systems (Japan) Corp | 不揮発性メモリ |
KR101085724B1 (ko) * | 2010-05-10 | 2011-11-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 동작 방법 |
US8737138B2 (en) | 2010-11-18 | 2014-05-27 | Micron Technology, Inc. | Memory instruction including parameter to affect operating condition of memory |
JP5377526B2 (ja) | 2011-01-13 | 2013-12-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US9007836B2 (en) | 2011-01-13 | 2015-04-14 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
KR101792870B1 (ko) | 2011-06-21 | 2017-11-02 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
US8804424B2 (en) | 2011-08-25 | 2014-08-12 | Micron Technology, Inc. | Memory with three transistor memory cell device |
US8599615B2 (en) * | 2011-10-18 | 2013-12-03 | Elpida Memory, Inc. | Memory device in particular extra array configured therein for configuration and redundancy information |
FR2982406A1 (fr) | 2011-11-07 | 2013-05-10 | St Microelectronics Rousset | Memoire securisee qui evite la degradation de donnees |
JP5674630B2 (ja) * | 2011-12-02 | 2015-02-25 | 株式会社東芝 | 暗号化演算装置を搭載する不揮発性半導体記憶装置 |
US9953725B2 (en) * | 2012-02-29 | 2018-04-24 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of operating the same |
US9087613B2 (en) * | 2012-02-29 | 2015-07-21 | Samsung Electronics Co., Ltd. | Device and method for repairing memory cell and memory system including the device |
JP2013206510A (ja) * | 2012-03-29 | 2013-10-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5378574B1 (ja) * | 2012-06-13 | 2013-12-25 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US9159406B2 (en) * | 2012-11-02 | 2015-10-13 | Sandisk Technologies Inc. | Single-level cell endurance improvement with pre-defined blocks |
US9013921B2 (en) | 2012-12-06 | 2015-04-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
US8929167B2 (en) * | 2013-01-31 | 2015-01-06 | Qualcomm Incorporated | MRAM self-repair with BIST logic |
JP2014186761A (ja) * | 2013-03-21 | 2014-10-02 | Toshiba Corp | 半導体記憶装置、コントローラ、及びメモリシステム |
KR102162701B1 (ko) * | 2013-07-30 | 2020-10-07 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 이를 이용하는 반도체 시스템 |
JP6286292B2 (ja) * | 2014-06-20 | 2018-02-28 | 株式会社フローディア | 不揮発性半導体記憶装置 |
US10388396B2 (en) | 2014-08-25 | 2019-08-20 | Rambus Inc. | Buffer circuit with adaptive repair capability |
JP2015179561A (ja) * | 2015-06-10 | 2015-10-08 | ラピスセミコンダクタ株式会社 | 半導体記憶装置 |
JP2017045405A (ja) | 2015-08-28 | 2017-03-02 | 株式会社東芝 | メモリシステム |
KR20170065076A (ko) * | 2015-12-02 | 2017-06-13 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
JP6473733B2 (ja) * | 2016-12-13 | 2019-02-20 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置およびその動作設定方法 |
JP6953148B2 (ja) * | 2017-02-28 | 2021-10-27 | ラピスセミコンダクタ株式会社 | 半導体記憶装置及びデータ読出方法 |
TW202133177A (zh) | 2020-02-24 | 2021-09-01 | 聯華電子股份有限公司 | 非揮發性記憶體及其操作方法 |
JP2022044114A (ja) * | 2020-09-07 | 2022-03-17 | キオクシア株式会社 | 半導体集積回路およびその試験方法 |
US11475954B2 (en) * | 2020-11-15 | 2022-10-18 | Macronix International Co., Ltd. | Fast interval read setup for 3D NAND flash |
US11488657B1 (en) | 2021-04-19 | 2022-11-01 | Macronix International Co., Ltd. | Fast interval read setup for 3D memory |
US11803326B2 (en) | 2021-04-23 | 2023-10-31 | Macronix International Co., Ltd. | Implementing a read setup burst command in 3D NAND flash memory to reduce voltage threshold deviation over time |
US11385839B1 (en) | 2021-04-27 | 2022-07-12 | Macronix International Co., Ltd. | Implementing a read setup in 3D NAND flash memory to reduce voltage threshold deviation over time |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4451903A (en) * | 1981-09-14 | 1984-05-29 | Seeq Technology, Inc. | Method and device for encoding product and programming information in semiconductors |
JPH03208146A (ja) | 1990-01-10 | 1991-09-11 | Nec Corp | ディジタルデータ誤り検出方式 |
JPH05216771A (ja) | 1991-09-18 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | データ処理装置内の重要データの回復可能性を保証する方法と装置 |
JPH06131892A (ja) | 1992-10-14 | 1994-05-13 | Toshiba Corp | フラッシュ型eeprom及び半導体ファイル装置 |
US5345413A (en) * | 1993-04-01 | 1994-09-06 | Microchip Technology Incorporated | Default fuse condition for memory device after final test |
FR2715782B1 (fr) * | 1994-01-31 | 1996-03-22 | Sgs Thomson Microelectronics | Bascule bistable non volatile programmable, à état initial prédéfini, notamment pour circuit de redondance de mémoire. |
JPH08221993A (ja) | 1994-03-25 | 1996-08-30 | Seiko Instr Inc | 半導体集積回路装置、その製造方法及びその駆動方法 |
JPH07334999A (ja) | 1994-06-07 | 1995-12-22 | Hitachi Ltd | 不揮発性半導体記憶装置及びデータプロセッサ |
JP3268130B2 (ja) | 1994-07-20 | 2002-03-25 | 株式会社東芝 | フラッシュeepromを用いたデータ処理装置 |
JPH0844628A (ja) | 1994-08-03 | 1996-02-16 | Hitachi Ltd | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 |
KR100205006B1 (ko) | 1996-10-08 | 1999-06-15 | 윤종용 | 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치 |
TW419828B (en) * | 1997-02-26 | 2001-01-21 | Toshiba Corp | Semiconductor integrated circuit |
JP3884839B2 (ja) * | 1997-10-17 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP3730423B2 (ja) | 1998-11-24 | 2006-01-05 | 富士通株式会社 | 半導体記憶装置 |
JP2001176290A (ja) * | 1999-12-10 | 2001-06-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
US6462985B2 (en) * | 1999-12-10 | 2002-10-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory for storing initially-setting data |
-
2000
- 2000-10-03 JP JP2000304003A patent/JP3916862B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-28 TW TW090124148A patent/TW564424B/zh not_active IP Right Cessation
- 2001-09-29 KR KR10-2001-0060991A patent/KR100459627B1/ko not_active IP Right Cessation
- 2001-10-03 US US09/968,983 patent/US6646930B2/en not_active Expired - Fee Related
-
2003
- 2003-11-03 US US10/698,484 patent/US6970388B2/en not_active Expired - Fee Related
-
2005
- 2005-01-11 US US11/032,165 patent/US7313022B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050125595A1 (en) | 2005-06-09 |
TW564424B (en) | 2003-12-01 |
JP2002117692A (ja) | 2002-04-19 |
US20020039311A1 (en) | 2002-04-04 |
US6970388B2 (en) | 2005-11-29 |
US20040090847A1 (en) | 2004-05-13 |
US6646930B2 (en) | 2003-11-11 |
KR100459627B1 (ko) | 2004-12-09 |
KR20020026856A (ko) | 2002-04-12 |
US7313022B2 (en) | 2007-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3916862B2 (ja) | 不揮発性半導体メモリ装置 | |
KR100960417B1 (ko) | 불휘발성 반도체 기억 장치, 불휘발성 반도체 기억 시스템및 불휘발성 반도체 기억 시스템에서의 불량 컬럼의 관리방법 | |
JP4664804B2 (ja) | 不揮発性半導体記憶装置 | |
US5515324A (en) | EEPROM having NAND type memory cell array | |
KR100506430B1 (ko) | 불휘발성 반도체 기억 장치 | |
US6704223B2 (en) | Non-volatile semiconductor memory | |
JP4703148B2 (ja) | 不揮発性半導体記憶装置 | |
US7719897B2 (en) | Program verification for non-volatile memory | |
US7313028B2 (en) | Method for operating page buffer of nonvolatile memory device | |
JP2006012367A (ja) | 不揮発性半導体記憶装置 | |
JP2001176290A (ja) | 不揮発性半導体記憶装置 | |
TW201714171A (zh) | 用於非揮發性記憶裝置的感測電路以及非揮發性記憶裝置 | |
JP2001035176A (ja) | 不揮発性半導体メモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |