KR100816119B1 - 멀티 다이 패키지 장치 - Google Patents

멀티 다이 패키지 장치 Download PDF

Info

Publication number
KR100816119B1
KR100816119B1 KR1020060136371A KR20060136371A KR100816119B1 KR 100816119 B1 KR100816119 B1 KR 100816119B1 KR 1020060136371 A KR1020060136371 A KR 1020060136371A KR 20060136371 A KR20060136371 A KR 20060136371A KR 100816119 B1 KR100816119 B1 KR 100816119B1
Authority
KR
South Korea
Prior art keywords
memory
die
unit
power supply
logic
Prior art date
Application number
KR1020060136371A
Other languages
English (en)
Inventor
정상화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060136371A priority Critical patent/KR100816119B1/ko
Priority to US11/760,769 priority patent/US7679982B2/en
Application granted granted Critical
Publication of KR100816119B1 publication Critical patent/KR100816119B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring

Abstract

본 발명은 멀티 다이 패키지 장치에 관한 것으로, 하나 이상의 메모리 다이를 포함하는 멀티 다이 패키지 장치에 있어서, 각각의 메모리 다이는, 데이터의 프로그램 및 독출을 수행하는 메모리 기능부; 입력받은 명령에 따라 상기 메모리 기능부의 프로그램 및 독출 동작을 제어하는 로직부; 및 상기 메모리 기능부에 동작 모드에 따른 전원을 제공하고, 상기 로직부에 별도의 전원을 제공하는 전원제공부를 포함한다.
DDP, QDP, 멀티 다이

Description

멀티 다이 패키지 장치{Apparatus of packaging for multi die}
도 1은 일반적인 더블 다이 패키지 장치의 회로구성을 나타낸 회로도이다.
도 2는 도 1의 동작 타이밍도이다.
도 3은 본 발명의 실시 예에 따른 더블 다이 패키지의 회로 구성을 나타낸 회로도이다.
도 4는 도 3의 동작 타이밍도이다.
*도면의 주요 부분의 간단한 설명*
300a, 300b : 다이 310 : 메모리부
330 : 전원 제공부
본 발명은 멀티 다이 패키지(Multi Die Package)에 관한 것으로, 하나 이상의 메모리 칩 다이를 포함하는 패키지에서 동작하지 않는 다이의 소비 전류를 감소시키는 멀티 다이 패키지 장치에 관한 것이다.
최근의 반도체 산업 발전 그리고 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이와 같은 요구를 만족시키기 위해 적용되는 기술중의 하나가 멀티 칩 패키징(Multi Chip Packaging) 기술이다. 멀티 칩 패키징 기술은 복수개의 반도체 칩을 하나의 패키지로 구성하는 기술로서, 이 기술이 적용된 멀티 칩 패키지를 이용하는 것이 하나의 반도체 칩을 포함하는 패키지 여러 개를 이용하는 것보다 소형화와 경량화 및 실장면적에 유리하다.
상기와 같이 복수의 칩이 실장된 패키지는 동작시 어느 하나의 칩을 선택하기 위한 선택신호에 의해 동작한다. 그리고 하나의 칩이 동작하는 동안 다른 칩은 동작을 하지 않도록 하는 것이 일반적이다.
도 1은 일반적인 더블 다이 패키지의 회로구성을 나타낸 회로도이다.
도 1을 참조하면, 두 개의 메모리 칩이 패키징 되어 있는 더블 다이 패키지는 제 1 다이(100a)와, 제 2 다이(100b)가 포함되어 있으며, 제 1 및 제 2 다이(100a, 100b)는 동일한 구성을 포함한다.
제 1 다이(100a)는 반도체 칩 동작을 위한 주변회로 및 메모리 셀들을 포함하는 메모리부(110)와, 상기 메모리부(110)의 동작을 위해 전원을 공급하는 전원 제공부(130)를 포함한다.
메모리부(110)는 메모리 셀 어레이(111)와, X 디코더부(112)와, 페이지 버퍼부(113)와, Y 디코더부(114)와, 버퍼(115)와, I/O(116)와, 어드레스 레지스터/카운터(117)와, 동작 제어 및 고전압 발생부(118)와, 명령 인터페이스 로직(119)과, 명령 레지스터(120)와, 데이터 레지스터(121)를 포함한다.
그리고 전원 제공부(130)는 스탠바이 전원부(131)와, 액티브 전원부(132)와, 레퍼런스 전원부(136) 및 전원레벨 감지부(137)를 포함하고, 스탠바이 전원부(136) 는 스탠바이 모드부(134)와, 액티브 모드부(135)를 포함한다.
제 2 다이(100b)는 상기한 제 1 다이(100a)와 동일한 구성을 포함하며, 칩 선택 신호(CE#)에 의해 제 1 또는 제 2 다이가 선택되어 동작한다. 상기 칩 선택신호(CE#)가 로우 레벨로 인가되면, 해당 다이가 동작을 한다.
칩 선택 신호(CE#)가 로우 레벨로 인가되면, 해당 다이는 선택되어 동작 모드가 되고, 칩 선택 신호(CE#)가 하이 레벨로 인가되면 해당 다이는 비선택 다이가 되어 스탠바이 모드로 동작한다.
그리고 칩 선택 신호(CE#)가 로우 레벨이 되면, 최소한의 스탠바이 전원에 의해 동작하던 회로들은 메인 회로들로 전환되어 동작하고 액티브 전원이 공급되어 모든 칩 내의 회로들이 동작한다.
상기 액티브 모드에서는 액티브 전원부(132)가 액티브 전압을 제공하고, 데이터가 입력되는 동안 액티브 전원부(132)와, I/O(116)와, 버퍼(115)와, 어드레스 레지스터/카운터(117)와, 명령 인터페이스 로직(119)과, 명령 레지스터(120)와, 데이터 레지스터(121)와 X 디코더(112) 및 Y 디코더(114)가 전원을 인가받고 동작한다.
그리고 동작 상태에서 동작 제어 및 고전압 발생부(118)와 X 디코더(112)와 페이지 버퍼(113) 및 Y 디코더(114)가 동작한다. 또한, 스탠바이 모드에서는 스탠바이 전원부(132)가 스탠바이 전압을 제공하고, 전원레벨 감지부(137)만이 동작하여 명령 인터페이스 로직(119)의 전압 레벨을 감지한다.
상기와 같이 칩 선택 신호(CE#)가 로우 레벨로 인가되는 칩이 동작하도록 하 는 경우, 도 1과 같이 제 1 및 제 2 다이의 더블 다이로 구성된 패키지에서는 각각의 다이를 동작시키기 위한 칩 선택신호(CE#)가 별도로 필요하다. 그러나 일반적으로 멀티 다이 패키지의 경우에는 하나의 칩 선택 신호(CE#)만을 인가하여 동작을 제어하는 방식이 일반적이다.
상기와 같이 공통의 칩 선택 신호(CE#)에 의해 멀티 다이 패키지가 동작하면, 실제로 동작하지 않는 비선택 다이도 액티브 전원이 공급되어 불필요한 전류가 소모된다. 따라서 공통 칩 선택 신호(CE#)가 인가되는 멀티 다이 패키지는 칩 선택 신호(CE#) 이외에 동작중인 다이의 레디 비지 신호(R/B#) 가 로우 레벨 상태로서 동작 중임(busy)을 나타낼 때, 다른 비선택 다이를 동작 시킬 수 있도록 하는 동시 동작(Concurrent Operation) 기능을 지원한다.
도 2는 도 1의 동작 타이밍도이다.
도 2는 동시 동작 기능을 지원하는 도 1의 동작 타이밍 도를 나타낸 것으로, 제 1 다이(100a)의 동작 타이밍도(210)와, 제 2 다이(100b)의 동작 타임도(220)를 함께 도시한 도면이다.
도 2를 참조하면, 칩 선택 신호(CE#)가 동시에 인가되고, 제 1 다이(100a)가 동작을 시작하여 레디 비지(R/B#) 신호가 로우 레벨로 변경되면, 제 2 다이(100b)도 동작을 할 수 있어야 한다.
즉, 제 1 다이(100a)의 레디 비지(R/B#) 신호가 로우 레벨인 동안에, 제 2 다이(100b)로 동작 명령이 인가되면 이를 감지하여 동작을 해야 한다.
이때, 동작을 수행하기 위해 선택된 제 1 다이(100a)는 액티브 모드에서는 액티브 전원부(132)와, 레퍼런스 전원부(136)의 액티브 모드부(134) 및 전원 레벨 감지부(137)가 동작하고, 스탠바이 모드에서는 스탠바이 전원부(131)와, 레퍼런스 전원부(136)의 스탠바이 모드(134) 및 전원레벨 감지부(137)가 동작한다.
그러나 동작을 수행하지 않던 비 선택된 제 2 다이(100b)는 제 1 다이(100a)의 레디 비지(R/B#) 신호가 로우 레벨인 동안 명령어를 입력 받는다 명령을 인식할 수 있는 어드레스 레지스터/카운터(117)와 명령 인터페이스 로직(119)과, 명령 레지스터(120) 및 데이터 레지스터(121)에 전원이 인가되어 있지 않기 때문에 명령 입력을 인식하지 못하여 동작하는데 문제가 발생할 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 멀티 다이 패키지의 동작 전원을 제어하여 불필요한 전류소모를 막고, 효율적으로 멀티 다이가 동작할 수 있도록 하는 멀티 다이 패키지 장치를 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 멀티 다이 패키지 장치는,
하나 이상의 메모리 다이를 포함하는 멀티 다이 패키지 장치에 있어서, 각각의 메모리 다이는, 데이터의 프로그램 및 독출을 수행하는 메모리 기능부; 입력받은 명령에 따라 상기 메모리 기능부의 프로그램 및 독출 동작을 제어하는 로직부; 및 상기 메모리 기능부에 동작 모드에 따른 전원을 제공하고, 상기 로직부에 별도의 전원을 제공하는 전원제공부를 포함한다.
상기 메모리 기능부는, 데이터의 저장이 가능한 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 상기 로직부가 제공하는 어드레스에 따라 상기 메모리 셀 어레이의 메모리 셀을 선택하는 X 디코더 및 Y 디코더; 상기 X 디코더 및 Y 디코더가 선택하는 메모리 셀에 데이터를 프로그램 또는 독출 하는 페이지 버퍼를 포함하는 것을 특징으로 한다.
상기 로직부는, 데이터 프로그램 또는 동작을 어드레스를 제어하는 어드레스 레지스터/카운터; 입력받은 명령에 따른 상기 메모리 기능부를 제어하기 위한 명령 인터페이스 로직; 상기 명령 인터페이스 로직이 입력받은 명령 정보를 임시 저장하는 명령 레지스터; 및 데이터 프로그램을 위해 입력되는 데이터를 임시 저장하는 데이터 레지스터를 포함한다.
상기 전원 제공부는, 프로그램 또는 독출 동작을 수행하는 액티브 모드에서의 전원을 제공하는 액티브 전원부; 동작하지 않는 동안의 스탠바이 모드에서의 전원을 제공하는 스탠바이 전원부; 상기 로직부에 전원을 제공하는 로직 제공부; 및 상기 액티브 전원부와 스탠바이 전원부 및 메모리 다이의 동작을 위한 기준전압을 발생하여 제공하는 기준전압 제공부를 포함한다.
상기 다수의 메모리 다이는 공통의 칩 선택 신호를 입력 받는 것을 특징으로 한다.
상기 멀티 다이 패키지 장치는, 어느 하나의 메모리 다이가 동작을 수행하는 레디 비지(Read Busy)상태인 경우, 다른 하나의 메모리 다이가 동작하는 동시 동작(Concurrent Operation) 기능을 제공하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 멀티 다이 패키지 장치는,
하나 이상의 메모리 다이를 포함하는 멀티 다이 패키지 장치에 있어서, 프로그램 또는 독출을 위해 동작 선택된 하나의 메모리 다이는 동작 모드에 따른 전원을 제공받고, 선택되지 않은 나머지 메모리 다이는 동작 제어를 위한 로직부에 별도의 전원을 제공받아 명령입력을 판단할 수 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명의 실시 예에 따른 더블 다이 패키지의 회로 구성을 나타낸 회로도이다.
도 3을 참조하면, 제 1 다이(300a)와 제 2 다이(300b)를 포함하는 더블 다이 패키지에서 제 1 다이(300a)는 메모리부(310)와, 전원 제공부(330)를 포함하고, 이는 제 2 다이(300b)도 동일하게 구성된다.
메모리부(310)는 데이터 저장을 위한 메모리 셀들로 구성되는 메모리 셀 어레이(311)와, 어드레스 신호에 의해 메모리 셀 어레이(311)의 워드라인을 선택하는 X 디코더(312)와 Y 디코더(314)와, 상기 메모리 셀 어레이(311)를 구성하는 다수의 비트 라인 중 한 쌍의 비트라인과 연결되어 데이터 프로그램, 독출을 위한 다수의 페이지 버퍼를 포함하는 페이지 버퍼부(313)와, 프로그램 또는 독출시의 어드레스 를 제어하기 위한 어드레스 레지스터/카운터(317)와, 동작을 위한 전압 제공을 위한 동작 제어 및 고전압 발생부(318)와, 칩 인에이블 등의 내부 명령 수행을 위한 명령 인터페이스 로직(319)과, 명령 수행을 위한 명령 레지스터(320)와 프로그램 데이터를 임시 저장하는 데이터 레지스터(321)와, 입출력 데이터를 임시 저장하는 버퍼(315) 및 데이터를 외부로 출력하거나 입력받기 위한 I/O(316)를 포함한다.
그리고 전원 제공부(330)는 스탠바이 모드에서의 전원을 제공하는 스탠바이 전원부(331)와, 액티브 모드에서의 전원을 제공하는 액티브 전원부(332)와, 로직에 별도의 전원을 제공하는 로직 전원부(333)와, 상기 스탠바이 모드 및 액티브 모드에서의 동작을 위한 기준전압을 제공하는 레퍼런스 전원부(334) 및 전원 레벨감지를 위한 전원 레벨 감지부(337)를 포함한다. 그리고 레퍼런스 전원부(334)는 스탠바이 모드에서의 기준전압을 제공하는 스탠바이 모드부(335)와, 액티브 모드에서의 기준전압을 제공하는 액티브 모드부(336)를 포함한다.
상기 메모리부(310)의 메모리 셀 어레이(311)와, X 디코더부(312)와, 페이지 버퍼부(313)는 Y 디코더부(314)는 데이터 프로그램 및 독출을 위한 메모리 기능을 수행하는 부분이다.
그리고 어드레스 레지스터/카운터(317)와, 명령 인터페이스 로직(319)과, 명령 레지스터(320) 및 데이터 레지스터(321)는 외부로부터 입력되는 동작 명령을 확인하여 상기 메모리 기능을 수행하는 부분을 제어함으로써 메모리부(310)가 정상 기능을 할 수 있도록 제어하는 로직 부분이다.
스탠바이 전원부(331)와 액티브 전원부(332)는 메모리 셀 어레이(311)와, X 디코더(312)와, 페이지 버퍼부(313)와, Y 디코더부(314)와, 버퍼(315) 및 I/O(316)에 전원을 제공하고, 또한 동작제어 및 고전압 발생부(318)에 동작 모드에 따른 전원을 제공한다.
그리고 어드레스 레지스터/카운터(317)와, 명령 인터페이스 로직(319)과, 명령 레지스터(320) 및 데이터 레지스터(321)는 별도의 로직전원부(333)로부터 동작 모드에 관계없이 전원을 제공받는다.
칩 선택 신호(CE#)가 로우 레벨로 인가되어 제 1 및 제 2 다이(300a, 300b)가 선택되고, 동작을 위해 선택되는 제 1 다이(300a)는 액티브 전원부(332)에 의한 액티브 전원을 공급받아 액티브 모드로 동작한다.
그리고 선택되지 않은 제 2 다이(300b)는 스탠바이 모드로 동작하여 스탠바이 전원부(332)가 스탠바이 전원을 공급한다.
또한, 액티브 모드나 스탠바이 모드에 관계없이 로직 전원부(333)는 명령입력을 감지하여 동작을 시작할 수 있도록 하는 로직들(앞서 언급한 바와 같이 317, 319, 320 및 321)에 전원을 제공한다.
따라서 비선택 다이인 제 2 다이(300b)는 제 1 다이(300a)의 레디 비지(R/B#) 신호가 로우 레벨로 떨어져 있는 동안, 동작 명령이 입력되면, 어드레스 레지스터/카운터(317)와, 명령 인터페이스 로직(319)과, 명령 레지스터(320) 및 데이터 레지스터(321)는 로직 전원부(333)로부터 전원을 공급 받기 때문에 입력되는 명령에 따라 동작을 수행하도록 스탠바이 모드에서 액티브 모드로 모드전환을 하여 동작할 수 있다.
도 4는 도 3의 동작 타이밍도이다.
도 4는 제 2 다이(300b)가 프로그램 명령을 받을 때의 동작 타이밍도로서, 제 1 다이(300a)가 액티브 모드로 동작을 하는 동안에는 로직 전원부(333)로부터 로직부가 전원을 공급받는다.
그리고 프로그램 명령과 어드레스 주소가 입력되면 액티브 전원부(331)가 동작하여 액티브 모드로 동작을 할 수 있도록 변경된다.
상기와 같이 동작함으로써, 하나 이상의 다이가 패키지 되어 있는 멀티 다이 패키지에서 동시 동작(Concurrent Operation) 기능을 제공하는 경우에도, 명령 입력을 확인하여 동작을 하도록 하는 로직은 별도의 전원을 공급받아 선택되지 않은 다이도 명령 입력이 있으면 바로 동작을 할 수 있으며, 로직에게만 별도의 전원을 공급함으로써 모든 다이에 전원을 공급하지 않아 전류 소모를 방지할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 멀티 다이 패키지 장치는 하나 이상의 다이를 포함하여 패키지 된 메모리 장치에 전원을 공급할 때, 동작 제어를 위한 로직 부분 만에 별도의 전원 공급을 할 수 있도록 함으로써 동시 동 작(Concurrent Operation) 기능을 제공할 때, 선택되지 않은 다이도 명령입력을 확인하여 오류 없이 동작할 수 있도록 한다.

Claims (7)

  1. 하나 이상의 메모리 다이를 포함하는 멀티 다이 패키지 장치에 있어서,
    각각의 메모리 다이는,
    데이터의 프로그램 및 독출을 수행하는 메모리 기능부;
    입력받은 명령에 따라 상기 메모리 기능부의 프로그램 및 독출 동작을 제어하는 로직부; 및
    상기 메모리 기능부에 동작 모드에 따른 전원을 제공하고, 상기 로직부에 별도의 전원을 제공하는 전원제공부
    를 포함하는 것을 특징으로 하는 멀티 다이 패키지 장치.
  2. 제 1항에 있어서,
    상기 메모리 기능부는,
    데이터의 저장이 가능한 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 로직부가 제공하는 어드레스에 따라 상기 메모리 셀 어레이의 메모리 셀을 선택하는 X 디코더 및 Y 디코더;
    상기 X 디코더 및 Y 디코더가 선택하는 메모리 셀에 데이터를 프로그램 또는 독출 하는 페이지 버퍼를 포함하는 것을 특징으로 하는 멀티 다이 패키지 장치.
  3. 제 2항에 있어서,
    상기 로직부는,
    데이터 프로그램 또는 동작을 어드레스를 제어하는 어드레스 레지스터/카운터;
    입력받은 명령에 따른 상기 메모리 기능부를 제어하기 위한 명령 인터페이스 로직;
    상기 명령 인터페이스 로직이 입력받은 명령 정보를 임시 저장하는 명령 레지스터; 및
    데이터 프로그램을 위해 입력되는 데이터를 임시 저장하는 데이터 레지스터;
    를 포함하는 것을 특징으로 하는 멀티 다이 패키지 장치.
  4. 제 1항에 있어서,
    상기 전원 제공부는,
    프로그램 또는 독출 동작을 수행하는 액티브 모드에서의 전원을 제공하는 액티브 전원부;
    동작하지 않는 동안의 스탠바이 모드에서의 전원을 제공하는 스탠바이 전원부;
    상기 로직부에 전원을 제공하는 로직 제공부; 및
    상기 액티브 전원부와 스탠바이 전원부 및 메모리 다이의 동작을 위한 기준전압을 발생하여 제공하는 기준전압 제공부;
    를 포함하는 것을 특징으로 하는 멀티 다이 패키지 장치.
  5. 제 1항에 있어서,
    상기 다수의 메모리 다이는 공통의 칩 선택 신호를 입력 받는 것을 특징으로 하는 멀티 다이 패키지 장치.
  6. 제 1항에 있어서,
    상기 멀티 다이 패키지 장치는,
    어느 하나의 메모리 다이가 동작을 수행하는 레디 비지(Read Busy)상태인 경우, 다른 하나의 메모리 다이가 동작하는 동시 동작(Concurrent Operation) 기능을 제공하는 것을 특징으로 하는 멀티 다이 패키지 장치.
  7. 하나 이상의 메모리 다이를 포함하는 멀티 다이 패키지 장치에 있어서,
    프로그램 또는 독출을 위해 동작 선택된 하나의 메모리 다이는 동작 모드에 따른 전원을 제공받고,
    선택되지 않은 나머지 메모리 다이는 동작 제어를 위한 로직부에 별도의 전원을 제공받아 명령입력을 판단할 수 있는 것을 특징으로 하는 멀티 다이 패키지 장치.
KR1020060136371A 2006-12-28 2006-12-28 멀티 다이 패키지 장치 KR100816119B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060136371A KR100816119B1 (ko) 2006-12-28 2006-12-28 멀티 다이 패키지 장치
US11/760,769 US7679982B2 (en) 2006-12-28 2007-06-10 Multi-die packaged device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136371A KR100816119B1 (ko) 2006-12-28 2006-12-28 멀티 다이 패키지 장치

Publications (1)

Publication Number Publication Date
KR100816119B1 true KR100816119B1 (ko) 2008-03-21

Family

ID=39411473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136371A KR100816119B1 (ko) 2006-12-28 2006-12-28 멀티 다이 패키지 장치

Country Status (2)

Country Link
US (1) US7679982B2 (ko)
KR (1) KR100816119B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843546B1 (ko) * 2006-11-21 2008-07-04 삼성전자주식회사 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
KR101046806B1 (ko) * 2009-05-29 2011-07-06 주식회사 하이닉스반도체 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060002930A (ko) * 2003-04-04 2006-01-09 치팩, 인코포레이티드 프로세서 및 메모리 팩키지 어셈블리를 포함하는 반도체멀티팩키지 모듈
JP2008000001A (ja) * 2004-09-30 2008-01-10 Osaka Univ 免疫刺激オリゴヌクレオチドおよびその医薬用途

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000014072A (ko) 1998-08-17 2000-03-06 윤종용 웨이퍼 번인 테스트를 위한 메모리 로직 복합 반도체 장치 및그 테스트 방법
JP3916862B2 (ja) * 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
JP4392740B2 (ja) * 2001-08-30 2010-01-06 株式会社ルネサステクノロジ 半導体記憶回路
US6639864B2 (en) * 2001-12-18 2003-10-28 Intel Corporation Flash device operating from a power-supply-in-package (PSIP) or from a power supply on chip
US7613043B2 (en) * 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060002930A (ko) * 2003-04-04 2006-01-09 치팩, 인코포레이티드 프로세서 및 메모리 팩키지 어셈블리를 포함하는 반도체멀티팩키지 모듈
JP2008000001A (ja) * 2004-09-30 2008-01-10 Osaka Univ 免疫刺激オリゴヌクレオチドおよびその医薬用途

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
국내공개특허공보 10-2006-0002930호
국내공개특허공보 특2000-0014072호

Also Published As

Publication number Publication date
US20080298157A1 (en) 2008-12-04
US7679982B2 (en) 2010-03-16

Similar Documents

Publication Publication Date Title
JP4959268B2 (ja) 電流消耗を減少させる内部電源電圧発生回路を有するマルチチップ半導体メモリ装置
US7843758B2 (en) Multi-chip package flash memory device and method for reading status data therefrom
KR100697270B1 (ko) 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법
US7450461B2 (en) Semiconductor memory device and transmission/reception system provided with the same
KR101161994B1 (ko) 멀티 칩 패키지 장치 및 그의 동작 방법
KR100597787B1 (ko) 멀티 칩 패키지 디바이스
US20190027206A1 (en) Memory device including a plurality of power rails and method of operating the same
KR20110093086A (ko) 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법
JP2003015948A (ja) データ転送制御装置、半導体記憶装置および情報機器
US10607660B2 (en) Nonvolatile memory device and operating method of the same
JP2012118784A (ja) データ記憶装置、メモリ制御装置及びメモリ制御方法
US8416639B2 (en) Multi-chip package and method of operating the same
KR100816119B1 (ko) 멀티 다이 패키지 장치
US6829193B2 (en) Power supply control circuit for use in semiconductor storage device
JP2006286048A (ja) 半導体記憶装置
US8866829B2 (en) Integrated circuit device and electronic equipment
KR20140013893A (ko) 메모리 코어 트레이닝 방법 및 메모리 시스템
KR101131569B1 (ko) 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법
KR100842403B1 (ko) 메모리 모듈 및 메모리 모듈 시스템
US8599593B2 (en) Memory system and method of operating the same
KR100543310B1 (ko) 플래쉬 메모리 소자
US20140181604A1 (en) Channel control circuit and semiconductor device having the same
KR101005123B1 (ko) 멀티 칩 패키지 장치
KR20110001078A (ko) 메모리 칩 패키지 장치 및 그 동작 방법
KR20080088166A (ko) 멀티 칩 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 13