KR20110001078A - 메모리 칩 패키지 장치 및 그 동작 방법 - Google Patents

메모리 칩 패키지 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20110001078A
KR20110001078A KR1020090058469A KR20090058469A KR20110001078A KR 20110001078 A KR20110001078 A KR 20110001078A KR 1020090058469 A KR1020090058469 A KR 1020090058469A KR 20090058469 A KR20090058469 A KR 20090058469A KR 20110001078 A KR20110001078 A KR 20110001078A
Authority
KR
South Korea
Prior art keywords
voltage
memory chip
enable signal
chip
internal
Prior art date
Application number
KR1020090058469A
Other languages
English (en)
Inventor
성진용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090058469A priority Critical patent/KR20110001078A/ko
Publication of KR20110001078A publication Critical patent/KR20110001078A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Abstract

본 발명은 제 1 및 제 2 칩 어드레스에 응답하여 각각 선택되는 제 1 및 제 2 메모리 칩; 상기 제 1 및 제 2 메모리 칩 중 어느 하나가 선택된 경우, 선택되지 않은 메모리 칩의 내부 전원을 선택된 메모리 칩에 제공하여, 상기 선택된 메모리 칩의 내부전원과 함께 병행 사용되는 것을 특징으로 하는 메모리 칩 패키지 장치 및 그 동작 방법을 제공한다.
패키지 장치, 전원전압, 전압 공유

Description

메모리 칩 패키지 장치 및 그 동작 방법{Memory chip package device and method of operation the same}
본 발명은 메모리 칩 패키지 장치 및 그 동작 방법에 관한 것이다.
최근의 반도체 산업 발전 그리고 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이와 같은 요구를 만족시키기 위해 적용되는 기술 중의 하나가 멀티 칩 패키징(Multi Chip Packaging) 기술이다. 멀티 칩 패키징 기술은 복수개의 반도체 칩을 하나의 패키지로 구성하는 기술로서, 이 기술이 적용된 멀티 칩 패키지를 이용하는 것이 하나의 반도체 칩을 포함하는 패키지 여러 개를 이용하는 것보다 소형화와 경량화 및 실장면적에 유리하다.
패키지 장치에 내장되는 메모리 칩인 불휘발성 메모리 소자는 작은 사이즈에 대용량의 메모리를 구형하기 위해 데이터 저장을 하는 메모리 셀의 크기를 감소시키고 있다. 메모리 셀의 크기가 감소되면서 한 번의 프로그램 동작에서 동시에 프로그램되는 메모리 셀들의 개수는 증가한다. 동시에 프로그램되는 메모리 셀의 개수가 증가되도록 하고 동시에 프로그램을 수행하는 메모리 칩의 개수를 늘려서 프로그램 성능을 높일 수 있다.
한편, 메모리 칩에 제공되는 전원(Power)에 의해 제약을 받는다. 특히 동작 중에 특정 시점에서 순간 전력 증가(peak current)가 발생될 경우 동작에 오류가 발생할 수 있다. 이를 해결하기 위해서 전원을 공급하는 회로를 추가로 구성하는 것은 메모리 칩의 크기를 크게 만들기 때문에 소형화 추세인 현재의 메모리 칩에 대한 문제 해결 방법으로는 적합하지 않다.
따라서 본 발명이 이루고자 하는 기술적 과제는 복수개의 메모리 칩이 내장되는 패키지 장치에서 동작하는 메모리 칩에 동작하지 않은 메모리 칩의 전원을 더하여 제공할 수 있도록 하여 메모리 칩의 사이즈를 늘이지 않고 전원의 공급 문제를 해결할 수 있는 패키지 장치 및 그 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 메모리 칩 패키지 장치는,
제 1 및 제 2 칩 어드레스에 응답하여 각각 선택되는 제 1 및 제 2 메모리 칩; 상기 제 1 및 제 2 메모리 칩 중 어느 하나가 선택된 경우, 선택되지 않은 메모리 칩의 내부 전원을 선택된 메모리 칩에 제공하여, 상기 선택된 메모리 칩의 내부전원과 함께 병행 사용되는 것을 특징으로 한다.
상기 제 1 또는 제 2 메모리 칩은 각각, 상기 제 1 또는 제 2 칩 어드레스 응답하여 제공되는 칩 인에이블 신호에 따라 내부전원 인에이블 신호와 상기 전압 요청 신호를 출력하는 동작 제어부, 상기 내부 전원 인에이블 신호 또는 상기 전압 요청 신호에 따라 내부전원을 생성하기 위한 전압 생성 인에이블 신호를 출력하고, 상기 칩 인에이블 신호가 입력되는 경우 제 1 및 제 2 패스 인에이블 신호를 출력하는 전압 제어부; 상기 전압 생성 인에이블 신호에 따라 상기 내부전압을 생성하여 출력노드로 제공하는 전압 생성부; 상기 제 1 패스 인에이블 신호에 따라 상기 출력노드의 전압을 상기 내부회로에 제공하는 제 1 전압 경로 선택부; 및 상기 제 2 패스 인에이블 신호에 따라 상기 선택되지 않은 메모리 칩에서 제공되는 내부전원을 상기 출력노드로 전달하는 제 2 전압 경로 선택부를 포함한다.
상기 전압 제어부에는 상기 전압 생성 인에이블 신호 또는 상기 전압 요청 신호중 하나만이 입력되는 것을 특징으로 한다.
상기 전압 제어부는, 상기 전압 요청신호가 입력되는 경우, 상기 전압 생성 인에이블 신호만을 출력하는 것을 특징으로 한다.
상기 제 1 및 제 2 메모리 칩에서 생성하는 각각의 내부전원은 동일한 전압 레벨인 것을 특징으로 한다.
본 발명의 특징에 따른 메모리 칩 패키지 장치의 동작 방법은,
제 1 및 제 2 메모리 칩을 포함하는 패키지 장치의 동작 방법에 있어서, 칩 인에이블 신호에 따라 상기 제 1 메모리 칩이 인에이블 되는 단계; 상기 제 1 메모리 칩에서 상기 칩 인에이블 신호에 따라 상기 제 1 메모리 칩의 내부전압을 생성하고, 상기 제 2 메모리 칩으로 전압 요청 신호를 전송하는 단계; 상기 제 2 메모리 칩에서 상기 전압 요청 신호에 따라 상기 제 2 메모리 칩의 내부전압을 생성하고, 상기 생성된 제 2 메모리 칩의 내부전압을 상기 제 1 메모리 칩으로 제공하는 단계; 및 상기 제 1 메모리 칩에서 상기 제 1 메모리 칩의 내부전압 및 상기 제 2 메모리 칩의 내부전압을 내부 회로로 제공하는 단계를 포함한다.
상기 제 1 메모리 칩은 상기 칩 인에이블 신호에 따라서 상기 제 1 메모리 칩의 내부전압과 상기 제 2 메모리 칩의 내부전압을 상기 내부회로에 전달하기 위한 패스 인에이블 신호를 생성하는 것을 특징으로 한다.
상기 제 2 메모리 칩은, 상기 전압 요청 신호에 따라서 생성되는 상기 제 2 메모리 칩의 내부전압이 상기 제 2 메모리 칩의 내부회로에 전달되지 않도록 하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 패키지 장치 및 그 동작 방법은 복수개의 메모리 칩이 내장되는 패키지 장치에서 동작하는 메모리 칩에 동작하지 않은 메모리 칩의 전원을 더하여 제공할 수 있도록 하여 메모리 칩의 사이즈를 늘이지 않고 전원의 공급 문제를 해결할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 패키지 장치의 블록도이다.
도 1을 참조하면, 패키지 장치(100)는 제 1 및 제 2 메모리 칩(110, 120)과, 컨트롤러(130)를 포함한다. 본 발명의 실시 예에서는 설명을 위해서 제 1 및 제 2 메모리 칩(110, 120)만을 도시하였으나, 패키지 장치에는 더 많은 개수의 메모리 칩들이 포함될 수 있다.
제 1 및 제 2 메모리 칩(110, 120)은 각각 컨트롤러(130)에 의해 인에이블 된다.
제 1 및 제 2 메모리 칩(110, 120)은 컨트롤러(130)로부터의 선택 신호에 의해 내부 회로가 동작할 수 있도록 제공하는 전원전압(Vdc)을 생성한다. 그리고 제 1 및 제 2 메모리 칩(110, 120)은 파워 라인이 연결되어 상호간에 전원전압(Vdc)을 제공한다.
파워 라인을 연결하는 것은 메모리 칩간의 특정 영역을 연결시키는 방법을 사용하여 구현이 가능하다. 통상적으로 메모리칩의 외곽에 파워 라인이 둘러싸여 있으며, 이를 연결함으로써 파워를 상호간에 제공할 수 있다.
한편, 인에이블 되지 않은 메모리 칩이 파워를 제공하기 위해서는 전원전압(Vdc)을 제어하여 내부 회로 또는 다른 메모리 칩으로 제공하기 위한 전압 제어 블록이 필요하다.
도 2a는 도 1의 메모리 칩의 전압 제어 블록들을 나타낸다.
도 2a를 참조하면, 본 발명의 실시 예에 따른 패키지 장치(100)의 제 1 메모리 칩(110)은 전압 제공 블록(210)과 내부회로(220)를 포함한다. 제 2 메모리 칩(120)도 제 1 메모리 칩(110)과 동일하게 구성되기 때문에 제 2 메모리 칩(120)의 구성은 나타내지 않았다.
전압 제공 블록(210)은 동작 제어부(211), 전압 제어부(212), 전압 생성부(213), 제 1 전압 경로 선택부(214), 제 2 전압 경로 선택부(215)를 포함한다.
동작 제어부(211)는 컨트롤러(120)에서 입력되는 칩 인에이블 신호(Chip_enable)에 따라서 전원전압(Vdc) 제공을 위한 전원 인에이블 신호(Vdc_en) 와 선택되지 않은 제 2 메모리 칩(120)에 전원전압(Vdc)을 요청하는 전원 요청 인에이블 신호(out_Vdcen1)를 출력한다. 상기 전원 요청 인에이블 신호(out_Vdcen1)는 제 2 메모리 칩(120)의 전압 제어부(미도시)로 입력된다. 또한 제 2 메모리 칩(120)이 인에이블 되는 경우에, 제 2 메모리 칩(120)에서 전송하는 전원 요청 인에이블 신호(out_Vdcen2)는 전압 제어부(212)로 입력된다.
전압 제어부(212)는 전원 인에이블 신호(Vdc_en)에 의해서 전원 생성을 위한 전압 생성 인에이블 신호(gen_en)를 출력하고, 제 1 및 제 2 패스 인에이블 신호(pass_en1, pass_en2)를 출력한다.
전압 제어부(212)는 제 2 메모리 칩(120)이 인에이블 되어 있는 경우에는, 제 1 및 제 2 패스 인에이블 신호(pass_en1, pass_en2)를 출력하지 않는다. 제 1 및 제 2 패스 인에이블 신호(pass_en1, pass_en2)가 출력되지 않으면 전압 제공 블록(210)은 전원전압(Vdc)을 생성하기는 하지만, 내부회로(220)로 전달하지는 않는다.
전압 생성부(213)는 전압 생성 인에이블 신호(gen_en)에 의해서 내부회로(220)에 제공할 전원전압(Vdc)을 출력한다.
전압 생성부(213)에서 생성하는 전원전압(Vdc)은 노드(out)로 출력된다.
노드(out)는 제 1 전압 경로 선택부(214)에 연결된다. 또한 제 2 전압 경로 선택부(215)의 출력도 노드(out)로 출력된다.
제 1 전압 경로 선택부(214)는 제 1 패스 인에이블 신호(pass_en1)에 의해서 노드(out)로부터 입력되는 전원(Vdc)을 내부회로(220)로 입력한다. 제 2 전압 경로 선택부(215)는 제 2 메모리 칩(120)에서 입력되는 외부전원(Vdc_ext)이 입력되고, 제 2 패스 인에이블 신호(pass_en2)에 의해서 외부전원(Vdc_ext)을 노드(out)로 전달한다.
상기 내부회로(220)는 다음과 같이 구성된다.
도 2b는 도2a의 내부회로를 나타낸다.
도 2b를 참조하면, 내부회로(220)는 메모리 셀 어레이(221), 페이지 버퍼부(222), Y 디코더(223), X 디코더(224), 전압 제공부(225) 및 제어부(226)를 포함한다.
메모리 셀 어레이(221)는 데이터 저장을 위한 복수개의 메모리 셀들이 포함되고, 페이지 버퍼부(222)는 선택된 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 메모리 셀에 저장된 데이터를 독출 하여 저장하기 위한 페이지 버퍼 회로들이 포함된다.
Y 디코더(223)는 페이지 버퍼회로들의 데이터 입출력 경로를 제공한다. 상기 Y 디코더(223)를 통해서 입출력되는 데이터는 패키지 장치(100)의 컨트롤러(120)를 통해서 외부 장치(미도시)로 입출력된다.
X 디코더(224)는 동작 전압 공급을 위해 메모리 셀 어레이(221)의 워드라인(미도시)을 연결한다.
전압 제공부(225)는 전압 제어부(221)에서 제공하는 전원(Vdc)을 이용해서 프로그램, 데이터 독출 또는 소거를 위한 전압을 생성하여 제공한다.
제어부(226)는 내부회로(220)의 동작을 제어한다.
상기의 메모리 칩(110)들이 서로 전원(Vdc)을 공유하는 방식에 대해서 상세히 설명하면 다음과 같다.
먼저 외부장치(미도시)에서 입력되는 동작 명령에 따라서 컨트롤러(130)는 제 1 또는 제 2 메모리 칩(110, 120)을 인에이블 시킨다. 본 발명의 실시 예에서는 제 1 메모리 칩(110)을 선택하기 위하여 칩 인에이블 신호(Chip_enable)를 제 1 메모리 칩(110)로 입력한다.
제 1 메모리 칩(110)의 동작 제어부(211)는 컨트롤러(130)에서 입력되는 칩 인에이블 신호(Chip_enable)가 입력되면, 전원 요청 인에이블 신호(out_Vdcen1)와 전원 인에이블 신호(Vdc_en)를 출력한다.
전원 요청 인에이블 신호(out_Vdcen1)는 제 2 메모리 칩(120)로 입력된다. 그리고 전원 인에이블 신호(Vdc_en)는 전압 제어부(212)로 입력된다. 전압 제어부(212)는 전원 인에이블 신호(Vdc_en)가 입력되면, 제 1 및 제 2 패스 인에이블 신호(pass_en1, pass_en2)와 전압 생성 인에이블 신호(gen_en)를 출력한다.
제 1 패스 인에이블 신호(pass_en1)는 제 1 전압 경로 선택부(214)로 입력되고, 제 2 패스 인에이블 신호(pass_en2)는 제 2 전압 경로 선택부(215)로 입력된다. 또한 전압 생성 인에이블 신호(gen_en)는 전압 생성부(213)로 입력된다.
전압 생성부(213)는 전압 생성 인에이블 신호(gen_en)에 의해서 전원전압(Vdc)을 생성하여 노드(out)로 출력한다.
제 2 전압 경로 선택부(215)에는 제 2 메모리 칩(120)에서 전송하는 외부전원(Vdc_ext)이 입력된다. 그리고 제 2 패스 인에이블 신호(pass_en2)가 제 2 전압 경로 선택부(215)에 입력되면, 외부전원(Vdc_ext)을 노드(out)로 전달한다.
제 1 전압 경로 선택부(214)는 제 1 패스 인에이블 신호(pass_en1)가 입력되면, 노드(out)에 입력되는 전압을 내부 회로(220)로 전달한다.
노드(out)에는 전압 생성부(213)가 생성하는 전원전압(Vdc)과 제 2 전압 경로 선택부(215)에서 전달하는 외부전원(Vdc_ext)이 입력되므로 내부회로(220)에 충분한 전압원을 제공할 수 있다.
한편, 상기 노드(out)는 제 2 메모리 칩(120)으로도 전달된다. 그러나 인에이블 되지 않은 메모리 칩의 경우에는 제 1 및 제 2 패스 인에이블 신호(pass_en1, pass_en2)가 생성되지 않으므로 내부회로에 전달되지 않는다.
이상과 같은 방식으로 두 개의 메모리 칩 뿐만 아니라, 세 개 이상의 메모리 칩이 포함되는 패키지 장치에서 메모리 칩간에 전원전압(Vdc)을 다른 메모리 칩으로 전달할 수 있도록 파워 라인을 공유하고, 인에이블된 메모리 칩만이 패스 인에이블 신호(도 2a에서 pass_en1, pass_en2)를 출력함으로써 인에이블된 메모리 칩은 충분한 전압원을 갖게 된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 패키지 장치의 블록도이다.
도 2a는 도 1의 메모리 칩의 전압 제어 블록들을 나타낸다.
도 2b는 도2a의 내부회로를 나타낸다.
*도면의 주요 부분의 간단한 설명*
100 : 패키지 장치 110, 120 : 제 1 및 제 2 메모리 칩
210 : 전압 제공 회로 211 : 동작 제어부
212 : 전압 제어부 213 : 전압 생성부
214 : 제 1 전압 경로 선택부 215 : 제 2 전압 경로 선택부
220 : 내부회로

Claims (8)

  1. 제 1 및 제 2 칩 어드레스에 응답하여 각각 선택되는 제 1 및 제 2 메모리 칩;
    상기 제 1 및 제 2 메모리 칩 중 어느 하나가 선택된 경우, 선택되지 않은 메모리 칩의 내부 전원을 선택된 메모리 칩에 제공하여, 상기 선택된 메모리 칩의 내부전원과 함께 병행 사용되는 메모리 패키지 장치.
  2. 제 1 항에 있어서,
    상기 제 1 또는 제 2 메모리 칩은 각각
    상기 제 1 또는 제 2 칩 어드레스 응답하여 제공되는 칩 인에이블 신호에 따라 내부전원 인에이블 신호와 상기 전압 요청 신호를 출력하는 동작 제어부,
    상기 내부 전원 인에이블 신호 또는 상기 전압 요청 신호에 따라 내부전원을 생성하기 위한 전압 생성 인에이블 신호를 출력하고, 상기 칩 인에이블 신호가 입력되는 경우 제 1 및 제 2 패스 인에이블 신호를 출력하는 전압 제어부;
    상기 전압 생성 인에이블 신호에 따라 상기 내부전압을 생성하여 출력노드로 제공하는 전압 생성부;
    상기 제 1 패스 인에이블 신호에 따라 상기 출력노드의 전압을 상기 내부회로에 제공하는 제 1 전압 경로 선택부; 및
    상기 제 2 패스 인에이블 신호에 따라 상기 선택되지 않은 메모리 칩에서 제 공되는 내부전원을 상기 출력노드로 전달하는 제 2 전압 경로 선택부
    를 포함하는 메모리 칩 패키지 장치.
  3. 제 2항에 있어서,
    상기 전압 제어부에는 상기 전압 생성 인에이블 신호 또는 상기 전압 요청 신호중 하나만이 입력되는 것을 특징으로 하는 메모리 칩 패키지 장치.
  4. 제 3항에 있어서,
    상기 전압 제어부는,
    상기 전압 요청신호가 입력되는 경우, 상기 전압 생성 인에이블 신호만을 출력하는 것을 특징으로 하는 메모리 칩 패키지 장치.
  5. 제 1항에 있어서,
    상기 제 1 및 제 2 메모리 칩에서 생성하는 각각의 내부전원은 동일한 전압 레벨인 것을 특징으로 하는 메모리 칩 패키지 장치.
  6. 제 1 및 제 2 메모리 칩을 포함하는 패키지 장치의 동작 방법에 있어서,
    칩 인에이블 신호에 따라 상기 제 1 메모리 칩이 인에이블 되는 단계;
    상기 제 1 메모리 칩에서 상기 칩 인에이블 신호에 따라 상기 제 1 메모리 칩의 내부전압을 생성하고, 상기 제 2 메모리 칩으로 전압 요청 신호를 전송하는 단계;
    상기 제 2 메모리 칩에서 상기 전압 요청 신호에 따라 상기 제 2 메모리 칩의 내부전압을 생성하고, 상기 생성된 제 2 메모리 칩의 내부전압을 상기 제 1 메모리 칩으로 제공하는 단계; 및
    상기 제 1 메모리 칩에서 상기 제 1 메모리 칩의 내부전압 및 상기 제 2 메모리 칩의 내부전압을 내부 회로로 제공하는 단계
    를 포함하는 메모리 칩 패키지 장치의 동작 방법.
  7. 제 6항에 있어서,
    상기 제 1 메모리 칩은 상기 칩 인에이블 신호에 따라서 상기 제 1 메모리 칩의 내부전압과 상기 제 2 메모리 칩의 내부전압을 상기 내부회로에 전달하기 위한 패스 인에이블 신호를 생성하는 것을 특징으로 하는 메모리 칩 패키지 장치의 동작 방법.
  8. 제 6항에 있어서,
    상기 제 2 메모리 칩은,
    상기 전압 요청 신호에 따라서 생성되는 상기 제 2 메모리 칩의 내부전압이 상기 제 2 메모리 칩의 내부회로에 전달되지 않도록 하는 것을 특징으로 하는 메모리 칩 패키지 장치의 동작 방법.
KR1020090058469A 2009-06-29 2009-06-29 메모리 칩 패키지 장치 및 그 동작 방법 KR20110001078A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090058469A KR20110001078A (ko) 2009-06-29 2009-06-29 메모리 칩 패키지 장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058469A KR20110001078A (ko) 2009-06-29 2009-06-29 메모리 칩 패키지 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20110001078A true KR20110001078A (ko) 2011-01-06

Family

ID=43609694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058469A KR20110001078A (ko) 2009-06-29 2009-06-29 메모리 칩 패키지 장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20110001078A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315864B1 (ko) * 2012-03-29 2013-10-08 (주)피델릭스 외부 배선의 수를 저감하는 멀티 칩 패키지 및 그의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315864B1 (ko) * 2012-03-29 2013-10-08 (주)피델릭스 외부 배선의 수를 저감하는 멀티 칩 패키지 및 그의 구동방법

Similar Documents

Publication Publication Date Title
JP5189072B2 (ja) 不揮発性メモリのデイジーチェイン配置
KR102084553B1 (ko) 메모리 시스템
US7843758B2 (en) Multi-chip package flash memory device and method for reading status data therefrom
CN101807431B (zh) 能够调整页面大小的半导体设备
JP2004526239A (ja) マルチチップメモリシステム内での分散された電力発生のための方法およびシステム
KR20100105537A (ko) 이중 기능 호환가능한 비휘발성 메모리 장치
KR20140142373A (ko) 이산 메모리 장치를 시스템에 연결하는 브리징 장치를 갖는 복합 메모리
KR100923818B1 (ko) 퓨즈 회로와 이를 구비한 플래시 메모리 소자
US10346325B2 (en) Ring bus architecture for use in a memory module
US10607660B2 (en) Nonvolatile memory device and operating method of the same
JP2015094997A (ja) メモリシステムおよびメモリシステムのアセンブリ方法
US8416639B2 (en) Multi-chip package and method of operating the same
KR20110001084A (ko) 메모리 칩 패키지 장치
US20070028037A1 (en) Memory system with automatic dual-buffering
US20120250445A1 (en) Semiconductor apparatus
JP2015204107A (ja) 設定可能なクロックインターフェイス機器
JP6395919B1 (ja) 半導体記憶装置
CN102237867B (zh) 包括模块控制电路的半导体模块及其控制方法
KR20110001078A (ko) 메모리 칩 패키지 장치 및 그 동작 방법
KR20180026898A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR101139207B1 (ko) 메모리 시스템 및 그 동작 방법
KR100816119B1 (ko) 멀티 다이 패키지 장치
JP6214520B2 (ja) 半導体回路装置
KR101005123B1 (ko) 멀티 칩 패키지 장치
KR20110004649A (ko) 멀티칩 시스템

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination