JP2015094997A - メモリシステムおよびメモリシステムのアセンブリ方法 - Google Patents

メモリシステムおよびメモリシステムのアセンブリ方法 Download PDF

Info

Publication number
JP2015094997A
JP2015094997A JP2013232541A JP2013232541A JP2015094997A JP 2015094997 A JP2015094997 A JP 2015094997A JP 2013232541 A JP2013232541 A JP 2013232541A JP 2013232541 A JP2013232541 A JP 2013232541A JP 2015094997 A JP2015094997 A JP 2015094997A
Authority
JP
Japan
Prior art keywords
memory
chip
information
controller
mcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013232541A
Other languages
English (en)
Other versions
JP6067541B2 (ja
Inventor
嘉和 竹山
Yoshikazu Takeyama
嘉和 竹山
長井　裕士
Yuji Nagai
裕士 長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013232541A priority Critical patent/JP6067541B2/ja
Priority to US14/445,479 priority patent/US9286960B2/en
Publication of JP2015094997A publication Critical patent/JP2015094997A/ja
Priority to US15/001,901 priority patent/US9443595B2/en
Priority to US15/238,116 priority patent/US9620218B2/en
Application granted granted Critical
Publication of JP6067541B2 publication Critical patent/JP6067541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】チップイネーブル信号数を削減可能な実装変更を簡便かつ効率よく行うこと。
【解決手段】メモリパッケージに含まれる各メモリチップは、前記チップアドレスとの比較対象であるｎビットの情報であって、自メモリチップを識別するための第１の情報を記憶する第１の記憶部と、ｎビットの前記第１の情報のうちの有効ビットを決定するための第２の情報を記憶する第２の記憶部と、前記第２の情報に基づいてｎビットの前記第１の情報および前記チップアドレスの有効ビットを決定する制御部とを備える。
【選択図】図３

Description

本発明の実施形態は、複数の半導体メモリチップが内蔵されるチップパッケージを有するメモリシステムおよびメモリシステムのアセンブリ方法に関する。
マルチチップパッケージ中の複数のメモリチップから１つのメモリチップを選択するために、コントローラは、チップイネーブルと、チップアドレスを使用する。
マルチチップパッケージが備えるチップイネーブルのピン数が多くなると、基板上にマルチチップパッケージを実装する際、マルチチップパッケージ側の複数のチップイネーブルピンと、これを制御するコントローラ側の複数のチップイネーブルピンとの配線が複雑になる。大容量のストレージを実現しようとする場合、マルチチップパッケージを基板上に多く搭載する必要が出てくるため、各パッケージから出ているチップイネーブルのピン数の合計が増大し、基板上での配線がさらに複雑になる。また、コントローラ側に存在するチップイネーブルピンが多いと、コントローラのチップ面積も増大し、その分コストアップの要因となる。
特開２０１３−２００５９５号公報
本発明の一つの実施形態は、チップイネーブル信号数を削減可能なアセンブリ変更を簡便かつ効率よく行うことが可能なメモリシステムおよびメモリシステムのアセンブリ方法を提供することを目的とする。
本発明の一つの実施形態によれば、メモリシステムは、不揮発性のメモリセルアレイを有するメモリチップを複数個含むメモリパッケージと、チップイネーブルおよびチップアドレスに基づいて前記メモリパッケージから１つのメモリチップを選択するコントローラとを備える。前記各メモリチップは、前記チップアドレスとの比較対象であるｎビット（ｎは２以上の整数）の情報であって、自メモリチップを識別するための第１の情報を記憶する第１の記憶部と、ｎビットの前記第１の情報のうちの有効ビットを決定するための第２の情報を記憶する第２の記憶部と、前記第２の情報に基づいてｎビットの前記第１の情報および前記チップアドレスの有効ビットを決定する制御部とを備える。
図１は、メモリシステムの構成例を示すブロック図である。 図２は、メモリパッケージの内部構成例を示すブロック図である。 図３は、メモリチップの回路構成例を示すブロック図である。 図４は、第１の実施形態のＬＵＮ設定の一例を示す図である。 図５は、ＭＣＭ＝２の場合のチップイネーブルの配線およびＬＵＮ設定を示す図である。 図６は、第１の実施形態の電源オン時のメモリチップの動作手順を示すフローチャートである。 図７は、読み出しオペレーションの一例を示すタイムチャートである。 図８は、５サイクルで入力されるアドレス信号の一例を示すものである。 図９は、読み出し時のメモリチップ動作手順を示すフローチャートである。 図１０は、書き込みオペレーションの一例を示すタイムチャートである。 図１１は、ＭＣＭ＝２からＭＣＭ＝４に変更した場合のチップイネーブルの配線およびＬＵＮ設定を示す図である。 図１２は、メモリシステムのアセンブリ手順を示す工程図である。 図１３は、ＭＣＭ＝２からＭＣＭ＝８に変更した場合のチップイネーブルの配線およびＬＵＮ設定を示す図である。 図１４は、メモリパッケージの実装構造を示す断面図である。 図１５は、メモリパッケージの実装構造を示す斜視図である。 図１６は、メモリパッケージのはんだボールの配置を示す平面図である。 図１７は、第２の実施形態の電源オン時のメモリチップの動作手順を示すフローチャートである。 図１８は、第２の実施形態の電源オン時のコントローラの動作手順を示すフローチャートである。 図１９は、第２の実施形態のメモリチップの回路構成例を示すブロック図である。 図２０は、第３の実施形態のメモリチップの回路構成例を示すブロック図である。 図２１は、リードＩＤオペレーションの一例を示すタイムチャートである。 図２２は、リードＩＤオペレーションを行う際の制御部の動作を示すフローチャートである。
以下に添付図面を参照して、実施形態にかかるメモリシステムおよびメモリシステムのアセンブリ方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施形態）
図１に、メモリシステム１００の構成例を示す。メモリシステム１００は、ホストインタフェース２を介してホスト装置（以下、ホストと略す）１と接続され、ホスト１の外部記憶装置として機能する。ホスト１は、例えば、パーソナルコンピュータ、タブレット、スマートフォン、携帯電話、撮像装置などである。
メモリシステム１００は、不揮発性半導体メモリとしてのＮＡＮＤフラッシュ１０（以下、ＮＡＮＤと略す）と、ＮＡＮＤ１０に対する制御を行うコントローラ２０と、ＮＡＮＤ１０とコントローラ２０とを接続するＮＡＮＤインタフェース（以下、ＮＡＮＤＩ／Ｆと略す）３０とを備える。なお、不揮発性メモリとしては、ＮＡＮＤフラッシュ１０のような不揮発性半導体メモリに限定されず、ＲｅＲＡＭ（Resistance Random Access Memory））、ＦｅＲＡＭ（Ferroelectric Random Access Memory）などデータ格納可能なメモリであれば良い。
ＮＡＮＤＩ／Ｆ３０は、複数のチャネル（この場合は、４チャネルｃｈ０〜ｃｈ３）分のコントロールＩ／Ｏ（ＣｔｒｌＩ／Ｏ）信号と、複数のチップイネーブル信号/ＣＥ０−/ＣＥｎと、複数のレディビジー信号（Ｒ／Ｂ０−Ｒ／Ｂｍ）を含む。ＣｔｒｌＩ／Ｏ信号には、コントロール信号線として、コマンドラッチイネーブル信号（ＣＬＥ）、アドレスラッチイネーブル信号（ＡＬＥ）、ライトイネーブル信号（/ＷＥ）、リードイネーブル信号（/ＲＥ）、ライトプロテクト信号（/ＷＰ）、データストローブ信号（ＤＱＳ）などが含まれ、コマンド、アドレス、データ信号線として、Ｉ／Ｏ信号線ＩＯ０〜ＩＯ７を含む。Ｉ／Ｏ信号線ＩＯ０〜ＩＯ７は、８ビットとしているが、他のビット数でもよい。ＮＡＮＤ１０およびコントローラ２０をプリント基板（ＰＣＢ：printed circuit board）上に実装することで、メモリシステム１００が構成される。
ＮＡＮＤ１０は、複数のメモリチップによって構成されている。各メモリチップは、複数のメモリセルがマトリクス状に配列されたメモリセルアレイを有する。個々のメモリセルは多値記憶が可能である。各メモリチップは、データ消去の単位である物理ブロックを複数配列して構成される。また、ＮＡＮＤ１０では、物理ページごとにデータの書き込み及びデータの読み出しが行われる。物理ブロックは、複数の物理ページによって構成されている。
コントローラ２０は、ホスト１から送信されたコマンドに従い、ＮＡＮＤ１０から読出しや書込みなどの制御などを行う。
図２に、ＮＡＮＤ１０を構成するマルチチップパッケージ（メモリパッケージ）１５の一例を示す。本実施形態では、図１のＮＡＮＤ１０は、１つのメモリパッケージ１５によって構成されるものとする。ＮＡＮＤ１０を、複数のメモリパッケージ１５によって構成してもよい。メモリパッケージ１５は、１６個のメモリチップ＃０〜＃１５と、８本のチップイネーブルピン/ＣＥ０−/ＣＥ７を有する。負論理を示す「/」は、これ以降、記載を省略する。すなわち、このパッケージ１５においては、メモリパッケージ１５の１つのチップイネーブルピンは、内部配線５によって２つのメモリチップのチップイネーブルピンと電気的に接続されている。言い換えると、メモリパッケージ１５の１つのチップイネーブルピン（以下、ＣＥピンと略す）により複数のメモリチップが選択される。
メモリパッケージ１５のＣＥピンＣＥ０は、メモリチップ＃０，＃１のＣＥピンに電気的に接続され、メモリパッケージ１５のＣＥピンＣＥ１は、メモリチップ＃２，＃３のＣＥピンに電気的に接続され、メモリパッケージ１５のＣＥピンＣＥ２は、メモリチップ＃４，＃５のＣＥピンに電気的に接続され、メモリパッケージ１５のＣＥピンＣＥ３は、メモリチップ＃６，＃７のＣＥピンに電気的に接続され、メモリパッケージ１５のＣＥピンＣＥ４は、メモリチップ＃８，＃９のＣＥピンに電気的に接続され、メモリパッケージ１５のＣＥピンＣＥ５は、メモリチップ＃１０，＃１１のＣＥピンに電気的に接続され、メモリパッケージ１５のＣＥピンＣＥ６は、メモリチップ＃１２，＃１３のＣＥピンに電気的に接続され、メモリパッケージ１５のＣＥピンＣＥ７は、メモリチップ＃１４，＃１５のＣＥピンに電気的に接続されている。メモリチップ＃０，＃１，＃４，＃５はチャネル０（ｃｈ０）に接続され、メモリチップ＃２，＃３，＃６，＃７はチャネル１（ｃｈ１）に接続され、メモリチップ＃８，＃９，＃１２，＃１３はチャネル２（ｃｈ２）に接続され、メモリチップ＃１０，＃１１，＃１４，＃１５はチャネル３（ｃｈ３）に接続されている。
図２に示すように、１つのメモリパッケージ１５に複数のメモリチップ＃０〜＃１５が搭載される場合、チップイネーブル信号ＣＥと、チップアドレスＣＡＤＤが定義され、チップイネーブル信号ＣＥおよびチップアドレスＣＡＤＤに基づき複数のメモリチップ＃０〜＃１５の中から１つのメモリチップを選択することが可能となる。チップアドレスＣＡＤＤは、コントローラ２０から入力されるアドレス信号の一部に含まれる。チップアドレスＣＡＤＤは、各チャネルｃｈ０〜ｃｈ３のＣｔｒｌＩ／Ｏ信号中のＩ／Ｏ信号線ＩＯ０〜ＩＯ７を介して各メモリチップに入力される。
一般的には、チップイネーブル信号ＣＥによりＣＥピンをアサートすることにより、メモリパッケージ１５内の複数のメモリチップの中からアサートされたＣＥピンに接続された１〜複数のメモリチップを選択し、該選択された１〜複数のメモリチップの中からチップアドレスＣＡＤＤによって１つのメモリチップを選択することができる。図２に示すメモリパッケージ１５の場合は、８本のＣＥピンＣＥ０−ＣＥ７は、夫々２個のメモリチップを選択するために用いられる。また、１ビットのチップアドレスＣＡＤＤによって、ＣＥピンＣＥ０−ＣＥ７により選択された２個のメモリチップから１つのメモリチップを選択する。なお、メモリパッケージ１５に存在するメモリチップの個数分だけ、ＣＥピンが存在するケースでは、チップアドレスＣＡＤＤは必要ない。
次に、メモリチップ＃０〜＃１５の内部回路例を説明する。各メモリチップ＃０〜＃１５は、同一の構成を備えているので、ここではメモリチップ＃０の構成について説明する。
図３は、メモリチップ＃０の構成を示すブロック図である。メモリチップ＃０は、Ｉ／Ｏ制御部１１０、論理制御部１１１、制御部１１２、電圧発生回路１１３、コマンドレジスタ１１４、アドレスレジスタ１１５、ステータスレジスタ１１６、カラムアドレスバッファ１１７、カラムデコーダ１１８、データレジスタ１１９、センスアンプ１２０、ロウアドレスバッファ１２１、ロウデコーダ１２２，メモリセルアレイ１３０、およびＲＯＭ領域１３５を備えている。
論理制御部１１１は、各種制御信号の入力ピン（ＣＥ，ＡＬＥなど）を介して各種制御信号の入力を受け付ける。Ｉ／Ｏ制御部１１０は、論理制御部１１１で受け付けた制御信号に基づいて、Ｉ／Ｏ信号の格納先のレジスタの振り分けを実行する。また、論理制御部１１１は、受け付けた制御信号を制御部１１２に転送する。論理制御部１１１の入力ピンとして示されているＣＥは、メモリチップ＃０のチップイネーブルピンを示している。
制御部１１２は、論理制御部１１１を介して受信した各種制御信号に基づいて状態（ステート）遷移する状態遷移回路（ステートマシン）を含み、メモリチップ＃０全体の動作を制御する。
Ｉ／Ｏ制御部１１０は、Ｉ／Ｏ信号ピンＩ／Ｏ０−Ｉ／Ｏ７を介してコントローラ２０との間でＩ／Ｏ信号を送受信するためのバッファ回路である。Ｉ／Ｏ制御部１１０がＩ／Ｏ信号ピンＩ／Ｏ０−Ｉ／Ｏ７を介してＩ／Ｏ信号として取り込んだコマンド、アドレス、データ（書き込みデータ）は、夫々、アドレスレジスタ１１５、コマンドレジスタ１１４、データレジスタ１１９に振り分けられて格納される。
なお、Ｉ／Ｏ信号ピンは、ここでは８ビットとしているので、Ｉ／Ｏ信号ピンを介して一度に８ビットのアドレスを転送することができる。これに対して、コントローラ２０から送信されてくるアドレスのビット数は８ビットよりも多い場合が多い。したがって、Ｉ／Ｏ制御部１１０には、８ビットのＩ／Ｏ信号ピンを介してアドレスが複数回に分けて送信されてくる。アドレスレジスタ１１５は、複数回に分けて送信されてきたアドレスを蓄積し、１つに結合する。
なお、後述するが、結合されたアドレスのうちの上位数ビット（この実施形態では３ビット）は、メモリチップを識別するチップ識別ビットとしてのチップアドレスＣＡＤＤとして用いられる。すなわち、結合されたアドレスは、上位から、チップアドレスＣＡＤＤ、ロウアドレス、カラムアドレスを含んでいる。チップアドレスＣＡＤＤは、アドレスレジスタ１１５から制御部１１２に入力され、ロウアドレスは、アドレスレジスタ１１５からロウアドレスバッファ１２１に入力され、カラムアドレスは、アドレスレジスタ１１５からカラムアドレスバッファ１１７に入力される。
制御部１１２は、電圧発生回路１１３に、発生すべき電圧値、電力供給タイミングを指示する。電圧発生回路１１３は、制御部１１２の制御に従って、メモリセルアレイ１３０およびその周辺回路に電力を供給する。ステータスレジスタ１１６には、メモリセルアレイに対する書き込みが成功したか否かを示すステータス情報、メモリセルアレイに対する消去が成功したか否かを示すステータス情報などが格納される。これらのステータス情報は、Ｉ／Ｏ制御部１１０によってコントローラ２０に応答信号として送信される。
メモリセルアレイ１３０は、ＮＡＮＤ型のメモリセルが配列されて構成されており、ホスト１からのライトデータが格納される。メモリセルアレイ１３０は、それぞれ複数の物理ブロックを含むプレーン０（ｐｌａｎｅ０）、プレーン１（ｐｌａｎｅ１）の２つの領域（District）に分割されている。プレーン０及びプレーン１は、互いに独立した周辺回路（例えば、ロウデコーダ、カラムデコーダ、ページバッファ、データレジスタ等）を備えており、同時に消去／書き込み／読み出しを行うことが可能である。なお、メモリセルアレイ１３０は、複数のプレーンに分割されていなくてもよい。
メモリセルアレイ１３０は、メモリシステム１００の管理情報が格納されるＲＯＭ領域１３５を含む。ＲＯＭ領域１３５は、メモリセルアレイ１３０の一部であり、メモリセルアレイ１３０と同様、ＮＡＮＤ型のメモリセルで構成される領域である。ＲＯＭ領域１３５は、例えば、メモリチップ＃０の製造者またはメモリシステム１００の製造者は書き換え可能であるが、メモリシステム１００のユーザはアクセス（読み出し、書き込み、消去）することはできない。ＲＯＭ領域１３５には、各種の管理情報が記憶される。管理情報の一つに、ＭＣＭ（multichip module）１４０と、ＬＵＮ（Logical Unit Number）１４５が含まれる。このＭＣＭ１４０と、ＬＵＮ１４５については、後で詳述する。
ロウデコーダ１２２、カラムデコーダ１１８、センスアンプ１２０は、制御部１１２による制御に基づいて、メモリセルアレイ１３０に対するアクセスを実行する。ロウデコーダ１２２は、ロウアドレスに対応するワード線を選択し、選択したワード線を活性化する。カラムデコーダ１１８は、カラムアドレスに対応するビット線を選択して活性化する。センスアンプ１２０は、カラムデコーダ１１８により選択されたビット線に電圧を印加して、ロウデコーダ１２２が選択したワード線とカラムデコーダ１１８が選択したビット線との交点に位置するメモリセルトランジスタに、データレジスタ１１９に格納されているデータを書き込む。また、センスアンプ１２０は、ロウデコーダ１２２が選択したワード線とカラムデコーダ１１８が選択したビット線との交点に位置するメモリセルトランジスタに記憶されているデータをビット線を介して読み出し、読み出したデータをデータレジスタ１１９に格納する。データレジスタ１１９に格納されたデータは、データ線を通してＩ／Ｏ制御部１１０に送られ、Ｉ／Ｏ制御部１１０からコントローラ２０へ転送される。
制御部１１２は、ＭＣＭレジスタ１４０ａとＬＵＮレジスタ１４５ａを有している。各メモリチップが電源オンされると、ＲＯＭ領域１３５に記憶されていたＭＣＭ１４０およびＬＵＮ１４５が読み出されて、ＭＣＭレジスタ１４０ａ、ＬＵＮレジスタ１４５ａに記憶される。
ＬＵＮは、各メモリチップを識別するためのｎビット（ｎは２以上の整数）の情報である。各メモリチップは、ＬＵＮによってナンバリングされている。ＬＵＮは、コントローラ２０のチップイネーブル信号ＣＥをアサートにすることにより選択される複数のメモリチップから１つのメモリチップをチップアドレスＣＡＤＤによって選択する際に、チップアドレスＣＡＤＤと比較される対象である。この比較の結果、チップアドレスＣＡＤＤと一致したＬＵＮが設定されているメモリチップが選択される。
図１に示すように、メモリパッケージ１５はコントローラ２０と接続される。メモリパッケージ１５のチップイネーブルピンとコントローラ２０のチップイネーブルピンが電気的に接続される。コントローラ２０の１つのＣＥピンに接続されるメモリチップのＣＥピンの個数が予め決められている場合(例えば、２つ)には、その２つのメモリチップを識別するための１ビットのＬＵＮをメモリチップに事前に格納しておけばよい。同様に、コントローラ２０の１つのＣＥピンに接続されるメモリチップのＣＥピンの個数が４個と予め決められている場合は、４つのメモリチップを識別するための２ビットのＬＵＮをメモリチップに事前に格納しておけばよい。さらに、コントローラ２０の１つのＣＥピンに接続されるメモリチップのＣＥピンの個数が８個と予め決められている場合は、８つのメモリチップを識別するための３ビットのＬＵＮをメモリチップに事前に格納しておけばよい。
本実施形態では、コントローラのＣＥピンに接続されるメモリチップＣＥピンの個数が可変であるとする。つまり、コントローラ２０をメモリパッケージ１５と接続する際に、コントローラ２０の複数のＣＥピンと、メモリパッケージの複数のＣＥピンとの接続関係を可変にできる（選択できる）ものとする。例えば、コントローラ２０とメモリパッケージ１５がＰＣＢ上で配線接続されてアセンブリされる段階で、コントローラの１つのＣＥピンに接続されるメモリチップのチップイネーブルピンの数を２個、４個、８個…２ｎ個というように選択できるものとする。詳細は後述するが、本実施形態では、コントローラの１つのＣＥピンに接続されるメモリチップのチップイネーブルピンの数を２のｎ乗個まで拡張可能とするためには、各メモリチップに格納されるＬＵＮをｎビットのビット情報とする。例えば、コントローラ２０の１つのＣＥピンに接続されるメモリチップ数を１６個（＝２の４乗）まで拡張可能とするためには、各メモリチップに４ビットのＬＵＮを格納する。
本実施形態では、コントローラ２０の１つのＣＥピンに接続されるメモリチップ数を８個（＝２の３乗）まで拡張可能なように、図４に示すように、各メモリチップ＃０〜＃１５に３ビットのＬＵＮを格納している。図４の各メモリチップ＃０〜＃１５の内部に記載されたＬＵＮ値は、メモリセルアレイ１３０のＲＯＭ領域１３５に格納されるＬＵＮ１４５を示している。ＬＵＮは、前述したように、メモリチップの製造者またはメモリシステム１００の製造者が書き換え可能である。図４では、図２に示したように、ＮＡＮＤ１０を１６個のメモリチップで構成した場合のＬＵＮ設定の一例を示している。図４においては、ＣＥピンＣＥ０〜ＣＥ３に接続されるメモリチップ＃０〜メモリチップ＃７をＬＵＮ＝０００〜ＬＵＮ＝１１１に設定し、同様にＣＥピンＣＥ４〜ＣＥ７に接続されるメモリチップ＃８〜メモリチップ＃１５をＬＵＮ＝０００〜ＬＵＮ＝１１１に設定している。
ＬＵＮを３ビットとすることで、図４に示すメモリパッケージに対して、図５、図１１、図１３に示すような、メモリパッケージとコントローラ２０との接続が可能となる。
このようにコントローラ２０の１つのＣＥピンに接続されるメモリチップ数を２のｎ乗個まで拡張可能とした場合、コントローラ２０の複数のＣＥピンと、メモリパッケージの複数のＣＥピンとの接続関係の変更に応じてコントローラのＣＥピンに接続されるメモリチップのＣＥピンの個数が異なる。また、コントローラのＣＥピンに接続されるメモリチップのＣＥピンの個数が異なるということは、メモリチップを識別するために必要なＬＵＮのビット数が異なることを意味する。そこで、ｎビットのＬＵＮのビット列中のどのビットを有効とするかをＭＣＭによって決定する。
メモリセルアレイ１３０のＲＯＭ領域１３５に格納されるＭＣＭ１４０は、ＬＵＮのビット列中のどのビットを有効とするかを決定するための情報である。ＭＣＭ１４０は、コントローラ２０の１つのＣＥピンに電気的に接続されているメモリチップのＣＥピンの個数によって決定される。換言すれば、ＭＣＭは、コントローラ２０の１つのＣＥピンに電気的に接続されているメモリチップの個数によって決定される。コントローラ２０のＣＥピンの個数がＬ個、メモリパッケージに搭載されているメモリチップの数がＭ個である場合、ＭＣＭ＝Ｍ／Ｌで求められる。例えば、コントローラ２０のＣＥピンの個数が４で、このコントローラ２０に１６個のメモリチップが搭載されるメモリパッケージが接続される場合、メモリパッケージのＣＥピンの個数に関係なく、ＭＣＭ＝１６／４＝４となる。従って、ＭＣＭは、ＮＡＮＤ１０とコントローラ２０をアセンブリするメモリシステム１００の製造者によって決められる。
図４に示したように、ＬＵＮは３ビットであるとする。ＭＣＭ＝１の場合は、コントローラ２０の１つのＣＥピンに１個のメモリチップが接続されているので、ＬＵＮとチップアドレスＣＡＤＤとの比較は必要ない。このため、ＭＣＭ＝１の場合は、ＬＵＮのビット列中の全てのビットを有効ビットとしては認識しない。有効ビットとは、チップアドレスＣＡＤＤとの比較対象となるビットである。
ＭＣＭ＝２場合は、コントローラ２０の１つのＣＥピンに２個のメモリチップが接続されているので、ＬＵＮとチップアドレスＣＡＤＤとの比較により２個のメモリチップを識別すればよい。このため、ＭＣＭ＝２の場合は、ＬＵＮのビット列中の下位１ビットを有効ビットとして認識させ、上位２ビットは無視する。
ＭＣＭ＝４場合は、コントローラ２０の１つのＣＥピンに４個のメモリチップが接続されているので、ＬＵＮとチップアドレスＣＡＤＤとの比較により４個のメモリチップを識別すればよい。このため、ＭＣＭ＝４の場合は、ＬＵＮのビット列中の下位２ビットを有効ビットとして認識させ、上位１ビットは無視する。
ＭＣＭ＝８の場合は、コントローラ２０の１つのＣＥピンに８個のメモリチップが接続されているので、ＬＵＮとチップアドレスＣＡＤＤとの比較により８個のメモリチップを識別すればよい。このため、ＭＣＭ＝８の場合は、ＬＵＮのビット列中の全３ビットを有効ビットとして認識させる。
図５に、ＭＣＭ＝２の場合のメモリシステム１００の構成例を示す。メモリパッケージの製造段階では、メモリパッケージの８本のＣＥピンＣＥ０−ＣＥ７に、コントローラ２０のＣＥピンが１対１に接続されることを想定している。ＮＡＮＤ１０を構成するメモリパッケージ１５は、８本のＣＥピンＣＥ０−ＣＥ７を有し、メモリパッケージ１５は１６個のメモリチップ＃０〜＃１５を内蔵しているので、メモリパッケージ１５の製造段階では、ＭＣＭ＝２に設定される。図５の場合は、コントローラ２０のＣＥピンとメモリパッケージ１５のＣＥピンは１対１に接続されているので、コントローラ２０とメモリパッケージ１５とのＣＥピンの配線を行ってメモリシステム１００のアセンブリを行った後においても、メモリパッケージ１５側からみたチップイネーブル信号の本数に変化はない。このため、メモリシステム１００のアセンブリを行った後においても、ＭＣＭ＝２のままでよい。図６の各メモリチップ＃０〜＃１５中に記入しているＭＣＭ＝２,ＬＵＮ＝０００，〜，１１１は、各メモリチップ＃０〜＃１５のＲＯＭ領域１３５に設定されているＭＣＭ１４０と、ＬＵＮ１４５を示している。ＭＣＭ（ＭＣＭ＝２）は、アセンブリの前後で変更する必要はない。
図６は、メモリシステム１００の電源オン時における各メモリチップ＃０〜＃１５の動作を示すフローチャートである。各メモリチップ＃０〜＃１５の制御部１１２は、電源オンを検出すると（ステップＳ１００）、電圧設定、動作タイミング設定、各種パラメータ設定を含むイニシャライズ処理を実行する（ステップＳ１１０）。各メモリチップ＃０〜＃１５の制御部１１２は、ＲＯＭ領域１３５に記憶されているＭＣＭ１４０およびＬＵＮ１４５を読み出し（ステップＳ１２０）、読み出したＭＣＭ１４０およびＬＵＮ１４５を制御部１１２内のＭＣＭレジスタ１４０ａ、ＬＵＮレジスタ１４５ａに記憶する（ステップ１３０）。これにより、各メモリチップ＃０〜＃１５において、ＭＣＭレジスタ１４０ａにはＭＣＭ＝２が設定され、ＬＵＮレジスタ１４５ａには、ＲＯＭ領域１３５に記憶されたＬＵＮ１４５が設定される。なお、図６において、ＭＣＭ、ＬＵＮの読み出し、レジスタへの設定を明示するためにイニシャライズＳ１１０と別のステップとしてが、Ｓ１２０、Ｓ１３０はイニシャライズＳ１１０の一部であってもよい。
図７に、読み出し時のタイムチャートの一例を示す。まず、Ｉ／Ｏ信号線に第１読み出しコマンド（００ｈ）が入力され、その後アドレス信号Ａｄｄ１〜Ａｄｄ５が５回に分けて入力され、その後第２読み出しコマンド（３０ｈ）が入力される。第２読み出しコマンド（３０ｈ）の入力後、制御部１１２は、レディビジー信号Ｒ／Ｂをビジーにして、指定されたアドレスからの読み出し処理を実行する。メモリセルアレイ１３０の指定されたアドレスからデータが読み出され、データレジスタ１１９にセットされると、制御部１１２は、レディビジー信号Ｒ／Ｂをレディにする。そして、データレジスタ１１９にセットされたデータは、Ｉ／Ｏ制御部１１０によってＩ／Ｏ信号線に出力される。
図８は、５サイクルで入力されるアドレス信号の一例を示すものである。第１および第２サイクルで入力されるアドレス信号Ａｄｄ１,Ａｄｄ２には、カラムアドレスが含まれている。第３サイクルで入力されるアドレス信号Ａｄｄ３には、ページアドレスが含まれている。第４サイクルで入力されるアドレス信号Ａｄｄ４には、プレーンアドレスおよびブロックアドレスの一部が含まれている。第５サイクルで入力されるアドレス信号Ａｄｄ５には、ブロックアドレスの残りおよびチップアドレスＣＡＤＤが含まれている。チップアドレスＣＡＤＤは、３ビットのＬＵＮに対応して、Ａ３６−Ａ３８の３ビットで構成されている。
図９は読み出し時の各メモリチップ＃０〜＃１５の動作を示すフローチャートである。各メモリチップ＃０〜＃１５のＩ／Ｏ制御部１１０は、第１読み出しコマンド（００ｈ）を受信して、コマンドレジスタ１１４にセットする（ステップＳ２１０）。コマンドレジスタ１１４にセットされた第１読み出しコマンド（００ｈ）は、制御部１１２に入力される。各メモリチップ＃０〜＃１５のＩ／Ｏ制御部１１０は、カラムアドレスを受信して、アドレスレジスタ１１５にセットする。アドレスレジスタ１１５にセットされたカラムアドレスは、カラムアドレスバッファ１１７にバッファリングされる（ステップＳ２２０）。各メモリチップ＃０〜＃１５のＩ／Ｏ制御部１１０は、ページアドレス、プレーンアドレス、ブロックアドレスから成るロウアドレスを受信して、アドレスレジスタ１１５にセットする。アドレスレジスタ１１５にセットされたロウアドレスは、ロウアドレスバッファ１２１にバッファリングされる（ステップＳ２３０）。
各メモリチップ＃０〜＃１５のＩ／Ｏ制御部１１０は、チップアドレスＣＡＤＤを受信して、アドレスレジスタ１１５にセットする。アドレスレジスタ１１５にセットされたチップアドレスＣＡＤＤは、制御部１１２に入力される。Ｉ／Ｏ制御部１１０は、第２読み出しコマンド（３０ｈ）を受信して、コマンドレジスタ１１４にセットする。コマンドレジスタ１１４にセットされた第２読み出しコマンド（３０ｈ）は、制御部１１２に入力される（ステップＳ２４０）。
各メモリチップ＃０〜＃１５の制御部１１２は、ＭＣＭレジスタ１４０ａに記憶されたＭＣＭを参照する（ステップＳ２５０）。ＭＣＭレジスタ１４０ａおよびＬＵＮレジスタ１４５ａには、前述したように、各メモリチップ＃０〜＃１５の電源のオンの度に、ＲＯＭ領域１３５に記憶されているＭＣＭ１４０およびＬＵＮ１４５が読み出されて記憶されている。この場合、図５に示すように、ＭＣＭ＝２である。各メモリチップ＃０〜＃１５の制御部１１２は、ＭＣＭ値に基づいてＬＵＮレジスタ１４５ａに設定されたＬＵＮ３ビットおよびチップアドレスＣＡＤＤ３ビット中の有効ビットを決定する（ステップＳ２６０）。この場合は、ＭＣＭ＝２であるので、制御部１１２は、前述したように、ＬＵＮレジスタ１４５ａに設定されたＬＵＮ３ビット中の下位１ビットのみを有効ビットとして認識し、また３ビットのチップアドレスＣＡＤＤの下位１ビットＡ３６のみを有効ビットとして認識し、ＬＵＮ３ビット中の上位２ビットおよびチップアドレスＣＡＤＤの上位２ビットＡ３７，Ａ３８は無視する。
各メモリチップ＃０〜＃１５の制御部１１２では、自メモリチップのＣＥピンに入力されるチップイネーブル信号ＣＥがアサート（この場合はlow）であって、かつＬＵＮの有効ビットとチップアドレスＣＡＤＤとの有効ビットとの比較結果が一致していた場合に（ステップＳ２７０：Yes）、今回の読み出しは自メモリチップに対するものであると判定する。そして、制御部１１２は、カラムアドレスバッファ１１７およびロウアドレスバッファ１２１にバッファリングしたカラムアドレスおよびロウアドレスを用いてメモリセルアレイ１３０からデータを読み出し、読み出したデータをデータレジスタ１１９、Ｉ／Ｏ制御部１１０を介してＩ／Ｏ信号線に出力する（ステップＳ２８０）。一方、制御部１１２は、チップイネーブル信号ＣＥがネゲート（この場合はhigh）であるか、あるいはＬＵＮの有効ビットとチップアドレスＣＡＤＤとの有効ビットとの比較結果が一致していない場合は（ステップＳ２７０：No）、今回の読み出しは自メモリチップに対するものではないと判定し、読み出し処理を実行しない。
図１０に、書き込み時のタイムチャートの一例を示す。まず、Ｉ／Ｏ信号線に第１書き込みコマンド（８０ｈ）が入力され、その後アドレス信号Ａｄｄ１〜Ａｄｄ５が５回に分けて入力され、その後、書き込みデータＤａｔａ-ｉｎおよび第２書き込みコマンド（１０ｈ）が入力される。第２書き込みコマンド（１０ｈ）の入力後、制御部１１２は、レディビジー信号Ｒ／Ｂをビジーにして、指定されたアドレスに対する書き込み処理を実行する。メモリセルアレイ１３０の指摘されたアドレスに対してデータ書き込みが行われると、制御部１１２は、レディビジー信号Ｒ／Ｂをレディにする。
この書き込み処理の際にも、図９のステップＳ２５０〜Ｓ２８０で説明したように、ＭＣＭレジスタ１４０ａに記憶されたＭＣＭ値に基づいてＬＵＮとチップアドレスＣＡＤＤの有効ビットの選定が行われ、チップイネーブル信号ＣＥがアサートであって、ＬＵＮの有効ビットとＣＡＤＤの有効ビットとの比較が一致した場合に、書き込み処理が行われる。
つぎに、メモリシステム１００の製造者がチップイネーブルピンの数がより少ないコントローラとメモリパッケージとを接続してメモリシステム１００を構成する場合について説明する。メモリシステムの製造者は、図４に示したＮＡＮＤ１０を構成するメモリパッケージ１５と、図１１に示したコントローラ２０とを用いて、図１１に示すメモリシステム１００をアセンブリするとする。図４に示したメモリパッケージ１５では、８本のＣＥピンＣＥ０−ＣＥ７と、１６個のメモリチップ＃０〜＃１５を有するので、メモリパッケージ１５の製造者によって、アセンブリ前はＭＣＭ＝２に設定されている。また、各メモリチップ＃０〜＃１５のＲＯＭ領域１３５に設定されているＬＵＮは、図１１に示すように、アセンブリ前は、ＮＡＮＤ１０の製造者によってＬＵＮ＝０００，〜，１１１に設定されている。
図１１に示すコントローラ２０は、４本のＣＥピンＣＥ０−ＣＥ３を有する。コントローラ２０は、４本のＣＥピンＣＥ０−ＣＥ３を有しており、メモリパッケージ１５は１６個のメモリチップ＃０〜＃１５を有し、８本のチップイネーブルピンＣＥ０−ＣＥ７を有するので、コントローラ２０とメモリパッケージ１５を接続する場合、コントローラ２０の１つのＣＥピンに、４個のメモリチップが接続されることになり、ＭＣＭ＝４となる。
そこで、メモリシステム１００の製造者は、
（ａ）メモリパッケージ１５に含まれる全てのメモリチップ＃０〜＃１５のＲＯＭ領域１３５のＭＣＭ１４０をＭＣＭ＝４に変更設定すること
（ｂ）ＭＣＭ＝４となるようにＰＣＢ上で、コントローラ２０のＣＥピンＣＥ０−ＣＥ３とメモリパッケージ１５のＣＥピンＣＥ０−ＣＥ７の配線接続を行って、メモリシステム１００をアセンブリすること
を行う。但し、メモリシステム１００の製造者は、ＬＵＮ１４５の設定変更を行う必要はない。
第１の手法では、まず（ａ）の手順を行って、その後に（ｂ）の手順を行う。図１２は、第１の手法の作業手順を示すものである。メモリシステム１００の製造者は、メモリセル領域にアクセス可能なテスト装置を使用して、メモリパッケージ１５の各メモリチップ＃０〜＃１５のＲＯＭ領域１３５のＭＣＭ１４０をＭＣＭ＝２からＭＣＭ＝４に変更設定する（ステップＳ３００）。ＲＯＭ領域１３５のＭＣＭ１４０は、図６に示したように、メモリパッケージ１５の起動の度に、ＭＣＭレジスタ１４０ａにセットされるので、各メモリチップ＃０〜＃１５のＭＣＭレジスタ１４０ａのＭＣＭ値をＭＣＭ＝４に変更設定することができる。この後、メモリシステム１００の製造者は、コントローラ２０の４本のＣＥピンＣＥ０−ＣＥ３と、メモリパッケージ１５の８本のＣＥピンＣＥ０−ＣＥ７を、図１１に示したように、ＰＣＢ上で１対２となるように、配線接続する（ステップＳ３１０）。すなわち、コントローラ２０のＣＥ０をメモリパッケージ１５のＣＥ０およびＣＥ１に共通接続し、コントローラ２０のＣＥ１をメモリパッケージ１５のＣＥ２およびＣＥ３に共通接続し、コントローラ２０のＣＥ２をメモリパッケージ１５のＣＥ４およびＣＥ５に共通接続し、コントローラ２０のＣＥ３をメモリパッケージ１５のＣＥ６およびＣＥ７に共通接続する。
第２の手法では、まず（ｂ）の手順を行って、その後に（ａ）の手順を行う。すなわち、メモリシステム１００の製造者は、コントローラ２０の４本のＣＥピンＣＥ０−ＣＥ３と、メモリパッケージ１５の８本のＣＥピンＣＥ０−ＣＥ７を、図１１に示したように、ＰＣＢ上で１対２となるように配線接続するアセンブリの変更を行う。その後、メモリシステム１００の製造者は、コントローラ２０から所定のコマンド、アドレス、データをメモリパッケージ１５に送信することで、メモリパッケージ１５の各メモリチップ＃０〜＃１５のＲＯＭ領域１３５のＭＣＭ１４０をＭＣＭ＝２からＭＣＭ＝４に変更設定する。ＲＯＭ領域１３５のＭＣＭ１４０は、図６に示したように、メモリパッケージ１５の起動の度に、ＭＣＭレジスタ１４０ａにセットされるので、各メモリチップ＃０〜＃１５のＭＣＭレジスタ１４０ａのＭＣＭ値をＭＣＭ＝４に変更設定することができる。
図１１のメモリシステム１００の読み出し時、書き込み時には、各メモリチップ＃０〜＃１５の制御部１１２は、ＭＣＭレジスタ１４０ａに記憶されたＭＣＭ値を参照する（図９のステップＳ２５０）。この場合、ＭＣＭ＝４であるので、制御部１１２は、前述したように、ＬＵＮレジスタ１４５ａに設定されたＬＵＮ３ビット中の下位２ビットを有効ビットとし、また３ビットのチップアドレスＣＡＤＤの下位２ビットＡ３６，Ａ３７を有効ビットとし、ＬＵＮ３ビットの上位１ビットおよびチップアドレスＣＡＤＤの上位１ビットＡ３８は無視する（ステップＳ２６０）。
各メモリチップ＃０〜＃１５の制御部１１２では、自メモリチップに入力されるチップイネーブル信号ＣＥがアサート（この場合はlow）であって、かつＬＵＮの有効ビットとチップアドレスＣＡＤＤとの有効ビットとの比較が一致していた場合に（ステップＳ２７０：Yes）、読み出し処理、書き込み処理を実行する（ステップＳ２８０）。一方、制御部１１２は、チップイネーブル信号ＣＥがネゲート（この場合はhigh）であるか、あるいはＬＵＮの有効ビットとチップアドレスＣＡＤＤとの有効ビットとが一致していない場合は（ステップＳ２７０：No）、読み出し処理、書き込み処理を実行しない。
つぎに、図１３を用いて、メモリシステム１００の製造者による他のアセンブリ例を説明する。メモリシステム１００の製造者は、図４に示したＮＡＮＤ１０を構成するメモリパッケージ１５と、図１３に示したコントローラ２０とを用いて、図１３に示すメモリシステム１００をアセンブリするとする。図４に示したメモリパッケージ１５では、前述したように、アセンブリ前はＭＣＭ＝２に設定されている。また、各メモリチップ＃０〜＃１５のＲＯＭ領域１３５に設定されているＬＵＮは、図１７に示すように、アセンブリ前は、ＬＵＮ＝０００，〜，１１１に設定されている。
図１３示すコントローラ２０は、２本のＣＥピンＣＥ０，ＣＥ１を有する。コントローラ２０は、２本のＣＥピンＣＥ０，ＣＥ１を有しており、メモリパッケージ１５は１６個のメモリチップ＃０〜＃１５を有し、８本のチップイネーブルピンＣＥ０−ＣＥ７を有するので、コントローラ２０とメモリパッケージ１５を接続する場合、コントローラ２０の１つのチップイネーブルピンに、８個のメモリチップが接続されることになり、ＭＣＭ＝８となる。
そこで、メモリシステム１００の製造者は、前述したように、
（ａ）メモリパッケージ１５に含まれる全てのメモリチップ＃０〜＃１５のＲＯＭ領域１３５のＭＣＭ１４０をＭＣＭ＝８に変更設定すること
（ｂ）ＭＣＭ＝８となるようにＰＣＢ上で、コントローラ２０のＣＥピンＣＥ０，ＣＥ１とメモリパッケージ１５のＣＥピンＣＥ０−ＣＥ７の配線を行って、メモリシステム１００をアセンブリすること
を行う。但し、メモリシステム１００の製造者は、ＬＵＮ１４５の設定変更を行う必要はない。前述したように、（ａ）、（ｂ）の順番はどちらを先にしても良い。
図１３のメモリシステム１００においても、図１０に示したように、電源オンの際には、各メモリチップ＃０〜＃１５の制御部１１２は、メモリセルアレイのＲＯＭ領域１３５に記憶されているＭＣＭ１４０およびＬＵＮ１４５を読み出し、読み出したＭＣＭ１４０およびＬＵＮ１４５を制御部１１２内のＭＣＭレジスタ１４０ａ、ＬＵＮレジスタ１４５ａに記憶設定する。これにより、各メモリチップ＃０〜＃１５において、ＭＣＭレジスタ１４０ａにはＭＣＭ＝８が設定され、ＬＵＮレジスタ１４５ａには、ＲＯＭ領域１３５に記憶されたＬＵＮ１４５が設定される。
図１３のメモリシステム１００の読み出し時、書き込み時には、各メモリチップ＃０〜＃１５の制御部１１２は、ＭＣＭレジスタ１４０ａに記憶されたＭＣＭ値を参照する（図９のステップＳ２５０）。この場合、ＭＣＭ＝８であるので、制御部１１２は、前述したように、ＬＵＮレジスタ１４５ａに設定されたＬＵＮ３ビット中の全３ビットを有効ビットとし、また３ビットのチップアドレスＣＡＤＤの全ビットＡ３６，Ａ３７，Ａ３８を有効ビットとする（ステップＳ２６０）。
各メモリチップ＃０〜＃１５の制御部１１２では、自メモリチップに入力されるチップイネーブル信号ＣＥがアサート（この場合はlow）であって、かつＬＵＮの有効ビットとチップアドレスＣＡＤＤとの有効ビットとが一致していた場合に（ステップＳ２７０：Yes）、読み出し処理、書き込み処理を実行する（ステップＳ２８０）。一方、制御部１１２は、チップイネーブル信号ＣＥがネゲート（この場合はhigh）であるか、あるいはＬＵＮの有効ビットとチップアドレスＣＡＤＤとの有効ビットとが一致していない場合は（ステップＳ２７０：No）、読み出し処理、書き込み処理を実行しない。
図１４は、図２に示したメモリパッケージ１５の内部構成例を示す断面図である。図１５は、メモリパッケージ１５の一部の内部構成例を示す斜視図である。図１６は、メモリパッケージ１５の裏面を示す平面図である。図１４に示すように、本実施の形態の半導体パッケージ１５は、配線基板７と、配線基板７上に積層された１６枚のメモリチップ＃０〜＃１５と、ボンディングワイヤ９と、メモリチップ＃０〜＃１５およびボンディングワイヤ９を樹脂封止する樹脂封止体８と、配線基板７の裏面に格子状に配列するように形成されたはんだボール５０とから構成されている。この実施形態では、第１スタックにはメモリチップ＃０が搭載され、第２スタックにはメモリチップ＃２が搭載され、第３スタックにはメモリチップ＃１が搭載され、第４スタックにはメモリチップ＃３が搭載され、…、第１３スタックにはメモリチップ＃１２が搭載され、第１４スタックにはメモリチップ＃１４が搭載され、第１５スタックにはメモリチップ＃１３が搭載され、第１６スタックにはメモリチップ＃１５が搭載されている。
はんだボール１５がメモリパッケージ１５の入出力ピンであり、図１６に示すように、これらの入出力ピン中にメモリパッケージ１５のＣＥピン（ＣＥ０〜ＣＥ７）が含まれている。メモリパッケージ１５の８つのＣＥピンＣＥ０〜ＣＥ７は、丸線で囲んで示している。図１６では、図２に示した８つのＣＥピンＣＥ０〜ＣＥ７を含む２７２個の入出力ピンがレイアウトされている。図１６において、Ｖｃｃは電源電位ピン、Ｖｓｓは接地電位ピン、ＮＵは未使用ピン、ＮＣは未接続ピンである。
ボンディングワイヤ９は、積層されたメモリチップ＃０〜＃１５の端辺部に設けられたチップパッド２６と配線基板７の端辺部に設けられたボンディングパッド２７とを電気的に接続する。チップパッド２６がメモリチップの入出力ピンである。ボンディングパッド２７は、配線基板７の表面及び裏面に形成された配線パターンによりはんだボール５０と電気的に接続されている。表面に形成されたパターンと裏面に形成された配線パターンは、スルーホール２３により接続されている。
図２では、メモリパッケージ１５においては、メモリパッケージ１５の１つのＣＥピンは、内部配線５によって２つのメモリチップのＣＥピンと電気的に接続されているとした。図１５は、内部配線５を実現する実装配線の一例を示すものである。第１スタックのメモリチップ＃０のＣＥピンとしてのチップパッド２６ＣＥと、第３スタックのメモリチップ＃１のＣＥピンとしてのチップパッド２６ＣＥとを、ボンディングワイヤ９によって同一のボンディングパッド２７ＣＥに電気的に接続している。このボンディングパッド２７ＣＥは、配線基板７の配線パターン、スルーホール２３を介して、図１６に示す、メモリパッケージ１５のＣＥピンＣＥ０に接続されている。同様の配線接続を行うことで、メモリパッケージ１５の８つのＣＥピンＣＥ０〜ＣＥ７が、１６個のメモリチップのＣＥピンに接続されることになる。
なお、メモリチップのＣＥピンとしてのチップパッド２６ＣＥと、ボンディングパッド２７との接続を１対１とし、ボンディングパッド２７とＣＥピンとしてのはんだボール５０との接続をｎ対１とするように配線基板７の配線パターンを形成ことで、内部配線５を実現するようにしてもよい。
このようにこの第１の実施形態では、ＭＣＭ値に基づきＬＵＮおよびチップアドレスの有効ビットを選択し、選択したＬＵＮの有効ビットとチップアドレスの有効ビットの比較に基づき自メモリチップへのアクセスか否かを判定できるようにしたので、異なるＭＣＭの場合でもメモリパッケージ内の各メモリチップのＬＵＮ設定を共用化することができ、これにより、製品ラインアップが削減され、コストダウンに寄与する。また、ＭＣＭ値が登録設定された後のメモリシステムの製造段階で、チップイネーブル配線数を減少させる実装変更を行うことが可能となる。また、実装変更の際の、設定変更作業もＭＣＭ値の変更のみで済み、実装変更を簡便かつ効率よく行うことが可能となる。
（第２の実施形態）
第２の実施形態においては、メモリシステム１００の電源オンの度に、コントローラ２０がＭＣＭレジスタ１４０ａの設定値を再設定するように、コントローラ２０の制御シーケンスを変更する。
第２の実施形態の各メモリチップ＃０〜＃１５の内部構成は図３に示したものと同じである。図１７は、第２の実施形態におけるメモリシステム１００の電源オン時における各メモリチップ＃０〜＃１５の動作例を示すフローチャートである。各メモリチップ＃０〜＃１５の制御部１１２は、電源オンを検出すると（ステップＳ４００）、イニシャライズ処理を実行する（ステップＳ４１０）。各メモリチップ＃０〜＃１５の制御部１１２は、ＲＯＭ領域１３５に記憶されているＬＵＮ１４５を読み出し（ステップＳ４２０）、読み出したＬＵＮ１４５を制御部１１２内のＬＵＮレジスタ１４５ａに記憶する（ステップＳ４３０）。これにより、各メモリチップ＃０〜＃１５において、ＬＵＮレジスタ１４５ａには、ＲＯＭ領域１３５に記憶されたＬＵＮ１４５が設定される。このように、第２の実施形態においては、電源オン時、ＬＵＮ１４５のみがＬＵＮレジスタ１４５ａに設定され、ＭＣＭはＭＣＭレジスタ１４０ａには設定されない。
図１８は、メモリシステム１００のコントローラ２０の電源オン時の動作手順を示すものである。コントローラ２０は、電源のオンを検出すると（ステップＳ５００）、以下の処理を含むイニシャライズシーケンスを実行する。まず、コントローラ２０の全てのＣＥピンをアサートとし（ステップＳ５１０）、さらにＭＣＭを任意の値に設定するためのブロードキャストコマンドをＮＡＮＤ１０に出力する（ステップＳ５３０）。このブロードキャストコマンドによって、ＮＡＮＤ１０内の全メモリチップ＃０〜＃１５内のＭＣＭレジスタ１４０ａを一斉に、任意の値に設定することが可能となる（ステップＳ５３０）。
なお、第２の実施形態においては、図１９に示すような内部構成を有するメモリチップ＃０〜＃１５を採用することも可能である。図１９においては、電源電圧Ｖｓｓおよび接地電圧Ｖｃｃへの接続態様でＬＵＮ値をハードウエア的に固定設定するＬＵＮ設定回路１２５を内蔵させ、ＬＵＮ設定回路１２５への設定値でＬＵＮレジスタ１４５ａのレジスタ値を設定する。この場合、電源オン時に、ＲＯＭ領域１３５に記憶されたＬＵＮ１４５を読み出してＬＵＮレジスタ１４５ａに記憶する処理は行わない。
この第２の実施形態のメモリシステムによれば、メモリシステム１００の製造者がチップイネーブルの配線変更を行う場合、実際の配線変更作業の他に、ＭＣＭレジスタ値を再設定するためのイニシャライズシーケンスの変更処理を行うだけでよく、実装変更を簡便かつ効率よく行うことが可能となる。
（第３の実施形態）
第３の実施形態では、ＭＣＭの変更に応じたＩＤコード出力を行うようにしている。ＮＡＮＤ１０は、ＩＤコード出力という基本的な機能を持っている。コントローラ２０からのＩＤコード読み出し要求に応じて、各メモリチップ＃０〜＃１５は、製造者、プレーン数、電源電圧値などを含むＩＤコード情報を、コントローラ２０に出力する。このＩＤコード情報の一つに、チップイネーブルＣＥ当たりのメモリ容量を示す情報値がある。以下、この情報値を容量／ＣＥ情報という。そこで、第３の実施形態では、ＭＣＭの変更に応じた容量／ＣＥ情報を出力する。
図２０は、第３の実施形態における各メモリチップ＃０〜＃１５の内部構成例を示すものである。図２０では、ＩＤコードレジスタ１２６が追加されている。制御部１１２から出力されるＩＤコードはＩＤコードレジスタ１２６に一時記憶され、その後Ｉ／Ｏ制御部１１０を介してコントローラ２０に出力される。
図２１に、リードＩＤオペレーション時のタイムチャートの一例を示す。まず、コントローラ２０はＩ／Ｏ信号線に、リードＩＤコードコマンド（９０ｈ）を出力し、その後アドレス信号（００ｈ）を出力する。このリードＩＤコードコマンドおよびアドレス信号を受信した各メモリチップの制御部１１２は、製造者、プレーン数、電源電圧値、容量／ＣＥ情報などを含む複数のＩＤコード情報をＩＤコードレジスタ１２６に一時記憶する。Ｉ／Ｏ制御部１１０は、複数のＩＤコード情報を複数サイクルに分けてコントローラ２０に出力する。
図２２は、リードＩＤコードコマンドを受信したときの制御部１１２の動作例を示すフローチャートである。制御部１１２には、複数の異なるＭＣＭ値に対応して、異なる値の容量／ＣＥ値が出力されるようなロジックが組まれている。制御部１１２は、リードＩＤコードコマンドを受信すると、ＭＣＭレジスタ１４０ａに記憶されているＭＣＭ値を参照する（ステップＳ６００）。そして、制御部１１２は、一つのメモリチップの記憶容量が３２Ｇｂで１６個のメモリチップを含むメモリパッケージの場合、参照したＭＣＭ値が２であるときは（ステップＳ６１０）、チップイネーブル当たりの記憶容量値が例えば６４Ｇｂであることを示す容量／ＣＥ値（例えばＤＦｈ）を出力し（ステップＳ６２０）、ＭＣＭ値が４であるときは（ステップＳ６３０）、前記記憶容量値が例えば１２８Ｇｂであることを示す容量／ＣＥ値（例えば３Ａｈ）を出力し（ステップＳ６４０）、ＭＣＭ値が８であるときは（ステップＳ６５０）、前記記憶容量値が例えば２５６Ｇｂであることを示す容量／ＣＥ値（例えば３Ｃｈ）を出力する（ステップＳ６６０）。制御部１１２は、容量／ＣＥ値を例えば２サイクル目のＩＤコード情報として、ＩＤコードレジスタ１２６に出力する。この結果、ＭＣＭ値に対応した値をもつ容量／ＣＥ値が、他のＩＤコード情報とともにコントローラ２０に出力される。
このようにこの第３の実施形態においては、ＩＤコード読み出し要求がコントローラ２０から入力された場合、制御部１１２はＭＣＭレジスタ１４０ａを参照し、ＭＣＭレジスタ１４０ａに設定されたＭＣＭ値に対応する容量／ＣＥ値を出力することしているので、ＭＣＭ値が変更された場合も、変更されたＭＣＭ値に対応する容量／ＣＥ値をコントローラ２０に出力することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ ホスト装置、２ ホストインタフェース、＃０〜＃１５ メモリチップ、７ 配線基板、８ 封止樹脂、９ ボンディングワイヤ、１０ ＮＡＮＤフラッシュ、１５ メモリパッケージ、２０ コントローラ、２３ スルーホール、２６ チップパッド、２７ ボンディングパッド、３０ ＮＡＮＤインタフェース、４０ 樹脂封止体、５０ はんだボール、１００ メモリシステム、１１０ Ｉ／Ｏ制御部、１１１ 論理制御部、１１２ 制御部、１１３ 電圧発生回路、１１４ コマンドレジスタ、１１５ アドレスレジスタ、１１６ ステータスレジスタ、１１７ カラムアドレスバッファ、１１８ カラムデコーダ、１１９ データレジスタ、１２０ センスアンプ、１２１ ロウアドレスバッファ、１２２ ロウデコーダ、１２５ ＬＵＮ設定回路、１２６ ＩＤコードレジスタ、１３０ メモリセルアレイ、１３５ ＲＯＭ 領域、１４０ ＭＣＭ、１４０ａ ＭＣＭレジスタ、１４５ ＬＵＮ、１４５ａ ＬＵＮレジスタ。

Claims (7)

  1. 不揮発性のメモリセルアレイを有するメモリチップを複数個含むメモリパッケージと、
    チップイネーブルおよびチップアドレスに基づいて前記メモリパッケージから１つのメモリチップを選択するコントローラとを備え、
    前記各メモリチップは、
    前記チップアドレスとの比較対象であるｎビット（ｎは２以上の整数）の情報であって、自メモリチップを識別するための第１の情報を記憶する第１の記憶部と、
    ｎビットの前記第１の情報のうちの有効ビットを決定するための第２の情報を記憶する第２の記憶部と、
    前記第２の情報に基づいてｎビットの前記第１の情報および前記チップアドレスの有効ビットを決定する制御部と、
    を備えることを特徴とするメモリシステム。
  2. 前記第１の情報は、予め設定した所定個数まで複数のメモリチップを識別可能なビット数を有することを特徴とする請求項１に記載のメモリシステム。
  3. 前記制御部は、起動時に、各メモリチップのメモリセルアレイ領域に記憶されている前記第１および前記第２の情報を読み出して前記第１の記憶部および前記第２の記憶部に記憶することを特徴とする請求項１に記載のメモリシステム。
  4. 前記コントローラは、起動時に、前記第２の記憶部に第２の情報を設定するためのコマンドを前記メモリパッケージに送信することを特徴とする請求項１に記載のメモリシステム。
  5. 前記コマンドはブロードキャストコマンドであり、前記メモリパッケージ内の複数のメモリチップに一斉に送信されることを特徴とする請求項４に記載のメモリシステム。
  6. 前記制御部は、チップイネーブル当たりの記憶容量を示す第３の情報値を前記コントローラに出力する際、複数の異なる前記第２の情報値に対応して異なる値の第３の情報値を前記コントローラに出力することを特徴とする請求項１に記載のメモリシステム。
  7. 不揮発性のメモリセルアレイを有するメモリチップを複数個含むメモリパッケージと、チップイネーブルおよびチップアドレスに基づいて前記メモリパッケージから１つのメモリチップを選択するコントローラとをアセンブリするメモリシステムのアセンブリ方法において、
    前記不揮発性のメモリセルアレイに記憶される第２の情報であって、前記チップアドレスとの比較対象であるｎビット（ｎは２以上の整数）の第１の情報の有効ビットを決定するための第２の情報を変更設定する工程と、
    変更設定される前記第２の情報に対応するようにコントローラのチップイネーブルピンと、メモリパッケージのチップイネーブルピンを配線接続する工程と、
    を備えるメモリシステムのアセンブリ方法。
JP2013232541A 2013-11-08 2013-11-08 メモリシステムおよびメモリシステムのアセンブリ方法 Active JP6067541B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013232541A JP6067541B2 (ja) 2013-11-08 2013-11-08 メモリシステムおよびメモリシステムのアセンブリ方法
US14/445,479 US9286960B2 (en) 2013-11-08 2014-07-29 Memory system and assembling method of memory system
US15/001,901 US9443595B2 (en) 2013-11-08 2016-01-20 Memory system and assembling method of memory system
US15/238,116 US9620218B2 (en) 2013-11-08 2016-08-16 Memory system and assembling method of memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013232541A JP6067541B2 (ja) 2013-11-08 2013-11-08 メモリシステムおよびメモリシステムのアセンブリ方法

Publications (2)

Publication Number Publication Date
JP2015094997A true JP2015094997A (ja) 2015-05-18
JP6067541B2 JP6067541B2 (ja) 2017-01-25

Family

ID=53043700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013232541A Active JP6067541B2 (ja) 2013-11-08 2013-11-08 メモリシステムおよびメモリシステムのアセンブリ方法

Country Status (2)

Country Link
US (3) US9286960B2 (ja)
JP (1) JP6067541B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021106224A1 (ja) * 2019-11-29 2021-06-03 キオクシア株式会社 半導体記憶装置、及びメモリシステム
JP7004033B1 (ja) 2020-07-07 2022-01-24 日本電気株式会社 保管装置、保管システム、制御方法及びプログラム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627367B2 (en) 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
US10268387B2 (en) 2017-01-04 2019-04-23 Sandisk Technologies Llc Meta-groups in non-volatile storage based on performance times
US10198381B2 (en) 2017-03-10 2019-02-05 Toshiba Memory Corporation Circuitry to alleviate printed circuit board routing congestion
CN109634534B (zh) * 2019-01-02 2022-04-01 威胜集团有限公司 存储芯片的容量快速判定方法
JP2022010482A (ja) 2020-06-29 2022-01-17 キオクシア株式会社 メモリシステム
JP2022143741A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 半導体集積回路及びその動作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350755A (ja) * 1989-07-18 1991-03-05 Nec Corp マイクロコンピュータ
JP2000105725A (ja) * 1998-07-30 2000-04-11 Fujitsu Ltd チップイネーブル信号生成回路及びメモリ装置
JP2011090349A (ja) * 2009-09-24 2011-05-06 Toshiba Corp 半導体装置及びホスト機器
JP2013200595A (ja) * 2012-03-23 2013-10-03 Toshiba Corp マルチチップパッケージおよびメモリシステム
US20130279253A1 (en) * 2012-04-18 2013-10-24 Akira Ogawa Semiconductor memory device and writing method of id codes and upper addresses

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
KR100468761B1 (ko) * 2002-08-23 2005-01-29 삼성전자주식회사 분할된 시스템 데이터 버스에 연결되는 메모리 모듈을구비하는 반도체 메모리 시스템
US20050195629A1 (en) * 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
US7200021B2 (en) * 2004-12-10 2007-04-03 Infineon Technologies Ag Stacked DRAM memory chip for a dual inline memory module (DIMM)
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US7562271B2 (en) * 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7715255B2 (en) * 2007-06-14 2010-05-11 Sandisk Corporation Programmable chip enable and chip address in semiconductor memory
JP5253901B2 (ja) * 2008-06-20 2013-07-31 株式会社東芝 メモリシステム
KR20130011138A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 모노 랭크와 멀티 랭크로 호환 가능한 메모리 장치
KR102133573B1 (ko) * 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US20150074331A1 (en) * 2013-09-10 2015-03-12 Kabushiki Kaisha Toshiba Nonvolatile memory package and nonvolatile memory chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350755A (ja) * 1989-07-18 1991-03-05 Nec Corp マイクロコンピュータ
JP2000105725A (ja) * 1998-07-30 2000-04-11 Fujitsu Ltd チップイネーブル信号生成回路及びメモリ装置
JP2011090349A (ja) * 2009-09-24 2011-05-06 Toshiba Corp 半導体装置及びホスト機器
JP2013200595A (ja) * 2012-03-23 2013-10-03 Toshiba Corp マルチチップパッケージおよびメモリシステム
US20130279253A1 (en) * 2012-04-18 2013-10-24 Akira Ogawa Semiconductor memory device and writing method of id codes and upper addresses

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021106224A1 (ja) * 2019-11-29 2021-06-03 キオクシア株式会社 半導体記憶装置、及びメモリシステム
JP7004033B1 (ja) 2020-07-07 2022-01-24 日本電気株式会社 保管装置、保管システム、制御方法及びプログラム
JP2022024228A (ja) * 2020-07-07 2022-02-09 日本電気株式会社 保管装置、保管システム、制御方法及びプログラム

Also Published As

Publication number Publication date
US20150131397A1 (en) 2015-05-14
US9620218B2 (en) 2017-04-11
US20160358656A1 (en) 2016-12-08
US20160141033A1 (en) 2016-05-19
US9286960B2 (en) 2016-03-15
US9443595B2 (en) 2016-09-13
JP6067541B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
JP6067541B2 (ja) メモリシステムおよびメモリシステムのアセンブリ方法
US7843758B2 (en) Multi-chip package flash memory device and method for reading status data therefrom
KR100912561B1 (ko) 반도체 기억 장치
US10089257B2 (en) Semiconductor storage device and control method thereof
USRE48449E1 (en) Multi-chip package and memory system
US9524778B2 (en) Device selection schemes in multi chip package NAND flash memory system
US20070165457A1 (en) Nonvolatile memory system
US10191692B2 (en) Memory device and method of operating the same
US9082469B2 (en) Semiconductor memory device and writing method of ID codes and upper addresses
US10438929B2 (en) Semiconductor device
US20220284935A1 (en) Semiconductor memory device and memory system
US11749355B2 (en) Semiconductor integrated circuits, multi-chip package, and operation method of semiconductor integrated circuits
US11815925B2 (en) Power source circuit, input and output circuit, semiconductor storage device, and power supply control method
TWI833966B (zh) 半導體裝置及記憶體系統
KR102492033B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20151102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161221

R151 Written notification of patent or utility model registration

Ref document number: 6067541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350