JP3755764B2 - マルチチップメモリシステム内での分散された電力発生のための方法およびシステム - Google Patents
マルチチップメモリシステム内での分散された電力発生のための方法およびシステム Download PDFInfo
- Publication number
- JP3755764B2 JP3755764B2 JP2002566502A JP2002566502A JP3755764B2 JP 3755764 B2 JP3755764 B2 JP 3755764B2 JP 2002566502 A JP2002566502 A JP 2002566502A JP 2002566502 A JP2002566502 A JP 2002566502A JP 3755764 B2 JP3755764 B2 JP 3755764B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory blocks
- voltage
- blocks
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 349
- 238000010248 power generation Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 12
- 238000013500 data storage Methods 0.000 claims description 26
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 230000004913 activation Effects 0.000 claims 1
- 230000009849 deactivation Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000008901 benefit Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 230000002411 adverse Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Power Sources (AREA)
Description
データを記憶するメモリシステムとして、本発明のある実施形態は、少なくともメモリコントローラと、メモリコントローラに動作可能に接続された複数のメモリブロックであって、メモリブロックのそれぞれは少なくともデータ記憶要素および電圧発生システムを含む、複数のメモリブロックと、メモリブロックのそれぞれについて電圧発生システムに動作可能に接続された電源バスと、を備える。メモリシステムの動作中、メモリブロックのうちの一つがアクティブにされるとき、メモリブロックのうちの一つの中にある電圧発生システムがディアクティブにされ、代わりにメモリブロックのうちの他のものと関連づけられた電圧発生システムの他のものがアクティブにされることにより、いくつかの異なる電圧レベルの信号を、アクティブにされているメモリブロックのうちの一つに電源バスを介して供給する。メモリシステムとして、本発明の他の実施形態は、少なくとも、少なくとも第1データ記憶要素および第1チャージポンプ回路を含む第1メモリブロックであって、第1チャージポンプ回路は、アクティブにされると、第1の複数の動作電圧を生成する、第1メモリブロックと、少なくとも第2データ記憶要素および第2チャージポンプ回路を含む第2メモリブロックであって、第2チャージポンプ回路は、アクティブにされると、第2の複数の動作電圧を生成する、第2メモリブロックと、第1メモリブロックおよび第2メモリブロックに動作可能に接続されたメモリコントローラであって、メモリコントローラは少なくとも一つの選択信号を生成し、少なくとも一つの選択信号は、第1および第2メモリブロックを選択的にアクティブにするのに用いられる、メモリコントローラと、第1チャージポンプ回路および第2チャージポンプ回路を動作可能に接続する電源バスと、を備える。
Claims (16)
- データを記憶するメモリシステムであって、前記メモリシステムは、
メモリコントローラと、
前記メモリコントローラに動作可能に接続された複数のメモリブロックであって、前記メモリブロックのそれぞれは少なくともデータ記憶要素および電圧発生システムを含む、複数のメモリブロックと、
前記メモリブロックのそれぞれについて前記電圧発生システムに動作可能に接続された電源バスと、
を備え、
前記メモリシステムの動作中、前記メモリブロックのうちの一つがアクティブにされるとき、前記メモリブロックのうちの前記一つの中にある前記電圧発生システムがディアクティブにされ、代わりに前記メモリブロックのうちの他のものと関連づけられた前記電圧発生システムの他のものがアクティブにされることにより、いくつかの異なる電圧レベルの信号を、アクティブにされている前記メモリブロックのうちの一つに前記電源バスを介して供給するメモリシステム。 - 請求項1に記載のメモリシステムであって、アクティブにされている前記電圧発生システムは、前記いくつかの異なる電圧レベル信号を生成するメモリシステム。
- 請求項1に記載のメモリシステムであって、前記電圧発生システムはチャージポンプ回路およびレギュレータ回路を備えるメモリシステム。
- 請求項1に記載のメモリシステムであって、前記メモリブロックのうちのそれぞれは、別個の集積回路であるメモリシステム。
- 請求項1に記載のメモリシステムであって、
前記メモリコントローラは、複数の選択信号を生成し、
前記メモリブロックのそれぞれは、前記メモリブロックをアクティブまたはディアクティブにすることを制御する前記第1選択信号および前記第2選択信号のうちの少なくとも一つを受け取る、メモリシステム。 - 請求項1に記載のメモリシステムであって、
前記メモリコントローラは、第1信号および第2信号を生成し、
前記メモリシステムはさらに、
前記メモリコントローラおよび前記メモリブロックに動作可能に接続された論理回路であって、前記論理回路は、前記メモリコントローラから供給される前記第1および第2信号に基づいて、前記電圧発生システムを制御するとともに、前記メモリブロックをアクティブまたはディアクティブにすることを制御する、
メモリシステム。 - 請求項1に記載のメモリシステムであって、前記メモリシステムはメモリカードであるメモリシステム。
- 請求項1に記載のメモリシステムであって、前記いくつかの異なる電圧レベル制御のうちの少なくとも一つは前記メモリコントローラに前記電源バスを介して供給されるメモリシステム。
- 請求項1に記載のメモリシステムであって、前記メモリコントローラは外部から供給された入力電圧を受け取り、それから安定化された電源電圧を生成し、
前記メモリブロックは、前記安定化された電源電圧を前記メモリコントローラから受け取るメモリシステム。 - 複数のメモリブロックを有するメモリシステム内で電源を供給する方法であって、前記メモリブロックのそれぞれは電源発生回路を含み、前記方法は、
前記メモリブロックのうちの一つをデータアクセスのためにアクティブにし、前記メモリブロックのうちの他のものをディアクティブにすることと、
前記電源発生回路のうちの、ディアクティブにされている前記メモリブロックのうちの一つにある電源発生回路をアクティブにすることと、を備え、
アクティブにされている前記電源発生回路のうちの前記一つから、アクティブにされている前記メモリブロックのうちの前記一つに電源を供給することであって、前記電源供給は、アクティブにされている前記電源発生回路のうちの前記一つからの複数の異なる電圧信号を、アクティブにされている前記メモリブロックのうちの前記一つに供給するように動作する方法。 - 請求項10に記載の方法であって、前記電圧発生回路はアクティブにされるとき、複数の電圧レベル信号を生成する方法。
- 第1データ記憶要素にデータを記憶し、第1電源信号を生成する第1メモリブロック手段であって、前記第1電源信号は、複数の異なる電圧信号を含む、第1メモリブロック手段と、
第2データ記憶要素にデータを記憶し、第2電源信号を生成する第2メモリブロック手段であって、前記第2電源信号は、複数の異なる電圧信号を含む、第2メモリブロック手段と、
前記第1メモリブロック手段および前記第2メモリブロック手段に動作可能に接続されたメモリコントローラであって、前記メモリコントローラは、少なくとも一つの選択信号を生成し、前記少なくとも一つの選択信号は、前記第1および第2メモリブロック手段を選択的にアクティブにするのに用いられる、メモリコントローラと、
前記第1電源信号を前記第2メモリブロック手段に、または前記第2電源信号を前記第1メモリブロック手段に供給する電源バスと、
を備えるメモリシステム。 - 請求項12に記載のメモリシステムであって、
前記少なくとも一つの選択信号を変更することで、前記第1電源信号の前記電源バスへの結合、または前記第2電源信号の前記電源バスへの結合を選択的に可能にする論理手段をさらに備えるメモリシステム。 - 請求項13に記載のメモリシステムであって、前記論理手段はさらに、前記第1データ記憶要素および前記第2データ記憶要素のうちの一つをアクティブにすることを可能にするメモリシステム。
- データ入力デバイスと、
前記データ入力デバイスに取り外し可能に結合されたデータ記憶デバイスであって、前記データ記憶デバイスは、前記データ入力デバイスによって入力されたデータを記憶し、少なくとも
メモリコントローラと、
前記メモリコントローラに動作可能に接続された複数のメモリブロックであって、前記メモリブロックのそれぞれは少なくともデータ記憶要素および電圧発生システムを含む、複数のメモリブロックと、
前記メモリブロックのそれぞれについて前記電圧発生システムに動作可能に接続された電源バスと、
を備えるデータ記憶デバイスと、
を備える電子システムであって、
前記データ記憶デバイスの動作中、前記メモリブロックのうちの一つがアクティブにされるとき、前記メモリブロックのうちの前記一つの中にある前記電圧発生システムがディアクティブにされ、代わりに前記メモリブロックのうちの他のものと関連づけられた前記電圧発生システムの他のものがアクティブにされることにより、異なる電圧レベルの信号を前記メモリブロックのうちの一つに前記電源バスを介して供給する、
電子システム。 - 請求項15に記載の電子システムであって、前記データ入力デバイスは、カメラ、ネットワークカードまたは機器、ハンドヘルドまたはノート型コンピュータ、セットトップボックス、ハンドヘルドまたは他の小さなオーディオプレーヤ・レコーダ、および医療モニタのうちの一つである電子システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/785,915 US6577535B2 (en) | 2001-02-16 | 2001-02-16 | Method and system for distributed power generation in multi-chip memory systems |
PCT/US2002/003618 WO2002067269A2 (en) | 2001-02-16 | 2002-02-08 | Method and system for distributed power generation in multi-chip memory systems |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004526239A JP2004526239A (ja) | 2004-08-26 |
JP2004526239A5 JP2004526239A5 (ja) | 2005-08-18 |
JP3755764B2 true JP3755764B2 (ja) | 2006-03-15 |
Family
ID=25137008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002566502A Expired - Fee Related JP3755764B2 (ja) | 2001-02-16 | 2002-02-08 | マルチチップメモリシステム内での分散された電力発生のための方法およびシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US6577535B2 (ja) |
JP (1) | JP3755764B2 (ja) |
DE (1) | DE10296331B4 (ja) |
GB (1) | GB2388692B (ja) |
TW (1) | TW550571B (ja) |
WO (1) | WO2002067269A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009003991A (ja) * | 2007-06-19 | 2009-01-08 | Toshiba Corp | 半導体装置及び半導体メモリテスト装置 |
Families Citing this family (95)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6803805B2 (en) * | 2002-04-09 | 2004-10-12 | International Business Machines Corporation | Distributed DC voltage generator for system on chip |
US6876563B1 (en) * | 2002-12-20 | 2005-04-05 | Cypress Semiconductor Corporation | Method for configuring chip selects in memories |
EP1435621B1 (en) * | 2002-12-30 | 2007-07-11 | STMicroelectronics S.r.l. | Power voltage supply distribution architecture for a plurality of memory modules |
US7107469B2 (en) | 2003-07-11 | 2006-09-12 | International Business Machines Corporation | Power down processing islands |
US8429313B2 (en) * | 2004-05-27 | 2013-04-23 | Sandisk Technologies Inc. | Configurable ready/busy control |
US7154785B2 (en) * | 2004-06-25 | 2006-12-26 | Micron Technology, Inc. | Charge pump circuitry having adjustable current outputs |
US7205805B1 (en) | 2004-11-02 | 2007-04-17 | Western Digital Technologies, Inc. | Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error |
US7129763B1 (en) | 2004-11-08 | 2006-10-31 | Western Digital Technologies, Inc. | Adjusting power consumption of digital circuitry by generating frequency error representing error in propagation delay |
US7222248B2 (en) * | 2005-02-22 | 2007-05-22 | International Business Machines Corporation | Method of switching voltage islands in integrated circuits when a grid voltage at a reference location is within a specified range |
US7482792B2 (en) * | 2005-06-14 | 2009-01-27 | Intel Corporation | IC with fully integrated DC-to-DC power converter |
US20060294437A1 (en) * | 2005-06-22 | 2006-12-28 | Thunder Creative Technologies, Inc. | Point-of-load power conditioning for memory modules |
TWI319160B (en) | 2005-07-11 | 2010-01-01 | Via Tech Inc | Memory card capable of supporting various voltage supply and control chip and method of supporting voltage thereof |
US7317630B2 (en) * | 2005-07-15 | 2008-01-08 | Atmel Corporation | Nonvolatile semiconductor memory apparatus |
US7598630B2 (en) | 2005-07-29 | 2009-10-06 | Intel Corporation | IC with on-die power-gating circuit |
US20070126494A1 (en) * | 2005-12-06 | 2007-06-07 | Sandisk Corporation | Charge pump having shunt diode for improved operating efficiency |
US20070139099A1 (en) * | 2005-12-16 | 2007-06-21 | Sandisk Corporation | Charge pump regulation control for improved power efficiency |
US7372320B2 (en) * | 2005-12-16 | 2008-05-13 | Sandisk Corporation | Voltage regulation with active supplemental current for output stabilization |
US7486060B1 (en) | 2006-03-30 | 2009-02-03 | Western Digital Technologies, Inc. | Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling |
US20070229149A1 (en) * | 2006-03-30 | 2007-10-04 | Sandisk Corporation | Voltage regulator having high voltage protection |
US7701797B2 (en) | 2006-05-15 | 2010-04-20 | Apple Inc. | Two levels of voltage regulation supplied for logic and data programming voltage of a memory device |
US8000134B2 (en) | 2006-05-15 | 2011-08-16 | Apple Inc. | Off-die charge pump that supplies multiple flash devices |
US7639531B2 (en) | 2006-05-15 | 2009-12-29 | Apple Inc. | Dynamic cell bit resolution |
US7511646B2 (en) | 2006-05-15 | 2009-03-31 | Apple Inc. | Use of 8-bit or higher A/D for NAND cell value |
US7568135B2 (en) | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
US7551486B2 (en) | 2006-05-15 | 2009-06-23 | Apple Inc. | Iterative memory cell charging based on reference cell value |
US7613043B2 (en) | 2006-05-15 | 2009-11-03 | Apple Inc. | Shifting reference values to account for voltage sag |
US7639542B2 (en) | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
US7852690B2 (en) | 2006-05-15 | 2010-12-14 | Apple Inc. | Multi-chip package for a flash memory |
US7551383B1 (en) | 2006-06-28 | 2009-06-23 | Western Digital Technologies, Inc. | Adjusting voltage delivered to disk drive circuitry based on a selected zone |
US7554311B2 (en) * | 2006-07-31 | 2009-06-30 | Sandisk Corporation | Hybrid charge pump regulation |
US7434018B2 (en) * | 2006-07-31 | 2008-10-07 | Infineon Technologies North America Corp. | Memory system |
US7368979B2 (en) | 2006-09-19 | 2008-05-06 | Sandisk Corporation | Implementation of output floating scheme for hv charge pumps |
US7675802B2 (en) * | 2006-09-29 | 2010-03-09 | Sandisk Corporation | Dual voltage flash memory card |
TWI360129B (en) * | 2006-09-29 | 2012-03-11 | Sandisk Corp | Method of operating a removable nonvolatile memory |
US7656735B2 (en) * | 2006-09-29 | 2010-02-02 | Sandisk Corporation | Dual voltage flash memory methods |
US7330019B1 (en) | 2006-10-31 | 2008-02-12 | Western Digital Technologies, Inc. | Adjusting on-time for a discontinuous switching voltage regulator |
US7949887B2 (en) * | 2006-11-01 | 2011-05-24 | Intel Corporation | Independent power control of processing cores |
US8397090B2 (en) * | 2006-12-08 | 2013-03-12 | Intel Corporation | Operating integrated circuit logic blocks at independent voltages with single voltage supply |
US7477092B2 (en) * | 2006-12-29 | 2009-01-13 | Sandisk Corporation | Unified voltage generation apparatus with improved power efficiency |
US7440342B2 (en) | 2006-12-29 | 2008-10-21 | Sandisk Corporation | Unified voltage generation method with improved power efficiency |
US7613051B2 (en) | 2007-03-14 | 2009-11-03 | Apple Inc. | Interleaving charge pumps for programmable memories |
US7580298B2 (en) * | 2007-03-30 | 2009-08-25 | Sandisk 3D Llc | Method for managing electrical load of an electronic device |
US7515488B2 (en) * | 2007-03-30 | 2009-04-07 | Sandisk 3D Llc | Method for load-based voltage generation |
US7580296B2 (en) * | 2007-03-30 | 2009-08-25 | Sandisk 3D Llc | Load management for memory device |
US7558129B2 (en) * | 2007-03-30 | 2009-07-07 | Sandisk 3D Llc | Device with load-based voltage generation |
US8044705B2 (en) * | 2007-08-28 | 2011-10-25 | Sandisk Technologies Inc. | Bottom plate regulation of charge pumps |
US7733189B1 (en) | 2007-09-14 | 2010-06-08 | Western Digital Technologies, Inc. | Oscillator comprising foldover detection |
US7586362B2 (en) * | 2007-12-12 | 2009-09-08 | Sandisk Corporation | Low voltage charge pump with regulation |
US7586363B2 (en) * | 2007-12-12 | 2009-09-08 | Sandisk Corporation | Diode connected regulation of charge pumps |
JP2009146499A (ja) * | 2007-12-13 | 2009-07-02 | Toshiba Corp | 不揮発性メモリカード |
US7813212B2 (en) * | 2008-01-17 | 2010-10-12 | Mosaid Technologies Incorporated | Nonvolatile memory having non-power of two memory capacity |
US20090302930A1 (en) * | 2008-06-09 | 2009-12-10 | Feng Pan | Charge Pump with Vt Cancellation Through Parallel Structure |
US7969235B2 (en) | 2008-06-09 | 2011-06-28 | Sandisk Corporation | Self-adaptive multi-stage charge pump |
US8085020B1 (en) | 2008-06-13 | 2011-12-27 | Western Digital Technologies, Inc. | Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator |
US8710907B2 (en) * | 2008-06-24 | 2014-04-29 | Sandisk Technologies Inc. | Clock generator circuit for a charge pump |
US7683700B2 (en) | 2008-06-25 | 2010-03-23 | Sandisk Corporation | Techniques of ripple reduction for charge pumps |
KR20100011292A (ko) * | 2008-07-24 | 2010-02-03 | 삼성전자주식회사 | 수직 스트링 상변화 메모리 소자 |
KR100956780B1 (ko) * | 2008-09-09 | 2010-05-12 | 주식회사 하이닉스반도체 | 펌핑전압 발생 장치 |
US8031549B2 (en) * | 2008-09-19 | 2011-10-04 | Freescale Semiconductor, Inc. | Integrated circuit having boosted array voltage and method therefor |
WO2010047140A1 (ja) * | 2008-10-20 | 2010-04-29 | 国立大学法人東京大学 | 集積回路装置 |
US7795952B2 (en) * | 2008-12-17 | 2010-09-14 | Sandisk Corporation | Regulation of recovery rates in charge pumps |
US7973592B2 (en) * | 2009-07-21 | 2011-07-05 | Sandisk Corporation | Charge pump with current based regulation |
US8339183B2 (en) * | 2009-07-24 | 2012-12-25 | Sandisk Technologies Inc. | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories |
WO2011014158A1 (en) * | 2009-07-27 | 2011-02-03 | Hewlett-Packard Development Company, L.P. | Method and system for power-efficient and non-signal-degrading voltage regulation in memory subsystems |
US8582374B2 (en) * | 2009-12-15 | 2013-11-12 | Intel Corporation | Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system |
US20110148509A1 (en) * | 2009-12-17 | 2011-06-23 | Feng Pan | Techniques to Reduce Charge Pump Overshoot |
JP5596143B2 (ja) | 2010-06-29 | 2014-09-24 | パナソニック株式会社 | 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置 |
US8937404B1 (en) | 2010-08-23 | 2015-01-20 | Western Digital Technologies, Inc. | Data storage device comprising dual mode independent/parallel voltage regulators |
US8294509B2 (en) | 2010-12-20 | 2012-10-23 | Sandisk Technologies Inc. | Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances |
US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
US8621258B2 (en) * | 2011-07-18 | 2013-12-31 | Maishi Electronic (Shanghai) Ltd. | Device for operating two memory cards in two sockets with different pin arrangements |
US20130042063A1 (en) * | 2011-08-08 | 2013-02-14 | Chi Mei Communication Systems, Inc. | System and method for controlling dual memory cards |
US8699247B2 (en) | 2011-09-09 | 2014-04-15 | Sandisk Technologies Inc. | Charge pump system dynamically reconfigurable for read and program |
US8400212B1 (en) | 2011-09-22 | 2013-03-19 | Sandisk Technologies Inc. | High voltage charge pump regulation system with fine step adjustment |
US8514628B2 (en) | 2011-09-22 | 2013-08-20 | Sandisk Technologies Inc. | Dynamic switching approach to reduce area and power consumption of high voltage charge pumps |
US8710909B2 (en) | 2012-09-14 | 2014-04-29 | Sandisk Technologies Inc. | Circuits for prevention of reverse leakage in Vth-cancellation charge pumps |
US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
US9671855B2 (en) * | 2014-06-30 | 2017-06-06 | Micron Technology, Inc. | Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation |
US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
KR102430865B1 (ko) | 2015-10-02 | 2022-08-10 | 삼성전자주식회사 | 멀티 메모리 다이 구조에서 외부 파워에 대한 피크 전류 감소 기능을 갖는 반도체 메모리 장치 |
KR20170062635A (ko) * | 2015-11-27 | 2017-06-08 | 삼성전자주식회사 | 멀티 메모리 다이 구조에서 피크 전류 감소 기능을 갖는 반도체 메모리 장치 |
US10331575B2 (en) * | 2017-04-11 | 2019-06-25 | Integrated Silicon Solution, Inc. | Secured chip enable with chip disable |
JP6482690B1 (ja) * | 2018-01-11 | 2019-03-13 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US10852807B2 (en) * | 2018-02-01 | 2020-12-01 | Microsoft Technology Licensing, Llc | Hybrid powering off of storage component memory cells |
JP6535784B1 (ja) * | 2018-04-25 | 2019-06-26 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US10775424B2 (en) * | 2018-08-31 | 2020-09-15 | Micron Technology, Inc. | Capacitive voltage divider for monitoring multiple memory components |
US10796773B1 (en) * | 2019-05-14 | 2020-10-06 | Micron Technolgy, Inc. | Memory devices including voltage generation systems |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4578772A (en) | 1981-09-18 | 1986-03-25 | Fujitsu Limited | Voltage dividing circuit |
US4433282A (en) | 1981-12-08 | 1984-02-21 | Intersil | Monolithic voltage divider |
US4970692A (en) | 1987-09-01 | 1990-11-13 | Waferscale Integration, Inc. | Circuit for controlling a flash EEPROM having three distinct modes of operation by allowing multiple functionality of a single pin |
EP0392895B1 (en) | 1989-04-13 | 1995-12-13 | Sundisk Corporation | Flash EEprom system |
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
US5306961A (en) * | 1989-05-15 | 1994-04-26 | Dallas Semiconductor Corporation | Low-power integrated circuit with selectable battery modes |
US5519654A (en) | 1990-09-17 | 1996-05-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device with external capacitor to charge pump in an EEPROM circuit |
KR920006991A (ko) | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
US5196739A (en) | 1991-04-03 | 1993-03-23 | National Semiconductor Corporation | High voltage charge pump |
US5430859A (en) | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
JPH05217387A (ja) | 1992-02-05 | 1993-08-27 | Mitsubishi Electric Corp | 半導体メモリ装置 |
US5267218A (en) | 1992-03-31 | 1993-11-30 | Intel Corporation | Nonvolatile memory card with a single power supply input |
JP2831914B2 (ja) | 1992-09-30 | 1998-12-02 | 株式会社東芝 | 半導体集積回路装置 |
US5291446A (en) | 1992-10-22 | 1994-03-01 | Advanced Micro Devices, Inc. | VPP power supply having a regulator circuit for controlling a regulated positive potential |
JP2856621B2 (ja) | 1993-02-24 | 1999-02-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置 |
US5524231A (en) | 1993-06-30 | 1996-06-04 | Intel Corporation | Nonvolatile memory card with an address table and an address translation logic for mapping out defective blocks within the memory card |
JPH0729386A (ja) | 1993-07-13 | 1995-01-31 | Hitachi Ltd | フラッシュメモリ及びマイクロコンピュータ |
US5430402A (en) | 1993-09-10 | 1995-07-04 | Intel Corporation | Method and apparatus for providing selectable sources of voltage |
US5442586A (en) | 1993-09-10 | 1995-08-15 | Intel Corporation | Method and apparatus for controlling the output current provided by a charge pump circuit |
US5394027A (en) | 1993-11-01 | 1995-02-28 | Motorola, Inc. | High voltage charge pump and related circuitry |
US5511026A (en) | 1993-12-01 | 1996-04-23 | Advanced Micro Devices, Inc. | Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories |
US5553261A (en) | 1994-04-01 | 1996-09-03 | Intel Corporation | Method of performing clean-up of a solid state disk while executing a read command |
US5440520A (en) | 1994-09-16 | 1995-08-08 | Intel Corporation | Integrated circuit device that selects its own supply voltage by controlling a power supply |
US5508971A (en) | 1994-10-17 | 1996-04-16 | Sandisk Corporation | Programmable power generation circuit for flash EEPROM memory systems |
US5671179A (en) | 1994-10-19 | 1997-09-23 | Intel Corporation | Low power pulse generator for smart voltage flash eeprom |
JPH08203288A (ja) | 1995-01-23 | 1996-08-09 | Nec Ic Microcomput Syst Ltd | オンボード書込制御装置 |
US5596532A (en) | 1995-10-18 | 1997-01-21 | Sandisk Corporation | Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range |
EP0861468B1 (en) | 1995-11-13 | 2003-04-02 | Lexar Media, Inc. | Automatic voltage detection in multiple voltage applications |
US6282130B1 (en) | 2000-06-09 | 2001-08-28 | Sandisk Corporation | EEPROM memory chip with multiple use pinouts |
US6434044B1 (en) | 2001-02-16 | 2002-08-13 | Sandisk Corporation | Method and system for generation and distribution of supply voltages in memory systems |
-
2001
- 2001-02-16 US US09/785,915 patent/US6577535B2/en not_active Expired - Lifetime
-
2002
- 2002-02-08 DE DE10296331T patent/DE10296331B4/de not_active Expired - Fee Related
- 2002-02-08 GB GB0318968A patent/GB2388692B/en not_active Expired - Fee Related
- 2002-02-08 WO PCT/US2002/003618 patent/WO2002067269A2/en active Application Filing
- 2002-02-08 JP JP2002566502A patent/JP3755764B2/ja not_active Expired - Fee Related
- 2002-02-18 TW TW091102676A patent/TW550571B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009003991A (ja) * | 2007-06-19 | 2009-01-08 | Toshiba Corp | 半導体装置及び半導体メモリテスト装置 |
US8179730B2 (en) | 2007-06-19 | 2012-05-15 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor memory tester |
Also Published As
Publication number | Publication date |
---|---|
US6577535B2 (en) | 2003-06-10 |
DE10296331T1 (de) | 2003-12-24 |
JP2004526239A (ja) | 2004-08-26 |
WO2002067269B1 (en) | 2003-08-07 |
TW550571B (en) | 2003-09-01 |
GB0318968D0 (en) | 2003-09-17 |
GB2388692B (en) | 2005-02-23 |
WO2002067269A2 (en) | 2002-08-29 |
GB2388692A (en) | 2003-11-19 |
US20020141238A1 (en) | 2002-10-03 |
WO2002067269A3 (en) | 2003-02-27 |
DE10296331B4 (de) | 2008-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3755764B2 (ja) | マルチチップメモリシステム内での分散された電力発生のための方法およびシステム | |
JP4030876B2 (ja) | メモリシステムにおける供給電圧の発生および分配の方法およびシステム | |
US7372320B2 (en) | Voltage regulation with active supplemental current for output stabilization | |
KR101365827B1 (ko) | 비휘발성 메모리의 데이지 체인 배열 | |
CA2740511A1 (en) | A composite memory having a bridging device for connecting discrete memory devices to a system | |
EP2801096A1 (en) | Device selection schemes in multi chip package nand flash memory system | |
JPH08167703A (ja) | 半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ | |
JP2005196739A (ja) | デュアルチップパッケージ | |
US20220269432A1 (en) | Apparatus with combinational access mechanism and methods for operating the same | |
US20240152470A1 (en) | Dram interface mode with interruptible internal transfer operation | |
CN113921061A (zh) | 存储器控制器、存储设备和存储器系统 | |
CN110444237B (zh) | 半导体器件 | |
KR100784869B1 (ko) | 대기 전류를 줄일 수 있는 메모리 시스템 | |
Ishii et al. | A 126.6-mm/sup 2/AND-type 512-Mb flash memory with 1.8-V power supply | |
US7149127B2 (en) | Flash memory card | |
JP2001035146A (ja) | 半導体記憶装置 | |
JP2003331585A (ja) | 不揮発性半導体記憶装置 | |
US8966162B2 (en) | Flash memory controller and method for generating a driving current for flash memories | |
US20230317179A1 (en) | Semiconductor memory device and memory system | |
JP2003282813A (ja) | 半導体装置、メモリコア部チップ、メモリ周辺回路部チップおよび半導体メモリ装置 | |
KR20110001078A (ko) | 메모리 칩 패키지 장치 및 그 동작 방법 | |
CN105989884A (zh) | 半导体存储装置及其操作方法 | |
JP2007199765A (ja) | 半導体記憶装置 | |
JP2006294244A (ja) | 半導体装置、メモリコア部チップ、メモリ周辺回路部チップおよび半導体メモリ装置 | |
JPS59163620A (ja) | メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3755764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |