KR20110093086A - 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법 - Google Patents

셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법 Download PDF

Info

Publication number
KR20110093086A
KR20110093086A KR1020100012905A KR20100012905A KR20110093086A KR 20110093086 A KR20110093086 A KR 20110093086A KR 1020100012905 A KR1020100012905 A KR 1020100012905A KR 20100012905 A KR20100012905 A KR 20100012905A KR 20110093086 A KR20110093086 A KR 20110093086A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
operation mode
high power
time period
Prior art date
Application number
KR1020100012905A
Other languages
English (en)
Inventor
최장석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100012905A priority Critical patent/KR20110093086A/ko
Priority to US12/958,663 priority patent/US8325551B2/en
Priority to JP2011008100A priority patent/JP2011165306A/ja
Publication of KR20110093086A publication Critical patent/KR20110093086A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법이 개시된다. 복수의 메모리 뱅크들로 이루어진 메모리 셀 어레이를 구비한 반도체 메모리 장치를 동작시키기 위해 고 전원전압을 인가하는 방법은, 반도체 메모리 장치의 동작 모드에 따라 구별될 수 있다. 셀프 리프레쉬 동작과 같은 특정한 동작 모드에서 외부 고 전원전압을 받을 필요없이, 내부에서 생성된 고 전원전압을 받아 메모리 뱅크별 혹은 메모리 뱅크그룹별로 셀프 리프레쉬를 수행하는 방법에 따르면, 고 전원전압 발생기의 펌핑효율 저하의 발생 없이 동작에 필요한 고 전원전압이 안정적으로 인가된다.

Description

셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법{Semiconductor memory device using internal high power supply voltage in self refresh operation mode and high power supply method therefor}
본 발명은 반도체 메모리에 관한 것으로, 보다 상세하게는 셀프 리프레쉬 동작 모드와 같은 특정한 동작 모드에서 내부 고 전원전압을 사용할 수 있는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법에 관한 것이다.
본 분야에서 알려진 바와 같이, DRAM 등과 같은 반도체 메모리 장치는 저전력 고속동작 요구에 부응하여 날이 갈수록 보다 낮은 전압에서 동작되어지며 더블 데이터 레이트(Double Data Rate)타입의 버젼이 높아지는 추세이다.
예를 들어, LP(Low Power)DDR2 나 DDR4의 DRAM에서는 약 1.2V의 동작 전원전압(VDD)과, 약 1.8V 또는 2.5V의 고 전원전압(VPP)이 사용될 수 있다. 상기 고 전원전압(VPP)은 DRAM의 내부에서 상기 동작 전원전압(VDD)을 셀프 부스팅함에 의해 생성될 수 있다. 그렇지만, 약 1.2V의 동작 전원전압(VDD)을 이용하여 약 1.8V 또는 2.5V의 고 전원전압(VPP)을 생성하는 셀프 부스팅 작업은 전압 레귤레이터에 부담을 주기 때문에, LP(Low Power)DDR2 나 DDR4의 DRAM에서는 약 1.8V 또는 2.5V의 고 전원전압(VPP)이 외부에서 인가될 수도 있다.
그러한 경우에, DRAM을 채용한 데이터 처리 장치는 외부 고 전원전압(EVPP)을 생성하여 상기 DRAM 뿐만 아니라 다른 필요한 소자로 공통으로 인가한다. 상기 데이터 처리 장치가 데이터 처리 동작을 하지 않는 스탠바이 동작이 일정타임 계속되면 상기 데이터 처리 시스템은 슬리프(sleep) 동작 모드로 진입될 수 있다. 슬리프 동작 모드에서는 상기 DRAM은 셀프 리프레쉬 동작을 수행하기 때문에 상기 외부 고 전원전압(EVPP)가 필요하다. 그러나, 슬리프 동작 모드에서는 최소한의 전력 소모를 위해 상기 데이터 처리 시스템이 대개 고 전원전압 발생기를 파워 오프 하기 때문에 상기 외부 고 전원전압(EVPP)은 상기 DRAM에 인가되기 어려운 경우가 있다.
따라서, 그러한 경우에 셀프 리프레쉬가 원활히 수행되도록 하기 위한 고 전원전압 인가 테크닉이 요망된다.
본 발명이 해결하고자 하는 기술적 과제는, 셀프 리프레쉬 동작 모드 등과 같은 특정한 동작 모드에서 외부 고 전압이 인가되지 않는 경우에도 내부 고 전원전압을 이용하여 원하는 동작을 원활히 수행할 수 있는 반도체 메모리 장치를 제공함에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 셀프 리프레쉬 동작 모드와 같은 특정한 동작 모드에서 외부 고 전원전압이 인가되지 않을 경우에도 셀프 리프레쉬 동작을 원활히 수행할 수 있는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 디램을 채용한 데이터 처리 장치에서 외부 고 전원전압을 공급하지 않는 경우에도 디램의 셀프 리프레쉬 동작 에 필요한 고 전원전압을 펌핑 효율의 저하 없이 원활히 공급할 수 있는 고 전원전압 인가방법을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 디램을 채용한 데이터 처리 장치의 슬리프 모드 퍼포먼스를 개선함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 일 양상에 따라, 복수의 메모리 뱅크들로 이루어진 메모리 셀 어레이를 구비한 반도체 메모리 장치를 동작시키기 위해 고 전원전압을 인가하는 방법은, 제1 동작 모드에서는 제1 전원전압을 상기 메모리 셀 어레이에 제1 타임구간 동안 상기 고 전원전압으로서 인가하고; 제2 동작 모드에서는 상기 제1 전원전압과는 다른 제2 전원전압을 제1 타임구간보다 짧은 제2 타임구간 동안에 상기 복수의 메모리 뱅크들 중 적어도 하나의 메모리 뱅크에 인가하는 것을 포함한다.
본 발명의 실시 예에서, 상기 제1 동작 모드가 노말 동작 모드일 경우에 상기 제2 동작 모드는 셀프 리프레쉬 동작 모드일 수 있다. 또한, 상기 제1 동작 모드가 오토 리프레쉬 동작 모드일 경우에 상기 제2 동작 모드는 셀프 리프레쉬 동작 모드일 수 있다.
본 발명의 실시 예에서, 상기 제1 전원전압이 외부 고 전원전압인 경우에 상기 제2 전원전압은 내부 고 전원전압이거나 내부 전원전압을 펌핑함에 의해 생성한 내부 고 전원전압일 수 있다.
본 발명의 실시 예에서, 상기 제2 타임구간은 상기 제1 타임구간을 메모리 뱅크들의 수로 나눈 타임구간에 대응될 수 있다.
본 발명의 실시 예의 다른 양상에 따른 반도체 메모리 장치는, 복수의 메모리 뱅크들 혹은 뱅크 그룹들로 이루어진 메모리 셀 어레이와;
동작 모드 검출신호에 응답하여 서로 다른 종류의 제1,2 전원전압을 선택적으로 스위칭하는 스위칭부와;
수행되는 리프레쉬 동작에 따라 구별되는 제1 또는 제2 동작 모드를 검출하여 상기 동작 모드 검출신호를 생성하며, 상기 제1 동작 모드에서는 제1 전원전압이 상기 메모리 셀 어레이에 제1 타임구간 동안 인가되도록 하고, 상기 제2 동작 모드에서는 상기 제2 전원전압이 상기 제1 타임구간보다 짧은 제2 타임구간 동안에 상기 복수의 메모리 뱅크들 혹은 뱅크 그룹들 중 적어도 하나의 메모리 뱅크 혹은 뱅크 그룹에 인가되도록 하는 모드 검출 및 리프레쉬 제어부를 구비한다.
본 발명의 실시 예에서, 상기 제1 동작 모드가 노말 동작 모드일 경우에 상기 제2 동작 모드는 셀프 리프레쉬 동작 모드일 수 있으며, 상기 제1 전원전압이 외부 고 전원전압인 경우에 상기 제2 전원전압은 내부 고 전원전압일 수 있다. 또한, 상기 제2 타임구간은 상기 제1 타임구간을 메모리 뱅크들의 수로 나눈 타임구간에 대응될 수 있다.
본 발명의 실시 예에서, 상기 모드 검출 및 리프레쉬 제어부는:
인가되는 코멘드 신호들을 버퍼링하는 코멘드 버퍼와;
상기 코멘드 버퍼의 출력과 인가되는 뱅크 어드레스 및 뱅크 제어신호를 수신하고 디코딩하여 상기 동작 모드 검출신호, 제1,2 제어신호를 출력하는 코멘드 디코더와;
상기 제1 제어신호에 응답하여 리프레쉬 동작타임 펄스를 구별적으로 생성하는 리프레쉬 타이머와;
상기 동작 모드 검출신호에 응답하여 상기 제2 제어신호를 스위칭하고 멀티플렉싱 선택신호로서 출력하는 스위치와;
상기 멀티 플렉싱 선택신호에 응답하여 상기 리프레쉬 동작 타임 펄스를 뱅크별 또는 뱅크 그룹별로 인가하는 멀티플렉서와;
상기 뱅크별 또는 뱅크 그룹별에 각기 대응하여, 카운팅된 리프레쉬 어드레스를 출력하는 리프레쉬 어드레스 카운터를 포함할 수 있다.
본 발명의 실시 예에서, 상기 동작 모드 검출신호는 셀프 리프레쉬 동작이 수행되는 경우에 활성화될 수 있으며,
상기 셀프 리프레쉬 동작에서 상기 리프레쉬 타이머의 전체 리프레쉬 타임 구간은 상기 제2 타임 구간에 뱅크 또는 뱅크 그룹의 개수를 곱한 시간에 설정된 마진을 합한 값으로 나타날 수 있다.
본 발명의 실시 예의 또 다른 양상에 따라,
복수의 메모리 뱅크그룹들로 이루어진 메모리 셀 어레이를 구비한 반도체 메모리 장치를 포함한 데이터 처리 장치를 동작시키기 위해 고 전원전압을 인가하는 방법은,
노말 동작 모드에서는 제1 전원전압을 상기 메모리 셀 어레이에 상기 고 전원전압으로서 인가하고;
셀프 리프레쉬 동작 모드에서는 상기 제1 전원전압과는 다른 제2 전원전압을 상기 복수의 메모리 뱅크그룹들 중 적어도 하나의 메모리 뱅크그룹에 셀프 리프레쉬 구간을 메모리 뱅크그룹의 수로 나눈 구간 동안 인가하는 것을 포함한다.
본 발명의 실시 예에 있어서, 상기 노말 동작 모드는 액티브 동작모드와 오토 리프레쉬 동작 모드를 포함할 수 있으며, 상기 외부 고 전원전압과 상기 내부 고 전원전압은 DDR4 또는 LPDDR2에 사용되는 고 전원전압일 수 있다.
본 발명의 실시 예에 있어서, 상기 데이터 처리 장치는 파워 슬리프 모드를 가지는 장치일 수 있다.
본 발명의 실시 예에 따르면, 셀프 리프레쉬 등과 같은 특정한 동작 모드에서 외부 고 전원전압이 인가되지 않는 경우에도 내부 고 전원전압을 이용하여 원하는 동작을 원활히 수행할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치의 블록도
도 2는 도 1중 모드 검출 및 리프레쉬 제어부의 구현 예를 보여주는 상세 블록도
도 3은 도 2에 따른 동작 타이밍도
도 4는 도 1을 채용한 데이터 처리 장치의 예시적 블록도
위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예를 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.
또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 회로 블록들이 더 구비될 수 있다.
여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있음을 유의하라.
먼저, 도 1은 도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치의 블록도이다.
도면을 참조하면, 반도체 메모리 장치는,
외부 고 전원전압 입력부(10), 내부 고 전원전압 발생부(20), 내부 동작 전원전압 발생부(30), 스위칭부(40), 메모리 셀 어레이(60), 및 모드 검출 및 리프레쉬 제어부(50)를 포함한다.
상기 메모리 셀 어레이(60)는 복수의 메모리 뱅크들로 이루어질 수 있으며, 하나의 메모리 뱅크는 하나의 억세스 트랜지스터와 하나의 스토리지 커패시터로 이루어진 메모리 셀을 복수로 구비할 수 있다. 또한, 메모리 뱅크 그룹은 복수의 메모리 뱅크들로 구성될 수 있다. 상기 메모리 셀 어레이(60)에는 라인(L30)을 통해 리프레쉬 동작을 위해 필요한 고 전원전압(Vout)이 인가되고, 라인(L20)을 통해 리프레쉬 어드레스가 인가된다.
상기 스위칭부(40)는 라인(L10)을 통해 인가되는 동작 모드 검출신호(PSELF)에 응답하여 서로 다른 종류의 제1,2 전원전압(EVPP,IVPP)을 선택적으로 스위칭한다.
상기 외부 고 전원전압 입력부(10)는 상기 제1 전원전압(EVPP)을 외부로부터 수신하고 출력 경로(P1)상에 제공한다. 상기 내부 고 전원전압 발생부(20)는 내부 동작 전원전압(VDD)을 셀프 부스팅하여 상기 제2 전원전압(IVPP)를 생성하고 출력 경로(P2)상에 제공한다. 상기 내부 동작 전원전압 발생부(30)는 입력 동작 전원전압을 기준 전원전압과 비교하여 안정한 내부 동작 전원전압(VDD)을 생성한다.
상기 모드 검출 및 리프레쉬 제어부(50)는 수행되는 리프레쉬 동작에 따라 구별되는 제1 또는 제2 동작 모드를 검출하여 상기 동작 모드 검출신호(PSELF)를 생성한다. 또한, 상기 모드 검출 및 리프레쉬 제어부(50)는 상기 제1 동작 모드에서는 상기 제1 전원전압(EVPP)이 제1 타임구간 동안에 상기 메모리 셀 어레이(60)에 인가되도록 하고, 상기 제2 동작 모드에서는 상기 제2 전원전압(IVPP)이 상기 제1 타임구간보다 짧은 제2 타임구간 동안에 상기 복수의 메모리 뱅크들 중 적어도 하나의 메모리 뱅크에 인가되도록 한다.
상기 모드 검출 및 리프레쉬 제어부(50)에는 코멘드 신호들(C1), 뱅크 제어신호(BC), 및 뱅크 어드레스(BADD)가 인가된다.
상기 제1 동작 모드가 노말 동작 모드일 경우에 상기 제2 동작 모드는 셀프 리프레쉬 동작 모드일 수 있으며, 상기 제2 타임구간은 상기 제1 타임구간을 메모리 뱅크들의 수로 나눈 타임구간에 대응될 수 있다.
상기 노말 동작 모드에서는 액티브 동작과 오토 리프레쉬 동작이 통상적으로 행해진다.
반도체 메모리 장치가 셀프 리프레쉬 동작 모드로 진입되는 경우에 상기 모드 검출 및 리프레쉬 제어부(50)는 상기 동작 모드 검출신호(PSELF)를 활성화한다. 이에 따라, 상기 스위칭부(40)의 스위치(SW)는 선택단(S2)에 스위칭되고, 전원 공급라인(L30)에는 상기 제2 전원전압(IVPP)이 공급전압(Vout)으로서 상기 메모리 셀 어레이(60)에 인가된다.
이 경우에, 상기 제2 전원전압(IVPP)은 리프레쉬 부하 로딩의 분산을 위해 상기 메모리 셀 어레이(60)의 모든 뱅크에 동시에 인가되는 것이 아니라, 메모리 뱅크별 또는 메모리 뱅크 그룹별로 인가된다. 결국, 메모리 뱅크별 또는 메모리 뱅크 그룹별로 내부 고 전원전압을 인가하게 되면 내부 고 전원전압 발생부(20)의 차아지 펌핑 효율이 저하되지 않으므로, 셀프 리프레시 동작이 에러 없이 원활히 달성된다.
도 2는 도 1중 모드 검출 및 리프레쉬 제어부의 구현 예를 보여주는 상세 블록도이다.
도 2를 참조하면, 상기 모드 검출 및 리프레쉬 제어부(50)는, 코멘드 버퍼(51), 코멘드 디코더(52), 리프레쉬 타이머(54), 스위치(53), 멀티플렉서(55), 및 리프레쉬 어드레스 카운터부(56)를 포함한다.
상기 코멘드 버퍼(51)는 인가되는 코멘드 신호들(CLK,CSB,RASB,CASB,WEB)을 버퍼링하여 출력한다. 여기서, CLK는 동기를 맞추기 위한 클럭신호를 나타내고, CSB는 칩을 선택하기 위한 칩 셀렉터신호를 나타낸다. 또한, RASB는 로우 어드레스 스트로브 신호를 가리키고, CASB는 컬럼 어드레스 스트로브 신호를 가리킨다. WEB읽기/쓰기 동작에 대한 플래그 역할을 하는 라이트 인에이블신호를 나타낸다. 통상적으로, CSB, RASB, CASB, 및 WEB가 조합되면 액티브 커맨드신호 및 오토 리프레쉬 코멘드 신호가 얻어진다. 또한, 상기 오토 리프레쉬 코멘드 신호와 클럭인에이블신호(CKE)의 조합에 의해 셀프 리프레쉬 동작 모드의 진입을 가리키는 상기 동작 모드 검출신호(PSELF)가 활성화된다.
따라서, 상기 코멘드 디코더(52)는 상기 코멘드 버퍼(51)의 출력과 인가되는 뱅크 어드레스(BADD) 및 뱅크 제어신호(BC)를 수신하고 디코딩하여 상기 동작 모드 검출신호(PSELF)와 제1,2 제어신호(TC,MC)를 출력한다.
상기 리프레쉬 타이머(54)는 상기 제1 제어신호(TC)에 응답하여 리프레쉬 동작타임 펄스를 구별적으로 생성한다. 여기서, 셀프 리프레쉬 동작 모드에서는 셀프 리프레쉬 동작타임 펄스(RT2)가 생성된다. 상기 셀프 리프레쉬 동작타임 펄스(R T2)의 하이 구간은 도 3의 파형 3C내의 구간들(T10,T11,T12,T13)중의 하나에 대응될 수 있다.
상기 스위치(53)는 상기 동작 모드 검출신호(PSELF)에 응답하여 상기 제2 제어신호(MC)를 스위칭하고 멀티플렉싱 선택신호로서 출력한다.
상기 멀티플렉서(55)는 상기 멀티 플렉싱 선택신호(MC)에 응답하여 상기 리프레쉬 동작 타임 펄스(RT2)를 뱅크별 또는 뱅크 그룹별로 인가한다.
메모리 셀 어레이(60)가 4개의 메모리 뱅크들(61,62,63,64)로 구성된 경우에 4개의 리프레쉬 어드레스 카운터들(56a,56b,56c,56d)로 구성된 상기 리프레쉬 어드레스 카운터부(56)는, 상기 뱅크별 또는 뱅크 그룹별에 각기 대응하여, 라인들(L21a,L22a,L23a,L24a)을 통해 카운팅된 리프레쉬 어드레스를 각기 출력한다.
도 3은 도 2에 따른 동작 타이밍도이다. 도 3의 파형 3A는 클럭 인에이블 신호(CKE)의 타이밍을 나타내고, 파형 3B는 통상적인 셀프 리프레쉬 동작 구간에서의 외부 고 전압 인가 타이밍을 나타낸다. 파형 3C는 본 발명의 실시 예에 따른 셀프 리프레쉬 동작 구간에서의 내부 고 전압 인가 타이밍을 나타낸다.
도 2의 라인(L34)를 통하여 인가되는 상기 멀티 플렉싱 선택신호(MC)에 의해, 멀티플렉서(55)의 제1 출력단(L21b)에는 도 3의 파형 3C의 구간(T10)에 대응되는 하이 펄스가 셀프 리프레쉬 동작의 수행을 위한 내부 고 전압(IVPP)인가 타이밍으로서 나타날 수 있다. 또한, 멀티플렉서(55)의 제2 출력단(L22b)에는 도 3의 파형 3C의 구간(T11)에 대응되는 하이 펄스가 내부 고 전압(IVPP)인가 타이밍으로서 나타날 수 있으며, 제3 출력단(L23b)에는 도 3의 파형 3C의 구간(T12)에 대응되는 하이 펄스가 내부 고 전압(IVPP)인가 타이밍으로서 나타날 수 있다. 유사하게, 멀티플렉서(55)의 제4 출력단(L24b)에는 도 3의 파형 3C의 구간(T13)에 대응되는 하이 펄스가 내부 고 전압(IVPP)인가 타이밍으로서 나타날 수 있다.
도 3의 파형 3B의 타임구간(T1)의 하이 펄스 구간을 제1 타임구간이라 할 경우에 본 발명의 실시 예의 경우에는 내부 고 전원전압(IVPP)이 상기 제1 타임구간보다 짧은 제2 타임구간(예; T10)동안에 상기 복수의 메모리 뱅크들(61,62,63,64) 중 적어도 하나의 메모리 뱅크(예;61)에 인가된다.
결국, 상기 셀프 리프레쉬 동작에서 도 2의 상기 리프레쉬 타이머(54)의 전체 리프레쉬 타임 구간은 상기 제2 타임 구간(예; T10)에 뱅크 또는 뱅크 그룹의 개수를 곱한 시간에 설정된 마진을 합한 값으로 나타날 수 있다. 예를 들어 상기 전체 리프레쉬 타임 구간을 tREFI 라고 하고, 상기 제2 타임 구간을 tREFU 라고 하며, 설정된 마진을 REFMAR 이라 할 경우에, tREFI = tREFU x 뱅크(또는 뱅크그룹)의 개수(예; 4개) + REFMAR 이 된다.
도 4는 도 1을 채용한 데이터 처리 장치의 예시적 블록도 이다.
모바일 디바이스 등과 같은 데이터 처리 장치는, 장치의 동작을 위한 클럭 신호들을 생성하는 클럭 생성부(200), 상기 클럭 생성부(200)와는 버스 라인(B1)을 통해 연결되며 미리 설정된 프로그램에 따라 장치의 제반 동작을 제어하는 CPU(210), 상기 CPU(210)와는 버스 라인(B2)을 통해 연결되며 메모리 콘트롤을 위한 메모리 콘트롤 허브(MCH;220), 입출력 장치(I/O)의 콘트롤을 위한 I/O 콘트롤 허브(ICH;230), 버스 라인(B6)을 통해 상기 I/O 콘트롤 허브(ICH;230)에 연결된 LAN 카드(250), 버스 라인(B3,B4)을 통해 각기 연결된 제1 DRAM(100) 및 제2 DRAM(110), 버스 라인(B5)를 통해 연결된 플래시 메모리(240)를 포함한다.
도 4와 같은 데이터 처리 장치가 슬리프 모드로 진입한 경우에, 제1 DRAM(100)이나 제2 DRAM(110)에는 파워 세이빙을 위한 동작으로 인해 외부 고 전원전압(EVPP)이 인가되기 어려울 수 있다.
그러한 경우에 제1 DRAM(100)이나 제2 DRAM(110)에 채용된 도 1의 스위칭부(40)는 스위치(SW)가 선택단(S2)에 스위칭되도록 하여 셀프 리프레쉬 동작이 내부 고 전원전압(IVPP)에 의해 원활히 수행될 수 있도록 한다. 제1 DRAM(100)이나 제2 DRAM(110)이 셀프 리프레쉬 동작 모드로 진입되는 경우에 도 1의 상기 모드 검출 및 리프레쉬 제어부(50)는 상기 동작 모드 검출신호(PSELF)를 활성화한다.
상기 동작 모드 검출신호(PSELF)가 활성화되면, 상기 스위칭부(40)의 스위칭동작에 의해 상기 내부 고 전원전압(IVPP)이 공급전압(Vout)으로서 상기 메모리 셀 어레이(60)에 인가된다. 이 경우에, 도 2의 멀티플렉서(55)에는 도 3의 파형 3C와 같은 하이 펄스가 내부 고 전압(IVPP)인가 타이밍으로서 생성된다.
결국, 상기 내부 고 전원전압(IVPP)은 리프레쉬 부하 로딩의 분산을 위해 상기 메모리 셀 어레이(60)의 모든 뱅크에 동시에 인가되는 것이 아니라, 메모리 뱅크별 또는 메모리 뱅크 그룹별로 인가되는 것이다. 이와 같이, 메모리 뱅크별 또는 메모리 뱅크 그룹별로 내부 고 전원전압(IVPP)을 인가하게 되면 내부 고 전원전압 발생부(20)의 차아지 펌핑 효율 저하가 방지된다. 그러므로, 셀프 리프레시 동작이 에러 없이 원활히 달성된다.
한편, 셀프 리프레쉬 동작 모드의 탈출(Exit)은 셀프 리프레쉬 탈출 코멘드가 인가될 시에 곧 바로 수행되지 않고, 일정한 타임이 지난 후에 수행된다. 이러한 이유는 셀프 리프레쉬 중인 동일 로우(Row)에 대한 셀프 리프레쉬 동작이 모든 뱅크 또는 뱅크 그룹에서 마무리되도록 하기 위해서이다. 결국, 파형 3A와 같은 클럭 인에이블 신호(CKE)가 로우에서 하이로 천이된 후 일정한 타임 동안에 진행 중이던 동일 로우의 모든 뱅크/뱅크 그룹에 대한 셀프 리프레쉬 동작이 완료된다. 여기서, 진행 중인 동일 로우의 셀프 리프레쉬 동작 완료를 위해 마련된 상기 일정한 타임은 10ns 이하로 설정될 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따르면, 셀프 리프레쉬 등과 같은 특정한 동작 모드에서 외부 고 전원전압이 인가되지 않는 경우에도 내부 고 전원전압을 이용하여 원하는 동작을 원활히 수행할 수 있다.
본 발명의 실시 예에서는 셀프 리프레쉬 동작 모드에서 고 전원전압을 뱅크 별 혹은 뱅크 그룹별로 인가하는 것에 관하여 주로 설명되었으나, 이에 한정됨이 없이 다른 특정한 동작 모드나 특정한 동작 전압의 인가가 필요한 경우에도 본 발명의 실시 예가 확장적으로 적용될 수 있음은 물론이다.
상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 본 발명의 기술적 사상을 벗어남이 없이, 모드 검출 및 리프레쉬 제어부의 세부적 회로구성 또는 이와 연결되는 회로 블록들의 배치순서 및 세부 구성을 다양하게 변형 또는 변경할 수 있음은 물론이다.
*도면의 주요 부분에 대한 부호의 설명*
40 : 스위치 60 : 메모리 셀 어레이
50 : 모드 검출 및 리프레쉬 제어부 52 : 코멘드 디코더

Claims (10)

  1. 복수의 메모리 뱅크들로 이루어진 메모리 셀 어레이를 구비한 반도체 메모리 장치를 동작시키기 위해 고 전원전압을 인가하는 방법에 있어서:
    제1 동작 모드에서는 제1 전원전압을 상기 메모리 셀 어레이에 제1 타임구간 동안 상기 고 전원전압으로서 인가하고;
    제2 동작 모드에서는 상기 제1 전원전압과는 다른 제2 전원전압을 상기 제1 타임구간보다 짧은 제2 타임구간 동안에 상기 복수의 메모리 뱅크들 중 적어도 하나의 메모리 뱅크에 인가함을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 제1 동작 모드가 노말 동작 모드일 경우에 상기 제2 동작 모드는 셀프 리프레쉬 동작 모드임을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 제1 동작 모드가 오토 리프레쉬 동작 모드일 경우에 상기 제2 동작 모드는 셀프 리프레쉬 동작 모드임을 특징으로 하는 방법.
  4. 제2항에 있어서, 상기 제1 전원전압이 외부 고 전원전압인 경우에 상기 제2 전원전압은 내부 고 전원전압임을 특징으로 하는 방법.
  5. 제2항에 있어서, 상기 제1 전원전압이 외부에서 인가되는 고 전원전압인 경우에 상기 제2 전원전압은 내부 전원전압을 펌핑함에 의해 생성한 내부 고 전원전압임을 특징으로 하는 방법.
  6. 제2항에 있어서, 상기 제2 타임구간은 상기 제1 타임구간을 메모리 뱅크들의 수로 나눈 타임구간에 대응됨을 특징으로 하는 방법.
  7. 복수의 메모리 뱅크들 혹은 뱅크 그룹들로 이루어진 메모리 셀 어레이와;
    동작 모드 검출신호에 응답하여 서로 다른 종류의 제1,2 전원전압을 선택적으로 스위칭하는 스위칭부와;
    수행되는 리프레쉬 동작에 따라 구별되는 제1 또는 제2 동작 모드를 검출하여 상기 동작 모드 검출신호를 생성하며, 상기 제1 동작 모드에서는 제1 전원전압이 제1 타임구간 동안에 상기 메모리 셀 어레이에 인가되도록 하고, 상기 제2 동작 모드에서는 상기 제2 전원전압이 상기 제1 타임구간보다 짧은 제2 타임구간 동안에 상기 복수의 메모리 뱅크들 혹은 뱅크 그룹들 중 적어도 하나의 메모리 뱅크 혹은 뱅크 그룹에 인가되도록 하는 모드 검출 및 리프레쉬 제어부를 구비함을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 제1 동작 모드가 노말 동작 모드일 경우에 상기 제2 동작 모드는 셀프 리프레쉬 동작 모드임을 특징으로 하는 반도체 메모리 장치.
  9. 제7항에 있어서, 상기 제1 전원전압이 외부 고 전원전압인 경우에 상기 제2 전원전압은 내부 고 전원전압임을 특징으로 하는 반도체 메모리 장치.
  10. 제7항에 있어서, 상기 제2 타임구간은 상기 제1 타임구간을 메모리 뱅크들의 수로 나눈 타임구간에 대응됨을 특징으로 하는 반도체 메모리 장치.
KR1020100012905A 2010-02-11 2010-02-11 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법 KR20110093086A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100012905A KR20110093086A (ko) 2010-02-11 2010-02-11 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법
US12/958,663 US8325551B2 (en) 2010-02-11 2010-12-02 Semiconductor memory device using internal high power supply voltage in self-refresh operation mode and related method of operation
JP2011008100A JP2011165306A (ja) 2010-02-11 2011-01-18 セルフリフレッシュ動作モードで内部の高電源電圧を使用する半導体メモリ装置及びその高電源電圧印加方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100012905A KR20110093086A (ko) 2010-02-11 2010-02-11 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법

Publications (1)

Publication Number Publication Date
KR20110093086A true KR20110093086A (ko) 2011-08-18

Family

ID=44353614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100012905A KR20110093086A (ko) 2010-02-11 2010-02-11 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법

Country Status (3)

Country Link
US (1) US8325551B2 (ko)
JP (1) JP2011165306A (ko)
KR (1) KR20110093086A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012204608A1 (de) 2011-12-09 2013-06-13 Hyundai Motor Company Technik zur lokalisierung einer schallquelle
US10990301B2 (en) 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130042079A (ko) * 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어회로 및 방법
TWI498889B (zh) * 2012-03-26 2015-09-01 Etron Technology Inc 記憶體及更新記憶體的方法
US9298602B2 (en) 2013-11-27 2016-03-29 Lenovo (Singapore) Pte. Ltd. Nonvolatile random access memory use
KR102171261B1 (ko) 2013-12-27 2020-10-28 삼성전자 주식회사 다수의 전압 발생부들을 갖는 메모리 장치
US9361968B2 (en) * 2014-01-15 2016-06-07 Lenovo (Singapore) Pte. Ltd. Non-volatile random access memory power management using self-refresh commands
CN103904885B (zh) * 2014-04-23 2017-01-25 中国科学院微电子研究所 泵电容复用电路、电荷泵、闪速存储器和泵电容复用方法
KR102246342B1 (ko) 2014-06-26 2021-05-03 삼성전자주식회사 멀티 스택 칩 패키지를 갖는 데이터 저장 장치 및 그것의 동작 방법
KR102222445B1 (ko) * 2015-01-26 2021-03-04 삼성전자주식회사 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
KR20180047778A (ko) 2016-11-01 2018-05-10 삼성전자주식회사 단계별 저전력 상태들을 갖는 메모리 장치
US10153032B1 (en) * 2017-06-12 2018-12-11 Nanya Technology Corporation Pump system of a DRAM and method for operating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05298882A (ja) * 1992-04-21 1993-11-12 Pfu Ltd ダイナミックｒａｍのリフレッシュ制御方式
JPH07287980A (ja) * 1994-04-20 1995-10-31 Mitsubishi Electric Corp 半導体記憶装置の電源電圧発生回路
JPH11203861A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体集積回路
JP2002008370A (ja) * 2000-06-21 2002-01-11 Mitsubishi Electric Corp 半導体記憶装置
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
KR100771810B1 (ko) 2001-09-24 2007-10-30 주식회사 하이닉스반도체 고전압 공급장치 및 이를 이용한 고전압 공급방법
KR100456595B1 (ko) * 2002-04-25 2004-11-09 삼성전자주식회사 이중 전압 포트를 갖는 메모리 장치 및 이를 포함하는메모리 시스템
US7164615B2 (en) * 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
KR20060091726A (ko) 2005-02-16 2006-08-21 삼성전자주식회사 안전한 셀프 리프레쉬 수행하는 반도체 메모리 장치 및 그의 리프레쉬 방법
US7313047B2 (en) * 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
JP2009009680A (ja) * 2007-05-25 2009-01-15 Nec Electronics Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012204608A1 (de) 2011-12-09 2013-06-13 Hyundai Motor Company Technik zur lokalisierung einer schallquelle
US10990301B2 (en) 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same
US11449246B2 (en) 2017-02-28 2022-09-20 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same

Also Published As

Publication number Publication date
US20110194358A1 (en) 2011-08-11
US8325551B2 (en) 2012-12-04
JP2011165306A (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
KR20110093086A (ko) 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법
US8233347B2 (en) Semiconductor memory, semiconductor device, and system
KR100608370B1 (ko) 메모리 장치의 리프레쉬 수행 방법
US6883061B2 (en) Electronic system and refresh method
US8315121B2 (en) Internal power generating apparatus, multichannel memory including the same, and processing system employing the multichannel memory
US9576639B2 (en) Method for controlling a semiconductor device having CAL latency function
US8300480B2 (en) Semiconductor device having sense amplifiers supplied with an over-drive voltage in a normal mode and supplied with a step-down voltage in a refresh mode
JP4132795B2 (ja) 半導体集積回路
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US20070086249A1 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
KR101218606B1 (ko) 반도체 메모리 장치
US7869299B2 (en) Internal-voltage generating circuit and semiconductor device including the same
US20070070765A1 (en) Semiconductor memory device with advanced refresh control
US20080205173A1 (en) Method and System for Testing an Integrated Circuit
JP2012033250A (ja) 半導体装置およびその動作方法
KR100718046B1 (ko) 반도체 메모리 장치
KR101026379B1 (ko) 고전압 펌핑장치
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR101185553B1 (ko) 내부전압 제어회로
KR20120020231A (ko) 반도체 메모리 장치
KR20070034784A (ko) 셀 데이터 레벨 전원 드라이버
JP2004295970A (ja) 半導体装置
JPH10208467A (ja) 半導体装置
KR20040102275A (ko) 셀프 리프레시 동작시 전류 소모를 감소하기 위한 반도체메모리 장치
JP2010136573A (ja) 昇圧電圧発生回路、負電圧発生回路および降圧電圧発生回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid