JP6473733B2 - 半導体記憶装置およびその動作設定方法 - Google Patents

半導体記憶装置およびその動作設定方法 Download PDF

Info

Publication number
JP6473733B2
JP6473733B2 JP2016241216A JP2016241216A JP6473733B2 JP 6473733 B2 JP6473733 B2 JP 6473733B2 JP 2016241216 A JP2016241216 A JP 2016241216A JP 2016241216 A JP2016241216 A JP 2016241216A JP 6473733 B2 JP6473733 B2 JP 6473733B2
Authority
JP
Japan
Prior art keywords
data
memory device
semiconductor memory
operating condition
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016241216A
Other languages
English (en)
Other versions
JP2018097904A (ja
Inventor
村上　洋樹
洋樹 村上
真言 妹尾
真言 妹尾
Original Assignee
ウィンボンド エレクトロニクス コーポレーション
ウィンボンド エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィンボンド エレクトロニクス コーポレーション, ウィンボンド エレクトロニクス コーポレーション filed Critical ウィンボンド エレクトロニクス コーポレーション
Priority to JP2016241216A priority Critical patent/JP6473733B2/ja
Priority to TW106141150A priority patent/TWI651722B/zh
Priority to CN201711328187.8A priority patent/CN108231121B/zh
Priority to US15/840,594 priority patent/US10817189B2/en
Priority to KR1020170171626A priority patent/KR102019567B1/ko
Publication of JP2018097904A publication Critical patent/JP2018097904A/ja
Application granted granted Critical
Publication of JP6473733B2 publication Critical patent/JP6473733B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry

Description

本発明は、半導体記憶装置に関し、特に半導体記憶装置の動作条件をリアルタイムで設定可能な半導体記憶装置に関する。
ＮＡＮＤ型フラッシュメモリなどの半導体記憶装置では、動作制御の高度化に伴い、読出し、プログラムおよび消去時のオペレーションが複雑化しつつある。出荷前に、これらの最適なオペレーションを決定することは難しいため、半導体チップに、複数のオペレーションの中から最適なオペレーションを選択できるようなオプションが搭載されている。
例えば、特許文献１のメモリ装置は、ヒューズ装置とヒューズ制御回路とを含み、ヒューズ装置が、ヒューズ制御回路の動作に関連する第１のデータを格納する第１のヒューズサブアレイと、メモリ装置の動作に関連する第２のデータを格納する第２のヒューズサブアレイとを含み、ヒューズ制御回路が、第１および第２のヒューズサブアレイから第１および第２のデータをそれぞれ読み出すように構成される。
米国特許公開２０１３／０３２２１４９ Ａ１
従来の半導体記憶装置では、メモリ動作に関する全てのオペレーションを実行可能にするため、全てのオペレーションに対応するデータをヒューズアレイ等に格納し、製品出荷前の評価テストにより全てのオペレーションの中から最適なオペレーションを選択している。図１に、ＮＡＮＤ型フラッシュメモリにおける選択可能な複数のオペレーションのデータ（以下、オプションデータという）を例示する。図の例は、消去やプログラムの動作条件を決定するオプションデータが３つある場合（ａ、ｂ、ｃは、それぞれオプションデータ）を示している。消去バイアスは、選択ブロックのＰウエルに印加する消去パルスの波高値の初期値やステップ幅などを決定するためのデータを含むことができる。消去ベリファイは、ワード線に印加するベリファイ電圧やパス／フェイルの条件などを決定するためのデータを含むことができる。プログラムバイアスは、選択ワード線に印加するプログラムパルスの波高値の初期値やステップ幅などを決定するデータを含むことができる。プログラムベリファイは、ワード線に印加するベリファイ電圧やパス／フェイルの条件などを決定するためのデータを含むことができる。これらのオプションデータの中から最適なオプションデータの選択は、製品出荷前の評価テストのときに、例えば、ヒューズＲＯＭ等をプログラムすることにより行われる。製品出荷後、半導体記憶装置は、選択された最適なオプションデータに従い動作条件を決定しその動作を制御する。
しかしながら、このような従来の半導体記憶装置には、次のような課題がある。特許文献１に示すヒューズアレイは、メモリセルアレイと同様に構成されるリード／ライトが可能な記憶領域であり、ここに格納されたデータは、パワーアップシーケンスで最初に読み出される。ヒューズアレイから読み出されたオプションデータに基づき動作条件が決定されるため、ヒューズアレイのデータには、信頼性が求められる。１つの方法では、ヒューズアレイに格納されたデータは、マジョリティ方式により保証され、１ビットの読出しデータが「０」または「１」であるかを決定するために、ｎビットの読出しデータの「０」または「１」の多数決（マジョリティ）を用いる。例えば、ｎ＝１６であるとき、１６ビットの読出しデータのうち過半数を超える値がその読出しデータの値に決定される。こうしたマジョリティ方式は、データを保証できる反面、実際に占有するデータサイズが大きくなってしまうという問題がある。
ヒューズアレイの代わりに、他の記憶媒体にオプションデータを格納する方法もある。半導体記憶装置がステートマシンにより動作を制御するのではなく、オンチップのマイクロコントローラ（ＣＰＵ、ＲＯＭ、ＲＡＭを含む）により動作を制御する場合、ＲＯＭには、動作を制御するためのプログラムデータまたはコードデータに加えて、全てのオペレーションを実行可能にするためのオプションデータが記憶される。半導体記憶装置の動作の複雑化、高度化によりオプションデータのサイズが大きくなると、ＲＯＭの容量が大きくなってしまうという問題がある。他方、オプションデータのサイズを制限することは、半導体記憶装置のフレキシビリティを低下させ、最適な動作条件で動作させることができなくなる可能性がある。さらには、テスト結果に見合う動作条件で半導体記憶装置を動作させることができなければ、半導体記憶装置を不良としなければならず、歩留まりが低下してしまう。
本発明は、このような従来の課題を解決するものであり、動作条件に関するデータを記憶するためのＲＯＭのリソースをできるだけ少なくしつつ、動作のフレキシビリティを保つことができる半導体記憶装置を提供することを目的とする。
本発明に係る半導体記憶装置は、半導体記憶装置の動作条件に関するデータを記憶するメモリセルアレイと、半導体記憶装置の動作を制御するためのデータを記憶するＲＯＭと、前記ＲＯＭから読み出されたデータに基づき半導体記憶装置の動作を制御する中央処理装置と、ＲＡＭとを有し、前記中央処理装置は、要求される動作に応じて前記メモリセルアレイから前記動作条件に関するデータをＲＡＭに読出し、読み出された動作条件に関するデータを用いて半導体記憶装置の動作を制御する。
好ましくは前記動作条件に関するデータは、プログラムの動作条件に関するデータおよび消去の動作条件に関するデータの少なくとも一方を含む。好ましくは前記プログラムの動作条件に関するデータは、プログラムするときおよびプログラムベリファイするときにメモリセルアレイに印加される電圧を含む。好ましくは前記消去の動作条件に関するデータは、消去するときおよび消去ベリファイするときにメモリセルアレイに印加される電圧を含む。好ましくは前記中央処理装置は、前記動作条件に関するデータに基づきメモリセルアレイに印加する電圧を制御する。好ましくは前記メモリセルアレイは、ＮＡＮＤストリングから構成されるアレイである。好ましくは前記ＲＯＭは、前記メモリセルアレイから前記動作条件に関するデータを読み出すための読出し用データを記憶し、前記中央処理装置は、要求される動作に応じた前記読出し用データを前記ＲＯＭから読み出す。好ましくは半導体装置はさらに、外部との間でデータの送受を可能にする外部端子を含み、前記中央処理装置は、テスト動作時に、前記外部端子から供給された動作条件に関するデータを前記ＲＡＭに書込むことを可能にする。好ましくは前記動作条件に関するデータは、半導体記憶装置の最適な動作条件を決定するオプションデータである。好ましくは前記ＲＯＭは、マスクＲＯＭである。好ましくは半導体記憶装置は、ＮＡＮＤ型フラッシュメモリである。
本発明に係る動作設定方法は、半導体記憶装置の動作を制御するためのデータを記憶するＲＯＭと、前記ＲＯＭから読み出されたデータに基づき半導体記憶装置の動作を制御する中央処理装置を含む半導体記憶装置のものであって、動作条件に関するデータをメモリセルアレイに記憶するステップと、前記メモリセルアレイから前記動作条件に関するデータをＲＡＭに読み出すステップと、前記ＲＡＭに読み出された前記動作条件に関するデータに基づき前記中央処理装置を動作させるステップとを有する。
好ましくは動作設定方法はさらに、出荷前に半導体記憶装置のテストを行うステップを含み、前記記憶するステップは、前記テストの結果に基づき決定された動作条件に関するデータを前記メモリセルアレイに記憶する。好ましくは動作設定方法はさらに、外部端子に供給される動作条件に関するデータを前記ＲＡＭに書込むステップとを含み、前記テストするステップは、前記ＲＡＭに書込まれた動作条件に関するデータに基づきテストを行う。好ましくは前記記憶するステップは、前記メモリセルアレイの選択ページに動作条件に関するデータをプログラムする。好ましくは前記読み出すステップは、前記メモリセルアレイの選択ページから動作条件に関するデータを読み出す。
本発明によれば、メモリセルアレイに半導体記憶装置の動作条件に関するデータを記憶し、要求される動作に応じてメモリセルアレイから動作条件に関するデータを読み出すようにしたので、ＲＯＭに記憶する動作条件に関するデータのリソースを少なくすることができる。さらにメモリセルアレイに最適な動作条件に関するデータを記憶することで、あるいはメモリセルアレイの動作条件に関するデータを変更可能にすることで、半導体記憶装置の動作条件のフレキシビリティを保つことができる。
従来のＮＡＮＤ型フラッシュメモリに格納されるオプションデータの一例を示す図である。 本発明の実施例に係るＮＡＮＤ型フラッシュメモリの構成を示すブロック図である。 ＲＯＭに全オプションデータを記憶したときの動作を説明する図である。 出荷前に記憶されるオプションデータと、出荷後のオプションデータにより制御される動作を説明する図である。 本発明の実施例に係るオプションデータの記憶方法を説明する図であり、図５（Ａ）は、ＲＯＭに記憶されるオプションデータの例を示し、図５（Ｂ）は、オプションデータ記憶部に記憶されるオプションデータの例を示す。 本発明の実施例によるオプションデータのＲＡＭへのロードを説明する図である。 本発明の実施例によるＣＰＵによるオプションデータの読出し動作を説明するフローである。 本実施例による出荷前のオプションデータの記憶と、出荷後のオプションデータにより制御される動作を説明する図である。 本発明の実施例によるテスト動作時のオプションデータのＲＡＭへの書込み方法を説明する図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。本発明の半導体記憶装置は、特に限定されるものではないが、好ましくは、ＮＡＮＤ型フラッシュメモリまたはＮＡＮＤ型フラッシュメモリを埋め込む半導体装置である。
図２は、本発明の実施例に係るＮＡＮＤ型フラッシュメモリの構成を示す図である。フラッシュメモリ１００は、複数のメモリセルが行列状に配列されたメモリアレイ１１０と、外部端子に接続され入出力データを保持する入出力バッファ１２０と、入出力バッファ１２０からのアドレスデータを受け取るアドレスレジスタ１３０と、ＣＰＵ（中央処理装置）１４０と、ＲＡＭ１５０と、ＲＯＭ１６０と、アドレスレジスタ１３０から行アドレス情報Ａｘを受け取り、行アドレス情報Ａｘのデコード結果に基づきブロックの選択およびワード線の選択等を行うワード線選択回路１７０と、ワード線選択回路１７０によって選択されたページから読み出されたデータを保持したり、選択されたページへの書込みデータを保持するページバッファ／センス回路１８０と、アドレスレジスタ１３０から列アドレス情報Ａｙを受け取り、列アドレス情報Ａｙのデコード結果に基づきページバッファ／センス回路１８０内のデータの選択等を行う列選択回路１９０と、データの読出し、プログラムおよび消去等のために必要な種々の電圧（書込み電圧Vpgm、パス電圧Vpass、読出しパス電圧Vread、消去電圧Versなど）を生成する内部電圧発生回路２００とを含んで構成される。
メモリアレイ１１０は、列方向に配置されたｍ個のメモリブロックBLK(0)、BLK(1)、・・・、BLK(m-1)を有する。１つのメモリブロックには、複数のメモリセルを直列に接続したＮＡＮＤストリングが複数形成される。さらにメモリアレイ１１０は、メモリの動作条件に関するオプションデータを記憶するオプションデータ記憶部２１０を備えている。オプションデータ記憶部２１０は、他のブロックと同様にＮＡＮＤストリングから構成され、従って、ワード線選択回路１７０、ページバッファセンス回路１８０、列選択回路１９０等を介して、オプションデータ記憶部２１０の選択ページからデータの読出し、あるいは選択ページへのプログラム、さらには選択ブロックの消去が可能である。
ＲＯＭ１６０は、フラッシュメモリ１００の動作（読出し、プログラム、消去、テスト等）を制御するためのプログラムやデータが恒久的に記憶される。ＲＯＭ１６０は、特に限定されるものではないが、例えば、マスクＲＯＭ、ヒューズＲＯＭ、ワンタイムＰＲＯＭなどから構成される。ＲＡＭ１５０は、ＲＯＭ１６０からロードされたデータを一時的に記憶したり、あるいは後述するようにオプションデータ記憶部２１０から読み出されたデータを一時的に記憶したり、さらには外部端子または入出力バッファ１２０に供給されたデータを一時的に記憶する。ＲＡＭ１５０は、特に限定されるものではないが、例えば、読出し／書込みの速度が速いＳＲＡＭまたはＤＲＡＭ等から構成される。
ＣＰＵ１５０は、ＲＡＭ１５０やＲＯＭ１６０から読み出されたプログラムやデータに従いフラッシュメモリ１００の動作を制御する。さらにＣＰＵ１５０は、入出力バッファ１２０から入力されたコマンドや外部制御信号に応答してフラッシュメモリ１００の動作を制御する。
フラッシュメモリ１００の読出し動作では、ビット線に或る正の電圧を印加し、選択ページに或る電圧（例えば０Ｖ）を印加し、非選択ページにパス電圧Vpass（例えば４．５Ｖ）を印加し、選択ページのデータがページバッファ／センス回路１８０に読み出される。プログラム動作では、選択ページに高電圧のプログラム電圧Vpgm（１５〜２５Ｖ）を印加し、非選択ページに中間電位（例えば１０Ｖ）を印加し、ページバッファ／センス回路１８０にプログラムデータに保持し、選択ページのプログラムが行われる。プログラムベリファイでは、プログラムベリファイ電圧を選択ページに印加し、選択ページを読出すことでベリファイが行われ、好ましくは、ＩＳＰＰによりプログラムパルスが印加される。消去動作では、ブロック内の選択ワード線に０Ｖを印加し、Ｐウエルに高電圧（例えば２０Ｖ）を印加し、ブロック単位でデータを消去する。プログラムベリファイでは、プログラムベリファイ電圧を選択ページに印加し、選択ページを読出すことでベリファイが行われ、好ましくは、ＩＳＰＥにより消去パルスが印加される。
一般的な手法によれば、フラッシュメモリの動作条件に関する全てのオプションデータがＲＯＭ１６０に格納される。この場合の詳細を図３を用いて説明する。ＲＯＭ１６０には、消去の動作条件に関するデータとして、ＨＶセットアップ、消去バイアスＡ、Ｂ、Ｃ、消去ベリファイＡ、Ｂ、Ｃ、ＨＶリセットが記憶され、プログラムの動作条件に関するデータとして、ＨＶセットアップ、プログラムバイアスＡ、Ｂ、Ｃ、プログラムベリファイＡ、Ｂ、Ｃ、ＨＶリセットが記憶される。ここで、ＨＶセットアップは、内部電圧発生回路２００のチャージポンプ回路等の動作条件に関するデータであり、例えば、チャージポンプ回路の動作順序などを決定するデータが含まれる。ＨＶリセットは、チャージポンプ回路による高電圧を降下させるときの動作条件に関するデータである。
消去バイアスＡ、Ｂ、Ｃは、選択ブロックのＰウエルに印加する消去パルスの波高値やステップ幅、印加時間、その他の消去動作に関するあらゆるデータや消去の動作手順（オペレーションの順番等）に関するデータを含むことができる。例えば、消去バイアスＡは、消去パルスの初期値が１９Ｖであり、ステップ幅が１Ｖであり、消去バイアスＢは、消去パルスの初期値が２０Ｖであり、ステップ幅が０．８Ｖである。消去ベリファイＡ、Ｂ、Ｃは、消去された選択ブロックをベリファイするときにワード線に印加する電圧、印加時間、その他の消去ベリファイに関するあらゆるデータや消去ベリファイの動作手順（オペレーションの順番等）に関するデータを含むことができる。例えば、消去ベリファイＡは、ワード線に印加する電圧が０Ｖであり、消去ベリファイＢは、ワード線に印加する電圧が０．１Ｖである。
プログラムバイアスＡ、Ｂ、Ｃは、選択ページのワード線に印加するプログラムパルスの波高値やステップ幅、印加時間、その他のプログラム動作に関するあらゆるデータやプログラムの動作手順（オペレーションの順番等）に関するデータを含むことができる。例えば、プログラムバイアスＡは、プログラムパルスの初期値が１５Ｖであり、ステップ幅が１Ｖであり、プログラムバイアスＢは、プログラムパルスの初期値が１６Ｖであり、ステップ幅が０．８Ｖである。プログラムベリファイＡ、Ｂ、Ｃは、選択ページのワード線に印加する電圧、印加時間、その他のプログラムベリファイに関するあらゆるデータやプログラムベリファイの動作手順（オペレーションの順番等）に関するデータを含む。これら全てのオプションデータの中から最適なオプションデータを選択するための選択コードは、例えば、評価テストに基づき出荷前にヒューズＲＯＭなどをトリミングすることでプログラムされる。
図４は、製品出荷前に記憶されるオプションデータと、製品出荷後にオプションデータを用いた動作を説明する図である。製品出荷前、ＲＯＭ１６０には、ＨＶセットアップ／リセット、読出しに関するデータ、プログラムバイアスＡ、Ｂ、Ｃ、プログラムベリファイＡ、Ｂ、Ｃ、消去バイアスＡ、Ｂ、Ｃ、消去ベリファイＡ、Ｂ、Ｃ等が記憶された状態にある（ステップＳ１００）。ＲＯＭ１６０がマスクＲＯＭであるとき、チップの製造工程において、マスクによりウエハーにデータの焼き付けが行われる。
メモリセルや周辺回路等を構成するトランジスタや配線等には、製造工程においてバラツキや変動があるため、フラッシュメモリの最適な動作条件は、それぞれチップ毎に異なることがある。それ故、チップにとっての最適な動作条件を製造前に決定することは難しく、ＲＯＭ１６０には、多数の選択可能なオプションデータが予め記憶される。製造後の評価テストにより、フラッシュメモリ１００を動作させることで、プログラムバイアス、プログラムベリファイ、消去バイアス、消去ベリファイ等の動作条件の最適なオプションを決定することができ、その最適なオプションデータを選択するための選択コードがヒューズＲＯＭ等のトリミングによりプログラムされる。
製品出荷後、ＣＰＵ１４０は、外部から入力されたコマンドに応じて読出し、消去、プログラム等の動作を実行する。ＣＰＵ１４０は、要求された動作に対応するＲＯＭ１４０のプログラムを実行する。また、ＲＯＭ１４０には、図３に示したように、複数のオプションデータが含まれるが、これらの中から選択コードにより選択された最適なオプションデータがＣＰＵ１４０により読み出され、ＣＰＵ１４０は、最適なオプションデータに基づき内部電圧発生回路２００、ワード線選択回路１７０、ページバッファ／センス回路１８０および列選択回路１９０を制御し、メモリセルアレイ１１０のＰウエルに印加される消去パルスや消去ベリファイ電圧を制御する。例えば、同図に示すよう、消去動作が行われるとき、ＣＰＵ１４０は、ＲＯＭ１６０から読み出したＨＶセットアップに関するデータにより内部電圧発生回路２００の動作条件を決定し、高電圧の発生を制御する（Ｓ１１０）。また、選択コードによって、ＲＯＭ１６０の全オプションデータの中から最適なオプションデータが選択され、つまり、消去バイアスＡ、Ｂ、Ｃの中から１つの消去バイアスが選択され、消去ベリファイＡ、Ｂ、Ｃの中から１つの消去ベリファイが選択され（Ｓ１２０）、その最適な組合せに従い、消去が実行される。消去が終了すると、ＣＰＵ１４０は、ＨＶリセットに関するデータによりチャージポンプ回路をリセットする（Ｓ１３０）。
このような方法では、ＲＯＭ１６０が全オプションデータを記憶するため、ＲＯＭ１６０内のオプションデータに割り当てるリソースが大きくなってしまう。また、マスクＲＯＭＯにより全オプションデータを記憶した場合に、オプションデータを変更することは非常に煩雑である。そこで、本実施例では、メモリセルアレイ１１０内にオプションデータを記憶するオプションデータ記憶部２１０を設け、動作時に、オプションデータ記憶部２１０からオプションデータをリアルタイムでＲＡＭ１５０にロードし、ＲＡＭ１５０にロードされたオプションデータを用いてＣＰＵ１４０が動作条件を制御できるようにする。
図５は、本実施例によるオプションデータの記憶例を説明する図であり、ここに例示のオプションデータは、図３のオプションデータに対応する。ＲＯＭ１６０には、図５（Ａ）に示すように、必要最小限のオプションデータが記憶される。具体的には、消去シーケンスのオプションデータとして、高電圧（ＨＶ）のセットアップおよびリセットに関するデータが記憶される。さらに、消去シーケンスは、このオプションデータとともに、オプションデータ記憶部２１０から消去シーケンスの他の最適なオプションデータを読み出すための読出し用データＲｅａｄ１が記憶される。読出し用データＲｅａｄ１は、ＣＰＵ１４０が消去動作を実行するとき、オプションデータ記憶部２１０から最適なオプションデータを読み出すための読出しコマンドおよびアドレスを含む。
プログラムシーケンスのオプションデータとして、高電圧（ＨＶ）のセットアップおよびリセットに関する情報が記憶される。さらに、このオプションデータとともに、オプションデータ記憶部２１０からプログラムシーケンスの他の最適なオプションデータを読み出すための読出し用データＲｅａｄ２が記憶される。読出し用データＲｅａｄ２は、ＣＰＵ１４０がプログラム動作を実行するとき、オプションデータ記憶部２１０から最適なオプションデータを読み出すための読出しコマンドおよびアドレス情報を含む。また、読出しシーケンスに関しては、図３の場合と同様に、他のオプションを持たない例を示している。
一方、メモリセルアレイ１１０のオプションデータ記憶部２１０には、最適なオプションデータがプログラムされる。具体的には、図５（Ｂ）に示すように、オプションデータ記憶部２１０の第１の記憶領域には、消去シーケンスに関して、消去バイアスＡ、Ｂ、Ｃのいずれかの最適なオプションデータが記憶され、消去ベリファイＡ、Ｂ、Ｃのいずれかの最適なオプションデータが記憶される。第１の記憶領域に記憶されたオプションデータは、読出し用データＲｅａｄ１に基づきＣＰＵ１４０によりＲＡＭ１５０に読み出される。また、オプションデータ記憶部２１０の第２の記憶領域には、プログラムシーケンスに関して、プログラムバイアスＡ、Ｂ、Ｃのいずれかの最適なオプションデータが記憶され、プログラムベリファイＡ、Ｂ、Ｃのいずれかの最適なオプションデータが記憶される。第２の記憶領域に記憶されたデータは、読出し用データＲｅａｄ２に基づきＣＰＵ１４０により読み出される。オプションデータ記憶部２１０に記憶される最適なオプションデータは、出荷前の評価テストにより決定される。
図６は、オプションデータ記憶部２１０から読み出されたオプションデータがＲＡＭにロードされるときのデータの流れを示す図、図７は、そのときの動作フローである。ＣＰＵ１４０は、外部からコマンドが入力されると（Ｓ２００）、そのコマンドに基づき要求される動作を判別する（Ｓ２１０）。次に、ＣＰＵ１４０は、要求される動作に応じたシーケンスをＲＯＭ１６０から読み出す（Ｓ２２０）。例えば、消去コマンドが入力されたとき、ＣＰＵ１４０は、ＲＯＭ１６０から消去シーケンスに関するデータを読出す。図５の例で言えば、ＣＰＵ１４０は、ＨＶセットアップ、読出し用データＲｅａｄ１、ＨＶリセットのデータをＲＯＭ１４０から読み出す。ＣＰＵ１４０は、読出し用データＲｅａｄ１に基づき、通常のメモリセルアレイの読出し動作と同様に、行選択回路１７０、ページバッファ／センス回路１８０、列選択回路１９０等を介してオプションデータ記憶部２３０をアクセスし（Ｓ２３０）、オプションデータ記憶部２１０から消去シーケンスに関する最適なオプションデータを読出し、読み出したデータをＲＡＭ１５０にロードする（Ｓ２４０）。ＣＰＵ１４０は、最適なオプションデータの読出しと並行して、ＲＯＭ１６０から読み出したＨＶセットアップに従い内部電圧発生回路２００による高電圧の生成を制御することができる。次に、ＣＰＵ１４０は、ＲＡＭ１５０に保持された最適なオプションデータに従いＰウエルに消去パルスを印加し、その後、選択ブロックの消去ベリファイを実行する（Ｓ２５０）。消去動作が終了したとき、ＣＰＵ１４０は、ＨＶリセットに従い内部電圧発生回路２００による高電圧の放電を制御する。
プログラム動作のときも同様であり、外部からプログラム動作に該当するコマンドが入力されると、ＣＰＵ１４０は、ＲＯＭ１６０からプログラムシーケンスに関するデータを読出し、ＨＶセットアップに従い内部電圧発生回路２００による高電圧の生成を制御し、読出し用データＲｅａｄ２に基づき行／列選択回路１７０、１８０等を介してオプションデータ記憶部２１０からプログラムシーケンスの最適なオプションデータを読出し、これをＲＡＭ１５０にロードする。次に、ＣＰＵ１４０は、ＲＡＭ１５０に保持された最適なプログラムバイアスに従いプログラムパルスを選択ワード線に印加し、その後、選択ページのプログラムベリファイを実行する。プログラム動作が終了したとき、ＣＰＵ１４０は、ＨＶリセットに従い内部電圧発生回路２００による高電圧の放電を制御する。
読出しコマンドが入力された場合には、本例では特に最適なオプションデータがオプションデータ記憶部２１０に記憶されていないので、ＣＰＵ１４０は、ＲＯＭ１６０に格納された読出しバイアスに従い、選択ページの読出しを行う。
図８は、本実施例を用いたときの製品出荷前に記憶されるオプションデータと、製品出荷後にオプションデータを用いた動作制御を説明する図である。ＲＯＭ１６０がマスクＲＯＭから構成されるとき、フラッシュメモリの製造工程中に、図５に示すような必要最小限のオプションデータおよび読出し用データＲｅａｄ１、Ｒｅａｄ２がシリコンウエハーに焼き付けられる（Ｓ３００）。
製造後、ウエハーレベルまたはチップレベルで、フラッシュメモリ１００の評価テストが実行され（Ｓ３１０）、そのテスト結果に基づき、最適なオプションデータが決定され、オプションデータ記憶部２１０には最適なオプションデータがプログラムされる（Ｓ３２０）。このプログラムは、他のメモリセルアレイ１１０へのプログラムと同様の方法により行われる。最適なオプションデータのプログラムが終了した後、フラッシュメモリ１００が出荷される。
出荷後、フラッシュメモリ１００は、要求される動作に応じて、リアルタイムでオプションデータ記憶部２１０から最適なオプションデータをＲＡＭ１５０にロードし、ＣＰＵ１４０は、ＲＡＭ１５０にロードされた最適なオプションデータに用いて動作を制御する。図の例は、消去動作の例を示している。ＣＰＵ１４０は、外部から消去コマンドが入力されると、ＲＯＭ１６０から消去シーケンスのデータを読出し、そこに含まれるＨＶセットにより高電圧の生成を制御し（Ｓ３３０）、さらに読出し用データＲｅａｄ１に従いオプションデータ記憶部２１０から最適なオプションデータを読出し、これをＲＡＭ１５０に一時的に保持させる。ＣＰＵ１４０は、最適な消去バイアスに従い生成された消去パルスをＰウエルに印加させる（Ｓ３４０）。最適な消去バイアスは、Ａ、Ｂ、またはＣのいずれかである。次に、ＣＰＵ１４０は、最適な消去ベリファイの条件に従い選択ブロックの全ページの消去ベリファイを行う（Ｓ３５０）。最適な消去ベリファイは、Ａ、Ｂ、またはＣのいずれかである。消去動作が終了すると、ＣＰＵ１４０は、ＨＶリセットに従い内部電圧発生回路２００をリセットする（Ｓ３６０）。
このように本実施例によれば、オプションデータ記憶部２１０に最適なオプションデータを記憶し、フラッシュメモリの動作時に、オプションデータ記憶部２１０から最適なオプションデータをリアルタイムでＲＡＭ１５０に読み出すようにしたので、ＲＯＭ１６０に割り当てるオプションデータのリソースを削減することができる。
上記実施例では、製品出荷前に最適なオプションデータをオプションデータ記憶部２１０にプログラムするようにしたが、これに限らず、製品出荷後に最適なオプションデータをオプションデータ記憶部２１０にプログラムするようにしてもよい。この場合、ホスト装置からフラッシュメモリ１００に最適なオプションデータが提供され、それがオプションデータ記憶部２１０にプログラムされる。これにより、製品出荷後であっても、フラッシュメモリの最適なオプションデータを変更することができ、フラッシュメモリの動作条件が経年変化や使用サイクル等により変化しても、これにフレキシブルに対応することができる。特に、ＲＯＭ１６０がマスクＲＯＭの場合、マスクの改変を行うことは時間的およびコスト的に負荷が大きいが、本実施例のように通常のＮＡＮＤストリングのメモリセルアレイへのデータの書き換えであれば、その作業は容易である。
上記実施例では、消去バイアス、消去ベリファイ、プログラムバイアスおよびプログラムベリファイをオプションデータの一例としてオプションデータ記憶部２１０に格納する例を示したが、オプションデータは、上記以外のフラッシュメモリ１００の動作条件を決定し得るあらゆるデータであることができる。また、どのようなオプションデータをＲＯＭ１６０に格納し、どのようなオプションデータをオプションデータ記憶部２１０に格納するかは、上記の例に限定されることなく、任意に設定することが可能である。
次に、本実施例のフラッシュメモリにおいて、製品出荷前にオプションデータのプログラムする方法について説明する。チップが製造された段階では、オプションデータ記憶部２１０およびＲＡＭ１５０にはデータが格納されていない（データが空である）。従って、この状態では、ＲＡＭ１５０のデータに従いフラッシュメモリ１００の動作条件を決定することができないので、評価テストにおいて、最適なオプションデータを決定することができない。
そこで、本実施例のフラッシュメモリは、製品出荷前の評価テストを行うとき、ＲＡＭ１５０に必要なデータを外部から直接書込みすることができるようにする。評価テストを行うとき、フラッシュメモリ１００は、図９に示すように、テストポートＴＰを介してテスト装置３００に電気的に接続される。評価テストは、ウエハーレベル、またはチップレベルのいずれであってもよく、テストポートＴＰは、例えば、データを入出力するための外部端子またはそのパッド、あるいはテスト専用の端子またはそのパッドであることができる。
１つの好ましい例では、テスト装置３００は、テストを開始するためのテスト開始信号をテストポートＴＰに出力する。テストポートＴＰに印加されたテスト開始信号はテスト検出部３１０により検出され、この検出信号がＣＰＵ１４０に供給される。ＣＰＵ１４０は、検出信号を受け取ると、ＲＯＭ１６０に格納されたテスト用プログラムを実行し、テストシーケンスを開始する。あるいは、他の好ましい例では、フラッシュメモリは、ＣＰＵ１４０以外に、組み込み自己テスト回路（ＢＩＳＴ回路（Built-In Self Test））を含み、ＢＩＳＴ回路がテスト検出部３１０の検出信号に応答してテストを実行するものであってもよい。
ＣＰＵ１４０は、テストシーケンスを開始すると、テストポートＴＰ（または入出力バッファ１２０）とＲＡＭ１５０との間にデータパスを形成し、テスト装置３００からテストポートＴＰに供給されるデータをＲＡＭ１５０の所定の記憶領域に書込むことを可能にする。ＲＡＭ１５０に書込まれるデータは、フラッシュメモリの動作条件に関するデータであり、言い換えれば、オプションデータ記憶部２１０に記憶されるオプションデータと等価なものである。ＣＰＵ１４０は、テストシーケンスに従い、あるいはテスト装置３００からのコマンドに基づき、消去やプログラムを行うが、このとき、ＲＡＭ１５０に格納されたテスト装置３００からのデータを用いて消去やプログラム等の動作条件を決定し、テストを行う。
テスト装置３００により最適なオプションデータが決定されると、テスト装置３００は、フラッシュメモリ１００のオプションデータ記憶部２１０に最適なオプションデータをプログラムする。すなわち、テスト装置３００は、フラッシュメモリ１００に対して、プログラムコマンド、およびオプションデータ記憶部２１０にプログラムするためのアドレス（このアドレスは、読出し用データＲｅａｄ１、Ｒｅａｄ２が最適なオプションデータを読み出すときのアドレスに一致する）を出力する。これにより、オプションデータ記憶部２１０に最適なオプションデータがプログラムされる。
以上のように本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、上記実施例は、ＮＡＮＤ型フラッシュメモリを例示したが、本発明は、それ以外の半導体記憶装置に適用するものであってもよい。
１００：フラッシュメモリ １１０：メモリセルアレイ
１２０：入出力バッファ １３０：アドレスバッファ
１４０：ＣＰＵ １５０：ＲＡＭ
１６０：ＲＯＭ １７０：ワード線選択回路
１８０：ページバッファ／センス回路 １９０：列選択回路
２００：内部電圧発生回路 ２１０：オプションデータ記憶部

Claims (16)

  1. 半導体記憶装置であって、
    前記半導体記憶装置の第１の動作条件に関するデータを記憶するメモリセルアレイと、
    前記半導体記憶装置の第２の動作条件に関するデータおよび前記メモリセルアレイから前記第１の動作条件に関するデータを読み出すための読出しコマンドを記憶するＲＯＭと、
    前記半導体記憶装置の動作を制御する中央処理装置と、
    ＲＡＭとを有し、
    前記中央処理装置は、要求される動作に応じて、前記ＲＯＭから前記第２の動作条件に関するデータおよび前記読出しコマンドを読み出すとともに、前記ＲＯＭから読み出された前記読出しコマンドに基づき前記メモリセルアレイから前記第１の動作条件に関するデータをＲＡＭに読み出し、読み出された前記第１の動作条件に関するデータおよび前記第２の動作条件に関するデータを用いて半導体記憶装置の動作を制御する、半導体記憶装置。
  2. 前記第１の動作条件に関するデータは、プログラムの動作条件に関するデータおよび消去の動作条件に関するデータの少なくとも一方を含む、請求項１に記載の半導体記憶装置。
  3. 前記プログラムの動作条件に関するデータは、プログラムするときおよびプログラムベリファイするときにメモリセルアレイに印加される電圧を含む、請求項２に記載の半導体記憶装置。
  4. 前記消去の動作条件に関するデータは、消去するときおよび消去ベリファイするときにメモリセルアレイに印加される電圧を含む、請求項２に記載の半導体記憶装置。
  5. 前記中央処理装置は、前記第１の動作条件に関するデータに基づきメモリセルアレイに印加する電圧を制御する、請求項１または２に記載の半導体記憶装置。
  6. 前記メモリセルアレイは、ＮＡＮＤストリングから構成されるアレイである、請求項１ないし５いずれか１つに記載の半導体記憶装置。
  7. 前記ＲＯＭはさらに、前記メモリセルアレイから前記第１の動作条件に関するデータを読み出すためのアドレスを記憶し、
    前記中央処理装置は、要求される動作に応じた前記アドレスに従い前記第１の動作条件に関するデータを読み出す、請求項１に記載の半導体記憶装置。
  8. 半導体装置はさらに、外部との間でデータの送受を可能にする外部端子を含み、
    前記中央処理装置は、テスト動作時に、前記外部端子から供給された動作条件に関するデータを前記ＲＡＭに書込むことを可能にする、請求項１に記載の半導体記憶装置。
  9. 前記第１の動作条件に関するデータは、半導体記憶装置の最適な動作条件を決定するオプションデータである、請求項１ないし８いずれか１つに記載の半導体記憶装置。
  10. 前記ＲＯＭは、マスクＲＯＭである、請求項１ないし９いずれか１つに記載の半導体記憶装置。
  11. 半導体記憶装置は、ＮＡＮＤ型フラッシュメモリである、請求項１ないし１０いずれか１つに記載の半導体記憶装置。
  12. メモリセルアレイと、ＲＯＭと、中央処理装置と、ＲＡＭとを含む半導体記憶装置の動作設定方法であって、
    前記半導体記憶装置の第１の動作条件に関するデータを前記メモリセルアレイに記憶するステップと、
    前記ＲＯＭには、前記半導体記憶装置の第２の動作条件に関するデータおよび前記メモリセルアレイから前記第１の動作条件に関するデータを読み出すための読出しコマンドが記憶されており、要求される動作に応じて、前記中央処理装置が、前記ＲＯＭから前記第２の動作条件に関するデータおよび前記読出しコマンドを読み出すとともに、前記ＲＯＭから読み出された読出しコマンドに基づき前記メモリセルアレイから前記第１の動作条件に関するデータを前記ＲＡＭに読み出すステップと、
    前記中央処理装置が、読み出された前記第１の動作条件に関するデータおよび前記第２の動作条件に関するデータを用いて前記半導体記憶装置の動作を制御するステップと、
    を有する動作設定方法。
  13. 動作設定方法はさらに、出荷前に半導体記憶装置のテストを行うステップを含み、
    前記記憶するステップは、前記テストの結果に基づき決定された前記第１の動作条件に関するデータを前記メモリセルアレイに記憶する、請求項１２に記載の動作設定方法。
  14. 動作設定方法はさらに、外部端子に供給される動作条件に関するデータを前記ＲＡＭに書込むステップとを含み、
    前記テストするステップは、前記ＲＡＭに書込まれた動作条件に関するデータに基づきテストを行う、請求項１３に記載の動作設定方法。
  15. 前記記憶するステップは、前記メモリセルアレイの選択ページに前記第１の動作条件に関するデータをプログラムする、請求項１２に記載の動作設定方法。
  16. 前記読み出すステップは、前記メモリセルアレイの選択ページから前記第１の動作条件に関するデータを読み出す、請求項１２に記載の動作設定方法。
JP2016241216A 2016-12-13 2016-12-13 半導体記憶装置およびその動作設定方法 Active JP6473733B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016241216A JP6473733B2 (ja) 2016-12-13 2016-12-13 半導体記憶装置およびその動作設定方法
TW106141150A TWI651722B (zh) 2016-12-13 2017-11-27 半導體記憶裝置及其操作設定方法
CN201711328187.8A CN108231121B (zh) 2016-12-13 2017-12-13 半导体存储装置及其操作设定方法
US15/840,594 US10817189B2 (en) 2016-12-13 2017-12-13 Semiconductor memory device and operation setting method thereof
KR1020170171626A KR102019567B1 (ko) 2016-12-13 2017-12-13 반도체 기억장치 및 이의 동작 설정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016241216A JP6473733B2 (ja) 2016-12-13 2016-12-13 半導体記憶装置およびその動作設定方法

Publications (2)

Publication Number Publication Date
JP2018097904A JP2018097904A (ja) 2018-06-21
JP6473733B2 true JP6473733B2 (ja) 2019-02-20

Family

ID=62489304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016241216A Active JP6473733B2 (ja) 2016-12-13 2016-12-13 半導体記憶装置およびその動作設定方法

Country Status (5)

Country Link
US (1) US10817189B2 (ja)
JP (1) JP6473733B2 (ja)
KR (1) KR102019567B1 (ja)
CN (1) CN108231121B (ja)
TW (1) TWI651722B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102492033B1 (ko) * 2018-03-26 2023-01-26 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10908824B2 (en) * 2018-11-08 2021-02-02 Winbond Electronics Corp. Flash memory storage device and method thereof
KR20210066551A (ko) 2019-11-28 2021-06-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10334073A (ja) * 1997-05-29 1998-12-18 Sanyo Electric Co Ltd １チップマイクロコンピュータ
US6462985B2 (en) * 1999-12-10 2002-10-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory for storing initially-setting data
JP2001176290A (ja) * 1999-12-10 2001-06-29 Toshiba Corp 不揮発性半導体記憶装置
JP3916862B2 (ja) * 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
JP2002318265A (ja) * 2001-04-24 2002-10-31 Hitachi Ltd 半導体集積回路及び半導体集積回路のテスト方法
JP3875621B2 (ja) * 2002-10-30 2007-01-31 株式会社東芝 不揮発性半導体記憶装置
JP4944763B2 (ja) * 2005-01-27 2012-06-06 スパンション エルエルシー 半導体装置、アドレス割り付け方法及びベリファイ方法
US7702935B2 (en) * 2006-01-25 2010-04-20 Apple Inc. Reporting flash memory operating voltages
JP2009187049A (ja) * 2008-02-01 2009-08-20 Fujitsu Ltd 装置
CN102969025A (zh) * 2011-09-01 2013-03-13 成都海存艾匹科技有限公司 混合型内容发行系统和方法
US8456917B1 (en) * 2011-11-29 2013-06-04 Elpida Memory, Inc. Logic circuit for a semiconductor memory device, and method of managing an operation in the semiconductor memory device
KR102017724B1 (ko) 2012-05-31 2019-09-03 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치
TWI594254B (zh) * 2012-07-17 2017-08-01 慧榮科技股份有限公司 讀取快閃記憶體中區塊之資料的方法及相關的記憶裝置
US9268667B2 (en) * 2012-12-19 2016-02-23 Dell Products, Lp System and method to create a non-volatile bootable RAM disk
KR102239356B1 (ko) * 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법

Also Published As

Publication number Publication date
US20180165025A1 (en) 2018-06-14
JP2018097904A (ja) 2018-06-21
US10817189B2 (en) 2020-10-27
KR20180068319A (ko) 2018-06-21
TWI651722B (zh) 2019-02-21
TW201833926A (zh) 2018-09-16
CN108231121B (zh) 2021-04-27
KR102019567B1 (ko) 2019-09-06
CN108231121A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
JP5115826B2 (ja) マルチｎａｎｄフラッシュメモリーデバイスの共通動作中にピーク電力消費量を減少させるための装置および方法
KR100541819B1 (ko) 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법
US8004898B2 (en) Nonvolatile memory device, program method thereof, and memory system including the same
US8050101B2 (en) Nonvolatile memory devices having erased-state verify capability and methods of operating same
US7692984B2 (en) System and method for initiating a bad block disable process in a non-volatile memory
JP4686350B2 (ja) 不揮発性半導体記憶装置及びその自己テスト方法
JP2009146474A (ja) 不揮発性半導体記憶装置
US6981188B2 (en) Non-volatile memory device with self test
JP2011065694A (ja) 不揮発性半導体記憶装置及びその試験方法
US20170168910A1 (en) Multichip debugging method and multichip system adopting the same
US20090010071A1 (en) Nonvolatile memory device and erasing method
JP2006294143A (ja) 不揮発性半導体記憶装置
KR102019567B1 (ko) 반도체 기억장치 및 이의 동작 설정 방법
US8755230B2 (en) Semiconductor memory device
JP6453492B1 (ja) 半導体記憶装置
US11705213B2 (en) Semiconductor memory device capable of re-reading the setting information after power-on operation and operation method thereof
JP2008108326A (ja) 記憶装置およびその自己テスト方法
KR102137889B1 (ko) 반도체 기억장치 및 그 리셋 방법
KR102103415B1 (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
JP2009032313A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のテスト方法
TWI640915B (zh) 記憶體裝置及其程式化方法
JP2013065365A (ja) 不揮発性半導体記憶装置及びその試験方法
US20160148699A1 (en) Automatic program of non-volatile memory and automatic cycling method thereof
KR102150477B1 (ko) 반도체 장치 및 이의 동작 방법
JP2008004160A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190128

R150 Certificate of patent or registration of utility model

Ref document number: 6473733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250