JPH11265283A - 記憶装置におけるファームウェアの修正方法及び記憶装置 - Google Patents
記憶装置におけるファームウェアの修正方法及び記憶装置Info
- Publication number
- JPH11265283A JPH11265283A JP10068102A JP6810298A JPH11265283A JP H11265283 A JPH11265283 A JP H11265283A JP 10068102 A JP10068102 A JP 10068102A JP 6810298 A JP6810298 A JP 6810298A JP H11265283 A JPH11265283 A JP H11265283A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- stored
- memory
- module
- jump table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】フラッシュメモリなどの不揮発性半導体メモリ
を用いた記憶装置において、内蔵されるファームウェア
の容易な修正と低価格な記憶装置を提供する。 【解決手段】フラッシュメモリカード２において、電源
オン時に、フラッシュメモリ２２からＲＡＭ２６にロー
ドすることで、ＲＯＭ２５内の不具合が発生したモジュ
ールの変わりにＲＡＭ２６の不具合を修正されたモジュ
ールを使用すること、ＲＯＭ２５のファームウェアの不
具合対策を行う。
を用いた記憶装置において、内蔵されるファームウェア
の容易な修正と低価格な記憶装置を提供する。 【解決手段】フラッシュメモリカード２において、電源
オン時に、フラッシュメモリ２２からＲＡＭ２６にロー
ドすることで、ＲＯＭ２５内の不具合が発生したモジュ
ールの変わりにＲＡＭ２６の不具合を修正されたモジュ
ールを使用すること、ＲＯＭ２５のファームウェアの不
具合対策を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、電気的に書き換え
可能な不揮発性半導体メモリを記憶媒体として用いた記
憶装置に係り、特に、記憶装置に格納されたファームウ
ェアの修正を容易に行うことを目的とした不揮発性半導
体メモリを用いた記憶装置に関する。
可能な不揮発性半導体メモリを記憶媒体として用いた記
憶装置に係り、特に、記憶装置に格納されたファームウ
ェアの修正を容易に行うことを目的とした不揮発性半導
体メモリを用いた記憶装置に関する。
【０００２】
【従来の技術】不揮発性半導体メモリを用いた記憶装置
として、フラッシュメモリを用いた記憶装置がある。フ
ラッシュメモリは、データの書き込みを行う前に、デー
タ書き込みを行う一つ以上のセクタから構成されるブロ
ックを消去しなければならない。また、パーソナルコン
ピュータ（ＰＣ）などのホストコンピュータに接続され
た場合、ＰＣが発行するコマンドなどの解析を行い、Ｐ
Ｃが要求するデータの読み出しや書き込みを制御する必
要がある。
として、フラッシュメモリを用いた記憶装置がある。フ
ラッシュメモリは、データの書き込みを行う前に、デー
タ書き込みを行う一つ以上のセクタから構成されるブロ
ックを消去しなければならない。また、パーソナルコン
ピュータ（ＰＣ）などのホストコンピュータに接続され
た場合、ＰＣが発行するコマンドなどの解析を行い、Ｐ
Ｃが要求するデータの読み出しや書き込みを制御する必
要がある。
【０００３】このフラッシュメモリの制御やホストコン
ピュータ間の制御を行うために、記憶装置にはファーム
ウェアが格納されている。このような記憶装置として、
米国特許第５６０６６６０号公報がある。本従来例にお
いて、ファームウェアは不揮発性半導体メモリに格納さ
れ、ＲＡＭなどのメモリにロードされた後に、記憶装置
に内蔵のマイクロプロセッサによって実行される。不揮
発性半導体メモリにファームウェアが格納されていない
場合には、ホストコンピュータからの特殊コマンドによ
って、ホストコンピュータが書き込むファームウェアを
不揮発性半導体メモリに書き込む。
ピュータ間の制御を行うために、記憶装置にはファーム
ウェアが格納されている。このような記憶装置として、
米国特許第５６０６６６０号公報がある。本従来例にお
いて、ファームウェアは不揮発性半導体メモリに格納さ
れ、ＲＡＭなどのメモリにロードされた後に、記憶装置
に内蔵のマイクロプロセッサによって実行される。不揮
発性半導体メモリにファームウェアが格納されていない
場合には、ホストコンピュータからの特殊コマンドによ
って、ホストコンピュータが書き込むファームウェアを
不揮発性半導体メモリに書き込む。
【０００４】
【発明が解決しようとする課題】米国特許第５６０６６
６０号公報に示される従来の記憶装置は、ファームウェ
アを不揮発性半導体メモリに格納するための手段につい
てのものであり、ファームウェアに不具合が発生した場
合におけるファームウェアの修正に関して配慮がされて
おらず、容易にファームウェアを修正できないという問
題がある。さらに、従来の記憶装置では、不揮発性半導
体メモリに格納されたファームウェアをＲＡＭに格納す
るために、ＲＡＭの容量が増大する問題がある。
６０号公報に示される従来の記憶装置は、ファームウェ
アを不揮発性半導体メモリに格納するための手段につい
てのものであり、ファームウェアに不具合が発生した場
合におけるファームウェアの修正に関して配慮がされて
おらず、容易にファームウェアを修正できないという問
題がある。さらに、従来の記憶装置では、不揮発性半導
体メモリに格納されたファームウェアをＲＡＭに格納す
るために、ＲＡＭの容量が増大する問題がある。
【０００５】本発明の目的は、不揮発性半導体メモリに
ファームウェアを格納した後に、ファームウェアの不具
合が発生した場合でも、ファームウェアの修正を容易に
行うことにある。
ファームウェアを格納した後に、ファームウェアの不具
合が発生した場合でも、ファームウェアの修正を容易に
行うことにある。
【０００６】本発明の他の目的は、ファームウェアを修
正するために使用されるメモリの容量を低減し、低価格
な記憶装置を提供することにある。
正するために使用されるメモリの容量を低減し、低価格
な記憶装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の記憶装置に格納されるファームウェアは、
各機能ごとに分割された複数のモジュールと、各モジュ
ールの呼び出し毎に参照されるジャンプテーブルで構成
される。ジャンプテーブルは、各モジュールのアドレス
を示している。また、本発明の記憶装置は、不揮発性半
導体メモリであるフラッシュメモリ、マイクロプロセッ
サ、ファームウェアが格納されるＲＯＭ、そしてＲＯＭ
に格納されているファームウェア内のジャンプテーブル
または修正されたジャンプテーブルと修正されたモジュ
ールをフラッシュメモリからロードするＲＡＭから構成
される。フラッシュメモリには、ホストコンピュータが
書き込むデータと、修正されたジャンプテーブルや複数
のモジュールが格納される。ＲＯＭには、予めファーム
ウェアが格納されている。
に、本発明の記憶装置に格納されるファームウェアは、
各機能ごとに分割された複数のモジュールと、各モジュ
ールの呼び出し毎に参照されるジャンプテーブルで構成
される。ジャンプテーブルは、各モジュールのアドレス
を示している。また、本発明の記憶装置は、不揮発性半
導体メモリであるフラッシュメモリ、マイクロプロセッ
サ、ファームウェアが格納されるＲＯＭ、そしてＲＯＭ
に格納されているファームウェア内のジャンプテーブル
または修正されたジャンプテーブルと修正されたモジュ
ールをフラッシュメモリからロードするＲＡＭから構成
される。フラッシュメモリには、ホストコンピュータが
書き込むデータと、修正されたジャンプテーブルや複数
のモジュールが格納される。ＲＯＭには、予めファーム
ウェアが格納されている。
【０００８】まず、電源オン後、第１のメモリに格納さ
れているジャンプテーブルが、マイクロプロセッサによ
って、ＲＯＭからＲＡＭにコピーされる。ファームウェ
アに不具合が発生していないときには、ＲＡＭにコピー
されたジャンプテーブルは、すべてＲＯＭに格納されて
いるファームウェアの各モジュールのアドレスを示して
いる。
れているジャンプテーブルが、マイクロプロセッサによ
って、ＲＯＭからＲＡＭにコピーされる。ファームウェ
アに不具合が発生していないときには、ＲＡＭにコピー
されたジャンプテーブルは、すべてＲＯＭに格納されて
いるファームウェアの各モジュールのアドレスを示して
いる。
【０００９】ＲＯＭに格納されているファームウェアに
不具合が発生した場合、フラッシュメモリには、不具合
が発生したモジュールに対する修正したモジュールを格
納する。同時に、ジャンプテーブルも、修正されたモジ
ュールのアドレスを示すように修正され、フラッシュメ
モリに格納される。
不具合が発生した場合、フラッシュメモリには、不具合
が発生したモジュールに対する修正したモジュールを格
納する。同時に、ジャンプテーブルも、修正されたモジ
ュールのアドレスを示すように修正され、フラッシュメ
モリに格納される。
【００１０】ＲＯＭに格納されているジャンプテーブル
をＲＡＭにコピーした後、修正されたジャンプテーブル
および複数のモジュールがフラッシュメモリに格納され
ている場合には、フラッシュメモリに格納されている修
正されたジャンプテーブルおよび複数のモジュールはＲ
ＡＭにロードされる。このとき、ＲＯＭからコピーされ
たジャンプテーブルは、フラッシュメモリに格納されて
いる修正されたジャンプテーブルに書き替えられる。こ
れにより、ＲＯＭに格納されている不具合が発生したモ
ジュールは参照されず、ＲＡＭにロードされている修正
されたモジュールが参照される。
をＲＡＭにコピーした後、修正されたジャンプテーブル
および複数のモジュールがフラッシュメモリに格納され
ている場合には、フラッシュメモリに格納されている修
正されたジャンプテーブルおよび複数のモジュールはＲ
ＡＭにロードされる。このとき、ＲＯＭからコピーされ
たジャンプテーブルは、フラッシュメモリに格納されて
いる修正されたジャンプテーブルに書き替えられる。こ
れにより、ＲＯＭに格納されている不具合が発生したモ
ジュールは参照されず、ＲＡＭにロードされている修正
されたモジュールが参照される。
【００１１】以上のように、不具合が発生したモジュー
ルおよびジャンプテーブルを修正し、フラッシュメモリ
に格納することにより、ＲＯＭに格納されているファー
ムウェアに不具合が発生した場合にも、容易にファーム
ウェアの修正が可能になる。
ルおよびジャンプテーブルを修正し、フラッシュメモリ
に格納することにより、ＲＯＭに格納されているファー
ムウェアに不具合が発生した場合にも、容易にファーム
ウェアの修正が可能になる。
【００１２】また、ファームウェアの修正のために必要
になるＲＡＭの容量は、不具合が発生したモジュールと
ジャンプテーブルの容量で十分であるので、ＲＡＭ容量
を低減でき、低価格な記憶装置を提供できる。
になるＲＡＭの容量は、不具合が発生したモジュールと
ジャンプテーブルの容量で十分であるので、ＲＡＭ容量
を低減でき、低価格な記憶装置を提供できる。
【００１３】
【発明の実施の形態】以下、本発明に係る不揮発性半導
体メモリを用いた記憶装置の実施例について説明する。
体メモリを用いた記憶装置の実施例について説明する。
【００１４】図１に、本発明の一実施例である記憶装置
の構成をコンピュータの外部記憶装置への適用を例にと
り示す。
の構成をコンピュータの外部記憶装置への適用を例にと
り示す。
【００１５】図１において、２が外部記憶装置であり、
ホストコンピュータ１の外部記憶装置である。ホストコ
ンピュータ１は、記憶装置に対してデータの格納や読み
出しを行う装置であり、例えばパーソナルコンピュータ
（ＰＣ）である。外部記憶装置２は、不揮発性半導体メ
モリとしてフラッシュメモリを用いていることからフラ
ッシュメモリカードと呼ばれる。
ホストコンピュータ１の外部記憶装置である。ホストコ
ンピュータ１は、記憶装置に対してデータの格納や読み
出しを行う装置であり、例えばパーソナルコンピュータ
（ＰＣ）である。外部記憶装置２は、不揮発性半導体メ
モリとしてフラッシュメモリを用いていることからフラ
ッシュメモリカードと呼ばれる。
【００１６】このフラッシュメモリカード２は、標準バ
ス１０１を介してホストコンピュータ１からのコマンド
やデータの授受を行う。標準バス１０１には、ＰＣＭＣ
ＩＡインタフェースやＳＣＳＩインタフェースなど様々
なインタフェースがあり、外部記憶装置を必要とするホ
ストコンピュータ１と間のプロトコルの取り決めを有す
るものであれば特に限定はない。
ス１０１を介してホストコンピュータ１からのコマンド
やデータの授受を行う。標準バス１０１には、ＰＣＭＣ
ＩＡインタフェースやＳＣＳＩインタフェースなど様々
なインタフェースがあり、外部記憶装置を必要とするホ
ストコンピュータ１と間のプロトコルの取り決めを有す
るものであれば特に限定はない。
【００１７】フラッシュメモリカード２において、２１
は、ホストコンピュータ１やフラッシュメモリ２２との
インタフェースを司り、マイクロプロセッサ２４の指示
に従って、ホストコンピュータ１やフラッシュメモリ２
２間のデータ転送を行うコントローラである。
は、ホストコンピュータ１やフラッシュメモリ２２との
インタフェースを司り、マイクロプロセッサ２４の指示
に従って、ホストコンピュータ１やフラッシュメモリ２
２間のデータ転送を行うコントローラである。
【００１８】２２は、ホストコンピュータが書き込むデ
ータを格納するためのフラッシュメモリであり、複数個
のフラッシュメモリチップから構成される。フラッシュ
メモリ２２には、ホストコンピュータが取り扱うユーザ
データや修正されたモジュールやジャンプテーブル、そ
してフラッシュメモリに格納されているユーザデータを
管理するための管理情報が格納されている。
ータを格納するためのフラッシュメモリであり、複数個
のフラッシュメモリチップから構成される。フラッシュ
メモリ２２には、ホストコンピュータが取り扱うユーザ
データや修正されたモジュールやジャンプテーブル、そ
してフラッシュメモリに格納されているユーザデータを
管理するための管理情報が格納されている。
【００１９】２３は、ホストコンピュータ１との間でデ
ータの授受を行うとき、データを一時格納するためのデ
ータバッファである。データバッファ２３は、マイクロ
プロセッサ２４がフラッシュメモリ２２に格納されてい
るデータを読み出したり、マイクロプロセッサ２４がフ
ラッシュメモリ２２にデータを書き込むときにも使用さ
れる。データバッファ２６は、スタティックＲＡＭやダ
イナミックＲＡＭそしてランダムアクセスが可能なフラ
ッシュメモリなどのランダムアクセスが可能なメモリで
あればよい。
ータの授受を行うとき、データを一時格納するためのデ
ータバッファである。データバッファ２３は、マイクロ
プロセッサ２４がフラッシュメモリ２２に格納されてい
るデータを読み出したり、マイクロプロセッサ２４がフ
ラッシュメモリ２２にデータを書き込むときにも使用さ
れる。データバッファ２６は、スタティックＲＡＭやダ
イナミックＲＡＭそしてランダムアクセスが可能なフラ
ッシュメモリなどのランダムアクセスが可能なメモリで
あればよい。
【００２０】２４は、マイクロプロセッサであり、ホス
トコンピュータ１が書き込むコマンドの制御やフラッシ
ュメモリ２２の管理、そしてフラッシュメモリ２２とデ
ータバッファ２３間やホストコンピュータ１とデータバ
ッファ２３間のデータ転送を制御する。
トコンピュータ１が書き込むコマンドの制御やフラッシ
ュメモリ２２の管理、そしてフラッシュメモリ２２とデ
ータバッファ２３間やホストコンピュータ１とデータバ
ッファ２３間のデータ転送を制御する。
【００２１】２５は、ファームウェアが格納されている
不揮発性のメモリ（ＲＯＭ）である。ＲＯＭ２５は、マ
スクＲＯＭやＥＥＰＲＯＭそしてフラッシュメモリなど
の不揮発性のメモリであればよい。
不揮発性のメモリ（ＲＯＭ）である。ＲＯＭ２５は、マ
スクＲＯＭやＥＥＰＲＯＭそしてフラッシュメモリなど
の不揮発性のメモリであればよい。
【００２２】２６は、フラッシュメモリ２２に格納され
ている修正されたモジュールやジャンプテーブルがロー
ドされるランダムアクセスが可能なメモリ（ＲＡＭ）で
ある。また、ＲＡＭ２６は、マイクロプロセッサ２４が
使用するワークメモリとしても使用可能である。ＲＡＭ
２６は、スタティックＲＡＭやダイナミックＲＡＭそし
てランダムアクセスが可能なフラッシュメモリなどのメ
モリであればよい。
ている修正されたモジュールやジャンプテーブルがロー
ドされるランダムアクセスが可能なメモリ（ＲＡＭ）で
ある。また、ＲＡＭ２６は、マイクロプロセッサ２４が
使用するワークメモリとしても使用可能である。ＲＡＭ
２６は、スタティックＲＡＭやダイナミックＲＡＭそし
てランダムアクセスが可能なフラッシュメモリなどのメ
モリであればよい。
【００２３】ここで、フラッシュメモリ２２は、フラッ
シュバス２０１を介してコントローラ２１に接続され
る。フラッシュバス２０１は、フラッシュメモリ２２に
依存するインタフェースを提供する。データバッファ２
３は、データバッファバス２０２を介してコントローラ
２１に接続される。データバッファバス２０２は、デー
タバッファ２３に依存するインタフェースを提供する。
コントローラ２１、マイクロプロセッサ２４、ＲＯＭ２
５そしてＲＡＭ２６は、ローカルバス２０３を介して、
それぞれが接続される。ローカルバス２０３は、マイク
ロプロセッサ２４に依存するインタフェースを提供す
る。
シュバス２０１を介してコントローラ２１に接続され
る。フラッシュバス２０１は、フラッシュメモリ２２に
依存するインタフェースを提供する。データバッファ２
３は、データバッファバス２０２を介してコントローラ
２１に接続される。データバッファバス２０２は、デー
タバッファ２３に依存するインタフェースを提供する。
コントローラ２１、マイクロプロセッサ２４、ＲＯＭ２
５そしてＲＡＭ２６は、ローカルバス２０３を介して、
それぞれが接続される。ローカルバス２０３は、マイク
ロプロセッサ２４に依存するインタフェースを提供す
る。
【００２４】図２に、フラッシュメモリ２２のチップ０
の内部構成を示す。
の内部構成を示す。
【００２５】ブロックアドレス０〜ｎ−１には、ユーザ
データが格納される。ブロックアドレスｎには、修正さ
れたファームウェアが格納される。ブロックアドレスｎ
以降のブロックは、フラッシュメモリ２２を管理するた
めの情報が格納される。また、それぞれのユーザデータ
部は、ユーザデータ管理部を持ち、ユーザデータ部に対
する状態などの管理情報を保持している。ユーザデータ
管理部の使用方法に関しては省略する。
データが格納される。ブロックアドレスｎには、修正さ
れたファームウェアが格納される。ブロックアドレスｎ
以降のブロックは、フラッシュメモリ２２を管理するた
めの情報が格納される。また、それぞれのユーザデータ
部は、ユーザデータ管理部を持ち、ユーザデータ部に対
する状態などの管理情報を保持している。ユーザデータ
管理部の使用方法に関しては省略する。
【００２６】修正されたファームウェアが格納されてい
る修正ファームウェア格納部２２１は、修正されたジャ
ンプテーブルや複数の修正されたモジュールが格納され
ている。ユーザデータ部と同様に、修正ファームウェア
格納部２２１は修正ファーム管理部２２２を持つ。修正
ファーム管理部２２２は、修正ファームウェア格納部２
２１に修正されたファームウェアが格納されているかど
うかを示す修正ファーム有無フラグなどの情報を保持し
ている。ＲＯＭ２５に格納されているファームウェアに
不具合が発生していない場合には、修正ファーム有無フ
ラグは修正されたファームウェアがないことを示す。
る修正ファームウェア格納部２２１は、修正されたジャ
ンプテーブルや複数の修正されたモジュールが格納され
ている。ユーザデータ部と同様に、修正ファームウェア
格納部２２１は修正ファーム管理部２２２を持つ。修正
ファーム管理部２２２は、修正ファームウェア格納部２
２１に修正されたファームウェアが格納されているかど
うかを示す修正ファーム有無フラグなどの情報を保持し
ている。ＲＯＭ２５に格納されているファームウェアに
不具合が発生していない場合には、修正ファーム有無フ
ラグは修正されたファームウェアがないことを示す。
【００２７】ここで、ブロックアドレスｎは、予め決め
られている。また、図２では、修正されたファームウェ
アのモジュールやジャンプテーブルを格納するために一
つのブロックを使用した場合について示しているが、修
正されたファームウェアのモジュールやジャンプテーブ
ルを複数のブロックに格納してもよい。
られている。また、図２では、修正されたファームウェ
アのモジュールやジャンプテーブルを格納するために一
つのブロックを使用した場合について示しているが、修
正されたファームウェアのモジュールやジャンプテーブ
ルを複数のブロックに格納してもよい。
【００２８】図３は、ＲＯＭ２５に格納されているファ
ームウェアの内部構成を示している。
ームウェアの内部構成を示している。
【００２９】ＲＯＭ２５に格納されているファームウェ
アは、電源オン処理モジュール、初期ジャンプテーブ
ル、初期モジュール１，・・・、初期モジュールｋから
構成される。電源オン処理モジュールは、電源オン処理
時に実行されるモジュールである。初期ジャンプテーブ
ルは、初期モジュール１，・・・、初期モジュールｋの
アドレスを示している。初期モジュール１，・・・、初
期モジュールｋは、機能ごとに分割されたプログラムで
ある。
アは、電源オン処理モジュール、初期ジャンプテーブ
ル、初期モジュール１，・・・、初期モジュールｋから
構成される。電源オン処理モジュールは、電源オン処理
時に実行されるモジュールである。初期ジャンプテーブ
ルは、初期モジュール１，・・・、初期モジュールｋの
アドレスを示している。初期モジュール１，・・・、初
期モジュールｋは、機能ごとに分割されたプログラムで
ある。
【００３０】図４は、ＲＯＭ２５に格納されている電源
オン処理モジュールを処理するマイクロプロセッサのフ
ローチャートである。
オン処理モジュールを処理するマイクロプロセッサのフ
ローチャートである。
【００３１】まず、ステップ１００１において、マイク
ロプロセッサ２３およびコントローラ２１の初期設定を
行う。
ロプロセッサ２３およびコントローラ２１の初期設定を
行う。
【００３２】次いで、ステップ１００２において、ＲＯ
Ｍ２５に格納されている初期ジャンプテーブルをＲＡＭ
２６にコピーする。図５は、ステップ１００２を処理し
た後のＲＡＭ２６の内容を示している。
Ｍ２５に格納されている初期ジャンプテーブルをＲＡＭ
２６にコピーする。図５は、ステップ１００２を処理し
た後のＲＡＭ２６の内容を示している。
【００３３】ステップ１００３では、フラッシュメモリ
２２の修正されたファームウェアが格納されているブロ
ックアドレスｎの修正ファーム管理部２２２をデータバ
ッファ２３に転送している。その後、マイクロプロセッ
サ２４は、データバッファ２３に転送された修正ファー
ム管理部２２２の修正ファーム有無フラグをリードし、
フラッシュメモリ２２のブロックアドレスｎに修正され
たモジュールやジャンプテーブルが格納されているかど
うかを確認する（ステップ１００４）。
２２の修正されたファームウェアが格納されているブロ
ックアドレスｎの修正ファーム管理部２２２をデータバ
ッファ２３に転送している。その後、マイクロプロセッ
サ２４は、データバッファ２３に転送された修正ファー
ム管理部２２２の修正ファーム有無フラグをリードし、
フラッシュメモリ２２のブロックアドレスｎに修正され
たモジュールやジャンプテーブルが格納されているかど
うかを確認する（ステップ１００４）。
【００３４】修正されたモジュールやジャンプテーブル
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ１００５およびステップ１
００６を処理する。ステップ１００５は、フラッシュメ
モリ２２の修正されたファームウェアが格納されている
ブロックアドレスｎの修正ファームウェア格納部２２１
をデータバッファ２３に転送している。ステップ１００
６では、データバッファ２３に転送された修正ファーム
ウェア格納部をＲＡＭ２６にコピーしている。
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ１００５およびステップ１
００６を処理する。ステップ１００５は、フラッシュメ
モリ２２の修正されたファームウェアが格納されている
ブロックアドレスｎの修正ファームウェア格納部２２１
をデータバッファ２３に転送している。ステップ１００
６では、データバッファ２３に転送された修正ファーム
ウェア格納部をＲＡＭ２６にコピーしている。
【００３５】図６は、ステップ１００５およびステップ
１００６の処理を行った後のＲＡＭ２６の内容を示して
いる。ここで、ステップ１００２でＲＯＭ２５からコピ
ーされた初期ジャンプテーブルは、フラッシュメモリ２
２に格納されていた修正ジャンプテーブルの書き替えら
れる。ステップ１００６の終了した後は、ステップ１０
０７に進み、次の処理を行う。
１００６の処理を行った後のＲＡＭ２６の内容を示して
いる。ここで、ステップ１００２でＲＯＭ２５からコピ
ーされた初期ジャンプテーブルは、フラッシュメモリ２
２に格納されていた修正ジャンプテーブルの書き替えら
れる。ステップ１００６の終了した後は、ステップ１０
０７に進み、次の処理を行う。
【００３６】修正されたモジュールやジャンプテーブル
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ１００７に進み、次の処理
を行う。
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ１００７に進み、次の処理
を行う。
【００３７】図７は、修正ファームウェア管理部２２２
の修正ファーム有無フラグが修正ファームウェアが格納
されていないことを示している場合、つまりＲＯＭ２５
に格納されているファームウェアに不具合が発生してい
ない場合のファームウェアのフローを図示したものであ
る。ＲＡＭ２６には、ＲＯＭ２５に格納されている初期
ジャンプテーブルがコピーされている。
の修正ファーム有無フラグが修正ファームウェアが格納
されていないことを示している場合、つまりＲＯＭ２５
に格納されているファームウェアに不具合が発生してい
ない場合のファームウェアのフローを図示したものであ
る。ＲＡＭ２６には、ＲＯＭ２５に格納されている初期
ジャンプテーブルがコピーされている。
【００３８】図７において、初期モジュール１のモジュ
ールｈを呼び出す個所２５１では、初期ジャンプテーブ
ルの２６１を参照し、モジュールｈのアドレスを得る。
２６１は、初期モジュールｈのアドレスを示しているの
で、初期モジュール１から初期モジュールｈに処理が移
る。
ールｈを呼び出す個所２５１では、初期ジャンプテーブ
ルの２６１を参照し、モジュールｈのアドレスを得る。
２６１は、初期モジュールｈのアドレスを示しているの
で、初期モジュール１から初期モジュールｈに処理が移
る。
【００３９】同様に、初期モジュールｋのモジュールｊ
を呼び出す個所２５２では、初期ジャンプテーブルの２
６２を参照し、モジュールｊのアドレスを得る。２６２
は、初期モジュールｊのアドレスを示しているので、初
期モジュールｋから初期モジュールｊに処理が移る。
を呼び出す個所２５２では、初期ジャンプテーブルの２
６２を参照し、モジュールｊのアドレスを得る。２６２
は、初期モジュールｊのアドレスを示しているので、初
期モジュールｋから初期モジュールｊに処理が移る。
【００４０】図８は、修正ファームウェア管理部２２２
の修正ファーム有無フラグが修正ファームウェアが格納
されていることを示している場合、つまりＲＯＭ２５に
格納されているファームウェアに不具合が発生している
場合のファームウェアのフローを図示したものである。
また、図８では、ＲＯＭ２５内の初期モジュールｈと初
期モジュールｊに不具合が発生したことにより、初期モ
ジュールｈおよび初期モジュールｊに対する修正された
修正モジュールｈと修正モジュールｊがＲＡＭ２６に格
納されている。さらに、修正モジュールｈと修正モジュ
ールｊのアドレスを変更するために、初期ジャンプテー
ブルに対する修正された修正ジャンプテーブルもＲＡＭ
２６に格納されている。修正ジャンプテーブル、修正モ
ジュールｈおよび修正モジュールｊがＲＡＭ２６へ格納
される方法は、図４および図６を用いて説明したように
行われる。
の修正ファーム有無フラグが修正ファームウェアが格納
されていることを示している場合、つまりＲＯＭ２５に
格納されているファームウェアに不具合が発生している
場合のファームウェアのフローを図示したものである。
また、図８では、ＲＯＭ２５内の初期モジュールｈと初
期モジュールｊに不具合が発生したことにより、初期モ
ジュールｈおよび初期モジュールｊに対する修正された
修正モジュールｈと修正モジュールｊがＲＡＭ２６に格
納されている。さらに、修正モジュールｈと修正モジュ
ールｊのアドレスを変更するために、初期ジャンプテー
ブルに対する修正された修正ジャンプテーブルもＲＡＭ
２６に格納されている。修正ジャンプテーブル、修正モ
ジュールｈおよび修正モジュールｊがＲＡＭ２６へ格納
される方法は、図４および図６を用いて説明したように
行われる。
【００４１】図８において、初期モジュール１のモジュ
ールｈを呼び出す個所２５１では、修正ジャンプテーブ
ルの２６３を参照し、モジュールｈのアドレスを得る。
２６３は、修正モジュールｈのアドレスを示しているの
で、初期モジュール１から修正モジュールｈに処理が移
る。
ールｈを呼び出す個所２５１では、修正ジャンプテーブ
ルの２６３を参照し、モジュールｈのアドレスを得る。
２６３は、修正モジュールｈのアドレスを示しているの
で、初期モジュール１から修正モジュールｈに処理が移
る。
【００４２】同様に、初期モジュールｋのモジュールｊ
を呼び出す個所２５２では、修正ジャンプテーブルの２
６４を参照し、モジュールｊのアドレスを得る。２６４
は、修正モジュールｊのアドレスを示しているので、初
期モジュールｋから修正モジュールｊに処理が移る。
を呼び出す個所２５２では、修正ジャンプテーブルの２
６４を参照し、モジュールｊのアドレスを得る。２６４
は、修正モジュールｊのアドレスを示しているので、初
期モジュールｋから修正モジュールｊに処理が移る。
【００４３】ここで、図７の初期ジャンプテーブルの２
６１と図８の修正ジャンプテーブル２６３はＲＡＭ２６
上で同一のアドレスである。同様に、図７の初期ジャン
プテーブルの２６２と図８の修正ジャンプテーブル２６
４もＲＡＭ２６上で同一のアドレスである。また、マイ
クロプロセッサ２３は、ＲＡＭ２６に格納されているジ
ャンプテーブルを用いて、モジュールの呼び出しを行
う。
６１と図８の修正ジャンプテーブル２６３はＲＡＭ２６
上で同一のアドレスである。同様に、図７の初期ジャン
プテーブルの２６２と図８の修正ジャンプテーブル２６
４もＲＡＭ２６上で同一のアドレスである。また、マイ
クロプロセッサ２３は、ＲＡＭ２６に格納されているジ
ャンプテーブルを用いて、モジュールの呼び出しを行
う。
【００４４】以上のように、ＲＡＭ２６に格納されたジ
ャンプテーブルを使用することにより、ＲＯＭ２５に格
納されているファームウェアに不具合が発生した場合で
も、不具合が発生したモジュールをＲＡＭ２６に格納
し、さらにジャンプテーブルを修正することで、容易に
ファームウェアの不具合を対策できる。また、不具合対
策のために必要となるＲＡＭ２６の容量は、ジャンプテ
ーブルと不具合が発生したモジュールを格納する容量だ
けで良いので、ＲＡＭ容量を低減でき、低価格なフラッ
シュメモリカード２を提供できる。
ャンプテーブルを使用することにより、ＲＯＭ２５に格
納されているファームウェアに不具合が発生した場合で
も、不具合が発生したモジュールをＲＡＭ２６に格納
し、さらにジャンプテーブルを修正することで、容易に
ファームウェアの不具合を対策できる。また、不具合対
策のために必要となるＲＡＭ２６の容量は、ジャンプテ
ーブルと不具合が発生したモジュールを格納する容量だ
けで良いので、ＲＡＭ容量を低減でき、低価格なフラッ
シュメモリカード２を提供できる。
【００４５】次に、修正されたジャンプテーブルやモジ
ュールをフラッシュメモリ２２に格納するための手順に
ついて図９を用いて説明する。図９および図１０は、図
４で説明した電源オン処理後のファームウェアを処理す
るマイクロプロセッサ２４にフローチャートである。
ュールをフラッシュメモリ２２に格納するための手順に
ついて図９を用いて説明する。図９および図１０は、図
４で説明した電源オン処理後のファームウェアを処理す
るマイクロプロセッサ２４にフローチャートである。
【００４６】まず、ステップ２００２において、ホスト
コンピュータ１がコマンドをフラッシュメモリ２に発行
された場合、ステップ２００３でホストコンピュータ１
が発行したコマンドを判定する。ステップ２００３にお
いて、ホストコンピュータ１が発行したコマンドが特殊
ライトコマンドである場合には、ステップ２００５に進
み、特殊ライトコマンド以外の場合には、ステップ２０
０４の通常のコマンド処理を行う。特殊ライトコマンド
とは、フラッシュメモリ２２に修正したジャンプテーブ
ルとモジュールを書き込むためのコマンドである。
コンピュータ１がコマンドをフラッシュメモリ２に発行
された場合、ステップ２００３でホストコンピュータ１
が発行したコマンドを判定する。ステップ２００３にお
いて、ホストコンピュータ１が発行したコマンドが特殊
ライトコマンドである場合には、ステップ２００５に進
み、特殊ライトコマンド以外の場合には、ステップ２０
０４の通常のコマンド処理を行う。特殊ライトコマンド
とは、フラッシュメモリ２２に修正したジャンプテーブ
ルとモジュールを書き込むためのコマンドである。
【００４７】ステップ２００４の通常コマンド処理は、
ホストコンピュータ１がユーザデータを書き込んだり、
読み出したり、またはフラッシュメモリカード２の情報
を読み出したりするためのコマンドであり、ここでは説
明を省略する。ステップ２００４が終了後は、ステップ
２００２に戻り、ホストコンピュータ１からの次のコマ
ンドを待つ。
ホストコンピュータ１がユーザデータを書き込んだり、
読み出したり、またはフラッシュメモリカード２の情報
を読み出したりするためのコマンドであり、ここでは説
明を省略する。ステップ２００４が終了後は、ステップ
２００２に戻り、ホストコンピュータ１からの次のコマ
ンドを待つ。
【００４８】ステップ２００３で特殊ライトコマンドと
判定されると、ステップ２００５において、ホストコン
ピュータ１からデータバッファ２３へのデータ転送をコ
ントローラ２１に設定する。
判定されると、ステップ２００５において、ホストコン
ピュータ１からデータバッファ２３へのデータ転送をコ
ントローラ２１に設定する。
【００４９】次いで、ステップ２００６において、ホス
トコンピュータ１が発行したコマンドに対する準備が整
ったことをコントローラ２１に設定し、ホストコンピュ
ータ１からのデータ転送終了を待つ（ステップ２００
７）。
トコンピュータ１が発行したコマンドに対する準備が整
ったことをコントローラ２１に設定し、ホストコンピュ
ータ１からのデータ転送終了を待つ（ステップ２００
７）。
【００５０】ホストコンピュータ１からのデータ転送が
終了すると、ステップ２００８において、修正ファーム
管理部２２２の修正ファーム有無フラグに対応するデー
タバッファ２３に修正ファームウェア格納部２２１に修
正されたジャンプテーブルとモジュールが格納されてい
ることを示すフラグを書き込む。
終了すると、ステップ２００８において、修正ファーム
管理部２２２の修正ファーム有無フラグに対応するデー
タバッファ２３に修正ファームウェア格納部２２１に修
正されたジャンプテーブルとモジュールが格納されてい
ることを示すフラグを書き込む。
【００５１】その後、ステップ２００９において、デー
タバッファ２３に書き込まれているホストコンピュータ
１からのデータをフラッシュメモリ２２のブロックアド
レスｎの修正ファームウェア格納部２２１に、また、デ
ータバッファ２３の修正ファーム管理部２２２に対応す
るデータをフラッシュメモリ２２のブロックアドレスｎ
の修正ファーム管理部２２２に転送する。
タバッファ２３に書き込まれているホストコンピュータ
１からのデータをフラッシュメモリ２２のブロックアド
レスｎの修正ファームウェア格納部２２１に、また、デ
ータバッファ２３の修正ファーム管理部２２２に対応す
るデータをフラッシュメモリ２２のブロックアドレスｎ
の修正ファーム管理部２２２に転送する。
【００５２】フラッシュメモリ２２へのデータ転送終了
を待ち（ステップ２０１０）、データ転送が終了した
後、ステップ２０１１において、フラッシュメモリ２２
にプログラム開始を設定する。
を待ち（ステップ２０１０）、データ転送が終了した
後、ステップ２０１１において、フラッシュメモリ２２
にプログラム開始を設定する。
【００５３】ステップ２０１２において、フラッシュメ
モリ２２へのプログラムが終了した後に、ステップ２０
０２に戻り、ホストコンピュータ１からの次のコマンド
を待つ。
モリ２２へのプログラムが終了した後に、ステップ２０
０２に戻り、ホストコンピュータ１からの次のコマンド
を待つ。
【００５４】ここで、ファームウェアを修正すること
は、非常に危険な処理である。そこで、フラッシュメモ
リカード２に制御ピンを設定する。ステップ２００３に
おける特殊ライトコマンドの判定において、前記制御ピ
ンも判定に加える。例えば、グランドレベルを示してい
るときには、ホストコンピュータ１が特殊ライトコマン
ドを発行しても、修正ファームウェア格納部２２１およ
び修正ファーム管理部への書き込みを行わないようにす
る。
は、非常に危険な処理である。そこで、フラッシュメモ
リカード２に制御ピンを設定する。ステップ２００３に
おける特殊ライトコマンドの判定において、前記制御ピ
ンも判定に加える。例えば、グランドレベルを示してい
るときには、ホストコンピュータ１が特殊ライトコマン
ドを発行しても、修正ファームウェア格納部２２１およ
び修正ファーム管理部への書き込みを行わないようにす
る。
【００５５】図４に示した電源オン処理モジュールを実
行するマイクロプロセッサ２４のフローチャートの他に
実施例について、図１１を用いて説明する。
行するマイクロプロセッサ２４のフローチャートの他に
実施例について、図１１を用いて説明する。
【００５６】まず、ステップ３００１において、マイク
ロプロセッサ２３およびコントローラ２１の初期設定を
行う。
ロプロセッサ２３およびコントローラ２１の初期設定を
行う。
【００５７】次いで、ステップ３００２では、フラッシ
ュメモリ２２の修正されたファームウェアが格納されて
いるブロックアドレスｎの修正ファーム管理部２２２を
データバッファ２３に転送している。その後、マイクロ
プロセッサ２４は、データバッファ２３に転送された修
正ファーム管理部２２２の修正ファーム有無フラグをリ
ードし、フラッシュメモリ２２のブロックアドレスｎに
修正されたモジュールやジャンプテーブルが格納されて
いるかどうかを確認する（ステップ３００３）。
ュメモリ２２の修正されたファームウェアが格納されて
いるブロックアドレスｎの修正ファーム管理部２２２を
データバッファ２３に転送している。その後、マイクロ
プロセッサ２４は、データバッファ２３に転送された修
正ファーム管理部２２２の修正ファーム有無フラグをリ
ードし、フラッシュメモリ２２のブロックアドレスｎに
修正されたモジュールやジャンプテーブルが格納されて
いるかどうかを確認する（ステップ３００３）。
【００５８】修正されたモジュールやジャンプテーブル
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ３００４、ステップ３００
５そしてステップ３００６を処理する。ステップ３００
４は、フラッシュメモリ２２の修正されたファームウェ
アが格納されているブロックアドレスｎの修正ファーム
ウェア格納部２２１をデータバッファ２３に転送してい
る。ステップ３００５では、データバッファ２３に転送
された修正ファームウェア格納部をＲＡＭ２６にコピー
している。ステップ３００６では、ジャンプテーブルを
ＲＡＭ２６にコピーされた修正ジャンプテーブルに変更
するために、ＲＯＭ３５の初期ジャンプテーブルのアド
レスに対するオフセットを設定している。オフセットを
設定することにより、ＲＯＭ３５の初期ジャンプテーブ
ルの変わりに、ＲＡＭ２６にコピーされた修正ジャンプ
テーブルを使用することが可能になる。ステップ３００
６の後、ステップ３００７に進み、次の処理を行う。
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ３００４、ステップ３００
５そしてステップ３００６を処理する。ステップ３００
４は、フラッシュメモリ２２の修正されたファームウェ
アが格納されているブロックアドレスｎの修正ファーム
ウェア格納部２２１をデータバッファ２３に転送してい
る。ステップ３００５では、データバッファ２３に転送
された修正ファームウェア格納部をＲＡＭ２６にコピー
している。ステップ３００６では、ジャンプテーブルを
ＲＡＭ２６にコピーされた修正ジャンプテーブルに変更
するために、ＲＯＭ３５の初期ジャンプテーブルのアド
レスに対するオフセットを設定している。オフセットを
設定することにより、ＲＯＭ３５の初期ジャンプテーブ
ルの変わりに、ＲＡＭ２６にコピーされた修正ジャンプ
テーブルを使用することが可能になる。ステップ３００
６の後、ステップ３００７に進み、次の処理を行う。
【００５９】修正されたモジュールやジャンプテーブル
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ３００７に進み、次の処理
を行う。
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ３００７に進み、次の処理
を行う。
【００６０】図１２は、修正ファームウェア管理部２２
２の修正ファーム有無フラグが修正ファームウェアが格
納されていないことを示している場合、つまりＲＯＭ２
５に格納されているファームウェアに不具合が発生して
いない場合のファームウェアのフローを図示したもので
ある。
２の修正ファーム有無フラグが修正ファームウェアが格
納されていないことを示している場合、つまりＲＯＭ２
５に格納されているファームウェアに不具合が発生して
いない場合のファームウェアのフローを図示したもので
ある。
【００６１】図１２において、初期モジュール１のモジ
ュールｈを呼び出す個所２５１では、初期ジャンプテー
ブルの２５３を参照し、モジュールｈのアドレスを得
る。２５３は、初期モジュールｈのアドレスを示してい
るので、初期モジュール１から初期モジュールｈに処理
が移る。
ュールｈを呼び出す個所２５１では、初期ジャンプテー
ブルの２５３を参照し、モジュールｈのアドレスを得
る。２５３は、初期モジュールｈのアドレスを示してい
るので、初期モジュール１から初期モジュールｈに処理
が移る。
【００６２】同様に、初期モジュールｋのモジュールｊ
を呼び出す個所２５２では、初期ジャンプテーブルの２
５４を参照し、モジュールｊのアドレスを得る。２５４
は、初期モジュールｊのアドレスを示しているので、初
期モジュールｋから初期モジュールｊに処理が移る。
を呼び出す個所２５２では、初期ジャンプテーブルの２
５４を参照し、モジュールｊのアドレスを得る。２５４
は、初期モジュールｊのアドレスを示しているので、初
期モジュールｋから初期モジュールｊに処理が移る。
【００６３】ここで、修正ファームウェア管理部２２２
の修正ファーム有無フラグが修正ファームウェアが格納
されていることを示している場合、つまりＲＯＭ２５に
格納されているファームウェアに不具合が発生している
場合のファームウェアのフローは、図８と同一である。
の修正ファーム有無フラグが修正ファームウェアが格納
されていることを示している場合、つまりＲＯＭ２５に
格納されているファームウェアに不具合が発生している
場合のファームウェアのフローは、図８と同一である。
【００６４】図４に示した電源オン処理モジュールを実
行するマイクロプロセッサ２４のフローチャートのさら
なる他に実施例について、図１３を用いて説明する。
行するマイクロプロセッサ２４のフローチャートのさら
なる他に実施例について、図１３を用いて説明する。
【００６５】まず、ステップ４００１において、マイク
ロプロセッサ２３およびコントローラ２１の初期設定を
行う。
ロプロセッサ２３およびコントローラ２１の初期設定を
行う。
【００６６】次いで、ステップ４００２では、フラッシ
ュメモリ２２の修正されたファームウェアが格納されて
いるブロックアドレスｎの修正ファーム管理部２２２を
データバッファ２３に転送している。その後、マイクロ
プロセッサ２４は、データバッファ２３に転送された修
正ファーム管理部２２２の修正ファーム有無フラグをリ
ードし、フラッシュメモリ２２のブロックアドレスｎに
修正されたモジュールやジャンプテーブルが格納されて
いるかどうかを確認する（ステップ４００３）。
ュメモリ２２の修正されたファームウェアが格納されて
いるブロックアドレスｎの修正ファーム管理部２２２を
データバッファ２３に転送している。その後、マイクロ
プロセッサ２４は、データバッファ２３に転送された修
正ファーム管理部２２２の修正ファーム有無フラグをリ
ードし、フラッシュメモリ２２のブロックアドレスｎに
修正されたモジュールやジャンプテーブルが格納されて
いるかどうかを確認する（ステップ４００３）。
【００６７】修正されたモジュールやジャンプテーブル
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ４００４する。ステップ４
００４では、ジャンプテーブルをフラッシュメモリ２２
に格納された修正ジャンプテーブルに変更するために、
ＲＯＭ３５の初期ジャンプテーブルのアドレスに対する
オフセットを設定している。オフセットを設定すること
により、ＲＯＭ３５の初期ジャンプテーブルの変わり
に、フラッシュメモリ２２に格納された修正ジャンプテ
ーブルを使用することが可能になる。ステップ４００４
の後、ステップ４００５に進み、次の処理を行う。
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ４００４する。ステップ４
００４では、ジャンプテーブルをフラッシュメモリ２２
に格納された修正ジャンプテーブルに変更するために、
ＲＯＭ３５の初期ジャンプテーブルのアドレスに対する
オフセットを設定している。オフセットを設定すること
により、ＲＯＭ３５の初期ジャンプテーブルの変わり
に、フラッシュメモリ２２に格納された修正ジャンプテ
ーブルを使用することが可能になる。ステップ４００４
の後、ステップ４００５に進み、次の処理を行う。
【００６８】修正されたモジュールやジャンプテーブル
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ４００５に進み、次の処理
を行う。
がフラッシュメモリ２２のブロックアドレスｎに格納さ
れている場合には、ステップ４００５に進み、次の処理
を行う。
【００６９】図１４は、修正ファームウェア管理部２２
２の修正ファーム有無フラグが修正ファームウェアが格
納されていることを示している場合、つまりＲＯＭ２５
に格納されているファームウェアに不具合が発生してい
る場合のファームウェアのフローを図示したものであ
る。また、図１４では、ＲＯＭ２５内の初期モジュール
ｈと初期モジュールｊに不具合が発生したことにより、
初期モジュールｈおよび初期モジュールｊに対する修正
された修正モジュールｈと修正モジュールｊがフラッシ
ュメモリ２２に格納されている。さらに、修正モジュー
ルｈと修正モジュールｊのアドレスを変更するために、
初期ジャンプテーブルに対する修正された修正ジャンプ
テーブルもフラッシュメモリ２２に格納されている。こ
こで、フラッシュメモリ２２は、ランダムな読み出しが
可能なメモリである。
２の修正ファーム有無フラグが修正ファームウェアが格
納されていることを示している場合、つまりＲＯＭ２５
に格納されているファームウェアに不具合が発生してい
る場合のファームウェアのフローを図示したものであ
る。また、図１４では、ＲＯＭ２５内の初期モジュール
ｈと初期モジュールｊに不具合が発生したことにより、
初期モジュールｈおよび初期モジュールｊに対する修正
された修正モジュールｈと修正モジュールｊがフラッシ
ュメモリ２２に格納されている。さらに、修正モジュー
ルｈと修正モジュールｊのアドレスを変更するために、
初期ジャンプテーブルに対する修正された修正ジャンプ
テーブルもフラッシュメモリ２２に格納されている。こ
こで、フラッシュメモリ２２は、ランダムな読み出しが
可能なメモリである。
【００７０】図１４において、初期モジュール１のモジ
ュールｈを呼び出す個所２５１では、修正ジャンプテー
ブルの２２３を参照し、モジュールｈのアドレスを得
る。２２３は、修正モジュールｈのアドレスを示してい
るので、初期モジュール１から修正モジュールｈに処理
が移る。
ュールｈを呼び出す個所２５１では、修正ジャンプテー
ブルの２２３を参照し、モジュールｈのアドレスを得
る。２２３は、修正モジュールｈのアドレスを示してい
るので、初期モジュール１から修正モジュールｈに処理
が移る。
【００７１】同様に、初期モジュールｋのモジュールｊ
を呼び出す個所２５２では、修正ジャンプテーブルの２
２４を参照し、モジュールｊのアドレスを得る。２２４
は、修正モジュールｊのアドレスを示しているので、初
期モジュールｋから修正モジュールｊに処理が移る。
を呼び出す個所２５２では、修正ジャンプテーブルの２
２４を参照し、モジュールｊのアドレスを得る。２２４
は、修正モジュールｊのアドレスを示しているので、初
期モジュールｋから修正モジュールｊに処理が移る。
【００７２】図１３に示すファームウェアの修正方法で
は、図１に示すＲＡＭ２６が必要なくなるので、さらに
低価格なフラッシュメモリカードを提供できる。
は、図１に示すＲＡＭ２６が必要なくなるので、さらに
低価格なフラッシュメモリカードを提供できる。
【００７３】
【発明の効果】以上説明したように、本発明によれば、
フラッシュメモリなどの不揮発性半導体メモリを用いた
記憶装置において、内蔵されるファームウェアの修正を
容易に行うことができ、低価格な記憶装置を提供できる
効果がある。
フラッシュメモリなどの不揮発性半導体メモリを用いた
記憶装置において、内蔵されるファームウェアの修正を
容易に行うことができ、低価格な記憶装置を提供できる
効果がある。
【図１】本発明の一実施例を示す外部記憶装置の構成を
示すブロック図である。
示すブロック図である。
【図２】フラッシュメモリ２２のチップ０における内部
構成を示す図である。
構成を示す図である。
【図３】ＲＯＭ２５に格納されているファームウェアの
内部構成を示す図である。
内部構成を示す図である。
【図４】ＲＯＭ２５に格納されている電源オン処理モジ
ュールを処理するマイクロプロセッサのフローチャート
である。
ュールを処理するマイクロプロセッサのフローチャート
である。
【図５】図４のステップ１００２を処理した後のＲＡＭ
２６の内容を示す図である。
２６の内容を示す図である。
【図６】図４のステップ１００５およびステップ１００
６の処理を行った後のＲＡＭ２６の内容を示す図であ
る。
６の処理を行った後のＲＡＭ２６の内容を示す図であ
る。
【図７】修正ファームウェア管理部２２２の修正ファー
ム有無フラグが修正ファームウェアが格納されていない
ことを示している場合のファームウェアのフロー図であ
る。
ム有無フラグが修正ファームウェアが格納されていない
ことを示している場合のファームウェアのフロー図であ
る。
【図８】修正ファームウェア管理部２２２の修正ファー
ム有無フラグが修正ファームウェアが格納されているこ
とを示している場合のファームウェアのフロー図であ
る。
ム有無フラグが修正ファームウェアが格納されているこ
とを示している場合のファームウェアのフロー図であ
る。
【図９】電源オン処理後のファームウェアを処理するマ
イクロプロセッサ２４にフローチャートである。
イクロプロセッサ２４にフローチャートである。
【図１０】電源オン処理後のファームウェアを処理する
マイクロプロセッサ２４にフローチャートである。
マイクロプロセッサ２４にフローチャートである。
【図１１】他の実施例である電源オン処理モジュールを
実行するマイクロプロセッサ２４のフローチャートであ
る。
実行するマイクロプロセッサ２４のフローチャートであ
る。
【図１２】修正ファームウェア管理部２２２の修正ファ
ーム有無フラグが修正ファームウェアが格納されていな
いことを示している場合のファームウェアのフロー図で
ある。
ーム有無フラグが修正ファームウェアが格納されていな
いことを示している場合のファームウェアのフロー図で
ある。
【図１３】他の実施例である電源オン処理モジュールを
実行するマイクロプロセッサ２４のフローチャートであ
る。
実行するマイクロプロセッサ２４のフローチャートであ
る。
【図１４】修正ファームウェア管理部２２２の修正ファ
ーム有無フラグが修正ファームウェアが格納されている
ことを示している場合のファームウェアのフロー図であ
る。
ーム有無フラグが修正ファームウェアが格納されている
ことを示している場合のファームウェアのフロー図であ
る。
１…ホストコンピュータ、 ２…フラッシュメモリ
カード（記憶装置）、２１…コントローラ、
２２…フラッシュメモリ、２３…データバッファ、
２４…マイクロプロセッサ、２５…ＲＯＭ、
２６…ＲＡＭ。
カード（記憶装置）、２１…コントローラ、
２２…フラッシュメモリ、２３…データバッファ、
２４…マイクロプロセッサ、２５…ＲＯＭ、
２６…ＲＡＭ。
Claims (5)
- 【請求項１】ホストコンピュータが書き込むデータを格
納するための不揮発性半導体メモリと、ファームウェア
が格納されている第１のメモリと、ファームウェアを処
理するためのマイクロプロセッサを有する記憶装置にお
いて、該第１のメモリに格納されているファームウェア
に不具合が発生したときのファームウェアの修正方法で
あって、該第１のメモリに格納されているファームウェ
アに不具合が発生したときには、該不揮発性半導体メモ
リに不具合が発生したファームウェアのモジュール、お
よび不具合が発生したモジュールとの関係を示すジャン
プテーブルが格納され、電源オン処理において、該不揮
発性半導体メモリに該修正されたモジュールとジャンプ
テーブルが格納されている場合には、該不揮発性半導体
メモリから第２のメモリに修正されたファームウェアの
モジュールとジャンプテーブルをロードし、該マイクロ
プロセッサは、該第２のメモリにロードされたジャンプ
テーブルを参照することで、該第１のメモリに格納され
ている不具合が発生したモジュールの変わりに該第２の
メモリにロードされている修正されたモジュールを実行
することを特徴とする記憶装置におけるファームウェア
の修正方法。 - 【請求項２】請求項１に記載の記憶装置におけるファー
ムウェアの修正方法であって、電源オン処理において、
該第１のメモリに格納されているジャンプテーブルを第
２のメモリにコピーし、該不揮発性半導体メモリに修正
されたファームウェアのモジュールが格納されていない
場合には、該マイクロプロセッサは、該第２のメモリに
格納されているジャンプテーブルを参照することで、該
第１のメモリに格納されているファームウェアを実行
し、該不揮発性半導体メモリに修正されたファームウェ
アのモジュールが格納されている場合には、該不揮発性
半導体メモリから第２のメモリに修正されたファームウ
ェアのモジュールとジャンプテーブルをロードし、この
とき該第１のメモリからコピーされたジャンプテーブル
を上書きし、該マイクロプロセッサは、該第２のメモリ
にロードされたジャンプテーブルを参照することで、該
第１のメモリに格納されている不具合が発生したモジュ
ールの変わりに該第２のメモリにロードされている修正
されたモジュールを実行することを特徴とする記憶装置
におけるファームウェアの修正方法。 - 【請求項３】ホストコンピュータが書き込むデータを格
納するための不揮発性半導体メモリと、ファームウェア
が格納されている第１のメモリと、ファームウェアを処
理するためのマイクロプロセッサを有する記憶装置にお
いて、該第１のメモリに格納されているファームウェア
に不具合が発生したときには、該不揮発性半導体メモリ
に不具合が発生したファームウェアのモジュール、およ
び不具合が発生したモジュールとの関係を示すジャンプ
テーブルが格納され、該不揮発性半導体メモリに修正さ
れたファームウェアのモジュールが格納されている場合
には、該不揮発性半導体メモリから修正されたファーム
ウェアのモジュールとジャンプテーブルをロードするた
めの第２のメモリを有し、該第１のメモリに格納されて
いる不具合が発生したモジュールの変わりに該第２のメ
モリに格納されている修正されたモジュールを実行する
ことを特徴とする記憶装置。 - 【請求項４】ホストコンピュータが書き込むデータを格
納するための不揮発性半導体メモリと、ファームウェア
が格納されている第１のメモリと、ファームウェアを処
理するためのマイクロプロセッサを有する記憶装置にお
いて、該第１のメモリに格納されているファームウェア
に不具合が発生したときのファームウェアの修正方法で
あって、該第１のメモリに格納されているファームウェ
アに不具合が発生したときには、該不揮発性半導体メモ
リに不具合が発生したファームウェアのモジュール、お
よび不具合が発生したモジュールとの関係を示すジャン
プテーブルが格納され、電源オン処理において、該不揮
発性半導体メモリに修正されたファームウェアのモジュ
ールが格納されている場合には、該マイクロプロセッサ
は、該不揮発性半導体メモリに格納されているジャンプ
テーブルを参照するように切り替え、該マイクロプロセ
ッサは、該不揮発性半導体メモリに格納されているジャ
ンプテーブルを参照することで、該第１のメモリに格納
されている不具合が発生したモジュールの変わりに該不
揮発性半導体メモリに格納されている修正されたモジュ
ールを実行することを特徴とする記憶装置におけるファ
ームウェアの修正方法。 - 【請求項５】ホストコンピュータが書き込むデータを格
納するための不揮発性半導体メモリと、ファームウェア
が格納されているメモリと、ファームウェアを処理する
ためのマイクロプロセッサを有する記憶装置において、
該ファームウェアに不具合が発生したときには、該不揮
発性半導体メモリに不具合が発生したファームウェアの
モジュール、および不具合が発生したモジュールとの関
係を示すジャンプテーブルが格納され、該不揮発性半導
体メモリに修正されたファームウェアのモジュールが格
納されている場合には、該メモリに格納されている不具
合が発生したモジュールの変わりに該不揮発性半導体メ
モリに格納されている修正されたモジュールを実行する
ことを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10068102A JPH11265283A (ja) | 1998-03-18 | 1998-03-18 | 記憶装置におけるファームウェアの修正方法及び記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10068102A JPH11265283A (ja) | 1998-03-18 | 1998-03-18 | 記憶装置におけるファームウェアの修正方法及び記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11265283A true JPH11265283A (ja) | 1999-09-28 |
Family
ID=13364053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10068102A Pending JPH11265283A (ja) | 1998-03-18 | 1998-03-18 | 記憶装置におけるファームウェアの修正方法及び記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11265283A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005173746A (ja) * | 2003-12-09 | 2005-06-30 | Yokogawa Electric Corp | メモリ装置及びメモリ装置のアクセス方法 |
| JP2005332221A (ja) * | 2004-05-20 | 2005-12-02 | Renesas Technology Corp | 記憶装置 |
| US6996005B2 (en) | 2003-02-26 | 2006-02-07 | Renesas Technology Corp. | Nonvolatile memory card |
| US7002853B2 (en) | 1999-02-26 | 2006-02-21 | Renesas Technology Corp. | Memory card having a buffer memory for storing testing instruction |
| JP2006120082A (ja) * | 2004-10-25 | 2006-05-11 | Toshiba Corp | メモリカード、半導体装置、及びメモリカードの制御方法 |
| CN100412893C (zh) * | 2001-09-13 | 2008-08-20 | 株式会社瑞萨科技 | 存储卡 |
| US8195868B2 (en) | 2003-10-17 | 2012-06-05 | Renesas Electronics America Inc. | Method and apparatus for smart memory pass-through communication |
| WO2018150820A1 (ja) * | 2017-02-17 | 2018-08-23 | 日立オートモティブシステムズ株式会社 | 情報処理装置 |
-
1998
- 1998-03-18 JP JP10068102A patent/JPH11265283A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7002853B2 (en) | 1999-02-26 | 2006-02-21 | Renesas Technology Corp. | Memory card having a buffer memory for storing testing instruction |
| US7292480B2 (en) | 1999-02-26 | 2007-11-06 | Renesas Technology Corp. | Memory card having buffer memory for storing testing instruction |
| US7440337B2 (en) | 1999-02-26 | 2008-10-21 | Renesas Technology Corp. | Nonvolatile semiconductor memory apparatus having buffer memory for storing a program and buffering work data |
| US7908424B2 (en) | 2001-09-13 | 2011-03-15 | Renesas Electronics Corporation | Memory card and data rewriting method |
| CN100412893C (zh) * | 2001-09-13 | 2008-08-20 | 株式会社瑞萨科技 | 存储卡 |
| US6996005B2 (en) | 2003-02-26 | 2006-02-07 | Renesas Technology Corp. | Nonvolatile memory card |
| US7298649B2 (en) | 2003-02-26 | 2007-11-20 | Renesas Technology Corp. | Nonvolatile memory card |
| CN100367306C (zh) * | 2003-02-26 | 2008-02-06 | 株式会社瑞萨科技 | 非易失性存储卡 |
| US7483297B2 (en) | 2003-02-26 | 2009-01-27 | Renesas Technology Corp. | Nonvolatile memory card |
| US8195868B2 (en) | 2003-10-17 | 2012-06-05 | Renesas Electronics America Inc. | Method and apparatus for smart memory pass-through communication |
| JP2005173746A (ja) * | 2003-12-09 | 2005-06-30 | Yokogawa Electric Corp | メモリ装置及びメモリ装置のアクセス方法 |
| JP2005332221A (ja) * | 2004-05-20 | 2005-12-02 | Renesas Technology Corp | 記憶装置 |
| US7379334B2 (en) | 2004-10-25 | 2008-05-27 | Kabushiki Kaisha Toshiba | Memory card, semiconductor device, and method of controlling memory card |
| US7898862B2 (en) | 2004-10-25 | 2011-03-01 | Kabushiki Kaisha Toshiba | Memory card, semiconductor device, and method of controlling memory card |
| US7639538B2 (en) | 2004-10-25 | 2009-12-29 | Kabushiki Kaisha Toshiba | Memory card, semiconductor device, and method of controlling memory card |
| JP2006120082A (ja) * | 2004-10-25 | 2006-05-11 | Toshiba Corp | メモリカード、半導体装置、及びメモリカードの制御方法 |
| WO2018150820A1 (ja) * | 2017-02-17 | 2018-08-23 | 日立オートモティブシステムズ株式会社 | 情報処理装置 |
| JPWO2018150820A1 (ja) * | 2017-02-17 | 2019-07-18 | 日立オートモティブシステムズ株式会社 | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4534498B2 (ja) | 半導体装置およびその起動処理方法 | |
| JP2990181B1 (ja) | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 | |
| US20060107031A1 (en) | Portable terminal | |
| US8719492B1 (en) | Non-volatile storage module having magnetic random access memory (MRAM) with a buffer window | |
| US6546517B1 (en) | Semiconductor memory | |
| US20100169546A1 (en) | Flash memory access circuit | |
| US8555050B2 (en) | Apparatus and method thereof for reliable booting from NAND flash memory | |
| JP2005071303A (ja) | プログラム起動装置 | |
| JP4829370B1 (ja) | メモリ制御装置、メモリ装置および停止制御方法 | |
| US7096351B2 (en) | Single-chip microcomputer and boot region switching method thereof | |
| JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
| WO2020199242A1 (zh) | 存储器和其电子装置及其测试系统、测试方法和应用方法 | |
| JP2004220068A (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
| US20070180205A1 (en) | Data copy device | |
| JPH0476681A (ja) | マイクロコンピュータ | |
| CN107168650B (zh) | 一种对bios的存储器中的数据的处理方法及装置 | |
| JP2008065725A (ja) | Ｎａｎｄ型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法 | |
| TWI417888B (zh) | An embedded chip system, a method for burning a wafer, and a computer program product | |
| JP2853593B2 (ja) | ダウンロード装置 | |
| JPH11353120A (ja) | 磁気ディスク装置およびライトデータのバックアップ方法 | |
| JP2001147863A (ja) | フラッシュメモリ書き替え装置 | |
| JPS63278162A (ja) | 情報処理装置におけるエラ−訂正装置 | |
| JPH11338690A (ja) | フラッシュメモリ、ファームウエア使用システム装置およびファームウエア書き換え方法 | |
| JP2003288215A (ja) | 情報処理装置 | |
| JP2007188372A (ja) | ディスクアレイコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050906 |