JPS5856165A - レコ−ド更新方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は中央処理装置からの指令により外部記憶装置に
対するデータの省電込み／読み出し制御を行なう外部記
憶制御装置を備えた情報処理システムにおけるレコード
更新方式に関する。

一般に外部記憶装置を備えた情報処理システムは第１図
に示されるようになっている。図中、１は中央処理装置
（以下、ＣＰＵと称する）、２は主記憶装置（以下、主
メモリと称する＼Ｊ１は離党ディスク装置などの外部記
憶装置（以下、外部メモリと称する）である。４はＣＰ
Ｕ　１からＯ指令によシ外部メモリ３を制御してデータ
の會き込み／耽み出しを行なう外部記憶制御装置（以下
、単に制御装置と称する）である。５はＤＭＡ　（Ｄｉ
ｒｓｃｔ　Ｍｅｍｏｒｙ　Ａ＠ｅｓｉｓ　）パス、ｌは
入出力パス、７は入出力パス６に接続される蕾報装蓋で
ある。警報装置７はシステムに供給される各電源を監視
し、電源異常検出時にその旨を制御装置４などに通知す
る。

このようなシステムにおいて制御装置４は、ＣＰＵ　１
からレコード更新の指令が与えられると、指定されたレ
コード更新情報をＤＭＡ・櫂ス５を介して主メモリ２か
ら順次読み出し、外部メモリ３に書き込む。ここでレコ
ードとはプログラムで意味づけされ九情報量であシ、外
部メモリ３の記憶単位であるたとえばセクタの集合から
なるものである。制御装置４がレコード更新動作中に電
源が異常とｌυ、その旨が警報装置ｒから制御装置４に
通知されると、制御装置４はレコード更新動作すなわち
外部メモリ３に対する書き込み動作を停止する。この場
合、書き込み動作の停止の仕方に次に示す、ように一般
に２つの方式がある。

■　電源異常が通知された時点で即座に書き込みを停止
する。

■　（レコードの更新は時間的に不可能であるため）電
源異常が通知された時点において書き込み中のセクタま
で処理を実行し友後、書き込みを停止する。

しかし、このような従来の方式では、電源復帰後に次の
ような問題が生じる欠点があった。

すなわち電源復Ｍ後に外部メモリ３から上述したレコー
ドを読み出した場合、■の方式では書き込みが停止され
九セクタの誤シ制御符号であるＣＲＣ（Ｃｙｃｌｉｃ　
Ｒ＠ｄｕｎｄａｎ＠ｙ　Ｃｈｅｃｋ　）情報が更新され
ない九めＣＲＣエラーとなυシステムとしての動作が行
なわれない。また■の方式ではＣＲＣエラーとならない
が、レコードの一部が更新されていないためシステムと
しての正常な動作が保障されない。そして、上述の如き
不都合を防ぐためには、プログラムで外部メモリ１の記
録単位であるセクタを意識してセクタ毎に何らかの操作
を施さねばならなかつ九。との場合、プログラムが検線
となシ、ＣＰＵ１の負担が増加シテシステムのスルーグ
ツトが低下する問題があった。

本発明は上記事情に鑑みてなされたものでその目的は、
外部記憶装置（外部メモリ）に対するレコードの更新中
に電源異常が発生しても、システムのスルーグツトを犠
牲にすることなしに正しいレコード更新が保障できるレ
コード更新方式を提供することにある。

以下、本発明の一実施例を図面を参照して説明する。な
お、第１図と同一部分には同一符号を付して詳細な説明
を省略する。第２図において、２１は新規な制御１鋏置
（外部記憶制御装置）、２２はこの制御装置ＪＪＫよっ
て制御される不揮発性記憶装置（以下、不揮発性メモリ
と称する）である。不揮発性メモリ２２は、リード／ラ
イ）７能な半導体不揮発性メモリでｉｂシ、第３図に示
されるように外部メモリ３のアドレスが保存される固定
領域人（たとえばに番地に対応）、未更新レコードのレ
コード長り、が保存される固定領域Ｂ（たとえばに＋１
番地に対応）、および外部メモリ３に対するレコード更
新情報の少なくとも一部が保存される固定領域Ｃ（たと
えばに＋３番地からｋ　十ｎ番地に対応）を有している
。

制御装置２１は外部メモリ３に対するレコード更新に際
し、不揮発性メモリ２２のに番地にこれからレコード更
新すべき外部メモリ３の先頭アドレスを書き込むととも
に、不揮発性メモリ２２のに＋１番地に未更新レコード
のレコード長し、を書き込むようになっている。そして
、制御装置２ノは、通常状態において外部メモリ３に１
セクタ分のレコード更新情報を書き込むごとに、不揮発
性メモリ２２のに番地およびに＋１番地の内容を更新す
るようになっている。

また制御装ｆｌｘｌは外部メモリ３にレコード更新情報
を書舞込む際に、当該レコード更新情報を不揮発性メモ
リ２２０に＋３番地から順次書き込む動作を行ない、こ
の動作を１セクタ分のレコード更新を単位として繰シ返
すようになっている。また制御装置２１は警報装置７か
ら電源異常が通知された場合に外部メモリ３に対する書
き込みを停止する一方、不揮発性メモリ２２に対する書
き込みを残シのレコード更新情報に対して続行する。

次に本発明一実施例の動作を説明する。まず通？ｔｏレ
コード更新動作について説明する。

ＣＰＵ　Ｊはレコード更新の必要性が発生すると、制御
装置２１に対してレコード更新指令を出力し、外部メモ
リ３におけるレコード更新の開始位置を示すアドレス、
更新すべきレコード未更新レコードのレコード長り０、
および主メ毫す２におけるレコード更新情報の格納先先
験アドレスを与える。制御装置２１１ｄＣＰＵ１からの
指令によって起動され、ＣＰＵＪから与えられる外部メ
モリ３における上記アドレス、レコード長Ｌ１・ および上記格納先先頭アドレスを図示せぬたとえばカウ
ンタレジスタにそれぞれ保持するとともに、上記外部メ
モリ３における上記アドレスおよび上記レコード長り、
を不揮発性メモリ２２のそれぞれに番地、に＋１番地に
保存する。次に、制御装置２１は上記格納先先頭アドレ
スを用い、指定されたレコード更新情報を主メモリ２か
らＤＭＡパス５を経由して順次読み出す。そして、制御
装置２１は仁のレコード更新情報を外部メモリ３に書き
込むとともに、不揮発性メモリ２２のに＋３番地から拳
に書き込む。この場合、不揮発性メモリ２２の動作速度
は外部メモリ３の動作速度に比較して著しく速いため、
制御装置２ノによる外部メモリ３に対する書き込み（ア
クセル）動作速［は第１図の構成の場合と＃１ぼ同程度
である。

制御装置２１は、外部メモリ３（および不揮発性メモリ
２２）に対する書き込み動作を１セクタ分のレコード更
新情報について実行すると、誼情報のＣＲＣ情報を算出
し、外部メモリ３の後続する領域に書き込む。次に制御
装置２１は自身が保持している外部メモリ３のアドレス
を更新しく次のセクタのアドレスとし）、この更新アド
レスおよび未更新レコードのレコード長ＬＡを不揮発性
メモリ２２のそれぞれに番地、に＋１番地に書き込む。

そして、制御装置２１は、再び主メモリ２から後続する
レコード更新情報を順次読み出して外部メモリ３の後続
するセクタ（上記更新アドレスで示されるアドレス）に
書き込むとともに、当該レコード更新情報を不揮発性メ
モリ２２０に＋３番地から）１１１に書き込む。

そして制御装置２１は、上述した書き込み動作を１セク
タ分のレコード更新情報について実行すると、前述した
ようＫ　ＣＲＣ情報の算出、ＣＲＣ情報の書き込み、不
揮発性メモリ２２０に番地およびに＋１番地の内容の更
新を行なう。これらの動作は、レコード更新が全て終了
するまで繰シ返し行なわれる。

次にレコード更新中に電源異常が発生した場合について
説明するｇ九とえば最初の１セクタ分のレコード更新が
終了し、次の１セクタ分のレコード更新中にシステムへ
の供給電源に異常（電源オフ）が発生したものとする。

警報装置１は電源異常を検出し、その旨を制御装置２１
等に通知する。周知のようにシステムへの供給電源に異
常が発生しても、主メモリｊ、ＤＭＡパス５および制御
装置２１などにはこの時点から更に一定時間ｔが経過す
るまでは正常に電源が供給される。

制御装置２１は警報装置７からの電源異常通知に応じて
外部メモリ３への書き込み動作を停止し、不揮発性メモ
リ２２への書き込みのみ続行する。そして制御装置２１
は、上記一定時間ｔの間に残シのレコード更新情報を主
メモリ２から読み出して不揮発性メモリ２２０に＋３番
地から始まる固定領域Ｃ内の後続する位置よ〉全て書き
込むと、電源異常処理情報Ｒを不揮発性メモリ２２０に
＋２番地に書き込む。ここで、前述したようにＣＰＵ　
１から与えられた更新すべきパレコード更新情報のレコ
ード長はＬｏ、１セクタ分のレコード更新情報の書き込
み後の未更新レコードのレコード長はＬｌである。そし
て、１セクタ分のレコード更新情報の書き込み後の外部
メモリ３における更新アドレスをＡＤＲＪとすると、電
源異常通知時ｔ１における主メモリ２、外部メモリ３、
および不揮発性メモリ２２のメモリマッグは第４図に示
される通シとなる。

また、電源異常処理情報Ｒが不揮発性メモリＪＪＫＩＩ
込まれ九時点における主メモリ２、外部メモリ３、およ
び不揮発性メモリ２２のメモリマツプは第５図に示され
る通シとなる。

次に電源が復帰して外部メモリ３が動作可能となると、
制御装置２１は不揮発性メモリ２２０に＋２番地の内容
を読み出す。このに＋２番地の内容が電源異常処理情報
Ｒであることは明らかである。制御装置２１紘上記に＋
２番地の内容が電源異常処理情報Ｒであることを確認す
ると、不揮発性メモリ２２０に−）−３９地（固定領域
Ｃの先頭位置）から順次その記憶内容（未更新のレコー
ド更新情報）を読み出し、不揮発性メモリ２２０に番地
、に＋１番地にそれぞれ書き込まれている外部メモリ３
のアドレスＡＤＲ１、未更新レコードのレコード長Ｌｌ
に基づいて外部メモリ３に書き込む。そして、上記レコ
ード長Ｌ１で示されるレコード更新情報の書き込みが終
了すると、制御装置２１は不揮発性メモリ２２を初期化
する。こうすることによシミ源復帰時に制御装ｆｋ２１
が前述の動作を再度実行してしまう誤動作を防止するこ
とができる。制御装置２１は不揮発性メモリ２２を初期
化した後、ＣＰＵ　１に対して動作可能となったことを
通知する。このような状態でＣｉ’Ｕ　７からの指令に
よシ外部メモリ３からレコード長Ｌ０のレコードが読み
出された場合、上述したようＫＣＰＵ　Ｊによって指定
されたレコード更新が確実に行なわれているため、シス
テムとしての正常な動作が保障される。しかもレコード
更新に際し、ＣＰＵＪは単に指令を与えるだけでよく、
セクタ毎に何らかの操作を施す必要がないため、！ログ
ラムが複雑になる恐れがない。

すなわち本発明のレコード更新方式によれば、外部記憶
装置（外部メモリ）に対するレコードの更新中に電源異
常が発生してもシステムのスルー！、トを犠牲にするこ
となしに正しいレコード更新が保障できる。

【図面の簡単な説明】

第１図は従来の情報処理システムの構成を示すｆ口、り
図、第２図は本発明が適用される情報処理システム〇一
実施例を示すブロック図、第３図は上記実施例における
不揮発性記憶装置のメモリマツプの一例を示す図、第４
図および第５図は動作を説明するための本ので、主記憶
装置と外部記憶装置と不揮発性記憶装置の各メモリマツ
プの対応関係の一例を示す図である。 １・・・中央処理装置（ＣＰＵ）、Ｊ−・・主記憶装置
（主メモリ）、３・・・外部記憶装置（外部メモリ）、
４．２１・・・外部記憶制御装置、１・・・警報装置、
２２−・・不揮発性記憶装置（不揮発性メモリ）。

Claims (2)

【特許請求の範囲】
1. （１）中央処理装置からの指令によ）外部記憶装置を制
   御してデータの書き込み／読み出しを行なう外部記憶制
   御装置を備えた情報処理システムにおいて、この情報処
   理システムに供給される電源を監視し、電源異常を上記
   外部記憶制御装置に通知する警報装置と、上記外部記憶
   制御装置によって制御され、上記外部記憶装置に格納さ
   れているレコードの更新時に、該当するレコード更新情
   報の少なくと本一部が書き込まれる特定領域を有する不
   揮発性記憶装置とを具備し、上記外部記憶制御装置は、
   レコード更新において上記主記憶装置からレコード更新
   情報を順次読み出して上記外部記憶装置に書き込むとと
   もに、このレコード更新情報を上記不揮発性記憶装置の
   特定領域の先頭位置から順次書き込て繰シ返し、上記警
   報装置から電源異常が通知された際には少なくとも上記
   不揮発性記憶装置に対して未更新のレコード更新情報の
   書き込みを続行し、電源復帰の際には上記不揮発性記憶
   装置の特定領域の先頭位置より順次書き込まれているレ
   コード更新情報を、上記外部記憶装置内の電源異常通知
   時において書き込み済みの最新の上記一定量のレコード
   更新情報の書き込み領域に後続する位置から順次書き込
   むことを特徴とするレコード更新方式。
2. （２）　　上記外部記憶制御装置はレコード更新に際し
   、上記外部記憶装置の書き込み先頭アドレスおよび未更
   新レコードのレコード長を上記不揮発性記憶装置の固定
   領域に保存するとともＫ、通常状態では上記一定量のレ
   コード更新情報の書き込みが終了するごとに上記書き込
   み先験アドレスおよび未更新レコードのレコード長を更
   新する処理を繰シ返すことを特徴とする特許請求の範囲
   第１項記載のレコード更新方式。