JP3070512B2 - メモリシステムの初期化診断方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はメモリシステムの初
期化診断方法に関し、特に情報処理システムにおいてＤ
ＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）により構成されたメモリチップを搭載す
るメモリシステムの初期化診断方法に関する。

【０００２】

【従来の技術】誤り訂正機能を有するメモリシステムに
おいては、情報処理システムの電源投入時に記憶内容が
不確定となっているため、データビットと検査ビットと
の関係を初期化する必要があり、メモリ初期化が実行さ
れている。

【０００３】従来、この種のメモリ初期化方法では、全
アドレスに対して順番にデータ書き込みを実施してい
る。データの書き込み指示は、情報処理システムの起動
時の初期診断プログラムに含まれており、ＣＰＵ（Ｃｅ
ｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）がメモ
リシステムの全アドレスに対して順にデータ書き込み指
示を実行する。もしくは、メモリ初期化用にアドレス発
生回路，データ発生回路等を用意し、メモリシステムの
初期化を実施している。

【０００４】従来のメモリ初期化方法の一例が、特開昭
６２−２２２４９５号公報に記載されている。この公報
に記載されたメモリ初期化方法は、定データに冗長符号
を付加してメモリ回路に連続的に書き込んで初期設定を
行うことにより、メモリ回路内のデータを高速に初期化
し、冗長符号の生成およびエラー検出回路の初期診断開
始を早める方法である。

【０００５】図６は、従来のメモリ初期化方法が適用さ
れたメモリシステム１０１の一例を示すブロック図であ
る。このメモリシステム１０１は、メモリ回路１１２
と、アクセス制御回路１１４と、アドレス処理回路１１
５と、定データを発生する定データ発生回路１１６と、
電源投入直後にメモリライトアクセスを連続的に発生す
る初期設定制御回路１２０と、メモリライトアクセスが
連続的に発生したときに定データ発生回路１１６より出
力される定データに冗長符号を付加してメモリ回路１１
２内のアドレスカウンタの示すアドレスに書き込みを行
うデータ処理回路１１９と、リフレッシュサイクルを制
御するリフレッシュ制御回路１１８とから構成されてい
た。

【０００６】このようなメモリシステム１０１では、電
源投入直後は、パワーオンリセットにより初期設定制御
回路１２０が起動され、連続したメモリライトがアクセ
ス制御回路１１４に対して出力される。データ処理回路
１１９は、定データ発生回路１１６より出力される定デ
ータを読み出し冗長符号を付加してメモリ回路１１２内
のアドレスカウンタで示されるアドレスに書き込む。こ
のように定データに冗長符号を付加し、連続的にメモリ
回路１１２に書き込むことで初期設定が高速化され、初
期診断開始を早めることができる。

【０００７】

【発明が解決しようとする課題】上述した従来の技術の
第１の問題点は、記憶容量の大容量化に伴い、情報処理
システムの起動時において初期化および診断に占めるメ
モリ初期化動作の所要時間が増大しているということで
ある。その理由は、メモリシステムの全アドレスに対し
て順番にメモリ初期化動作を実行していることにある。
また、近年の情報処理システムの高性能化に伴って大容
量のメモリシステムが要求されており、ますますメモリ
システムの容量が増える傾向にある。

【０００８】

【０００９】本発明の目的は、ＤＲＡＭで構成されたメ
モリチップを搭載し、リフレッシュサイクルを停止する
ことによりメモリの初期化を実施するメモリシステムに
おいて、メモリの初期化が確実に行われたことを検証す
るためのメモリシステムの初期化診断方法を提供するこ
とにある。

【００１０】

【００１１】

【００１２】

【００１３】

【課題を解決するための手段】本発明のメモリシステム
の初期化診断方法は、ＤＲＡＭで構成されたメモリチッ
プを搭載し、リフレッシュサイクルを停止することによ
り前記メモリチップの初期化を実施するメモリシステム
の初期化診断方法において、メモリをリードする第１の
メモリリード工程と、リードデータのエラーを検出する
第１のデータエラー検出工程と、リードデータが初期化
データと一致するかどうかを判定する第１の初期化デー
タ判定工程と、リードデータが初期化データと一致しな
かったときにメモリに初期化データをライトする初期化
データライト工程と、初期化データをライトしたメモリ
のデータをリードする第２のメモリリード工程と、リー
ドデータのエラーを検出する第２のデータエラー検出工
程と、リードデータが初期化データと一致するかどうか
を判定する第２の初期化データ判定工程と、リードデー
タが初期化データと一致しなかったときにメモリを含む
ブロックを不良メモリブロックとする不良メモリブロッ
ク決定工程とを含むことを特徴とする。

【００１４】また、本発明のメモリシステムの初期化診
断方法は、ＤＲＡＭで構成されたメモリチップと、デー
タバスと前記メモリチップとのデータのやり取りおよび
誤り訂正機能を持つデータ制御回路と、アドレスバスの
指示アドレスから前記メモリチップに対してのアドレス
を出力するアドレス制御回路と、リフレッシュサイクル
を制御できる機能を備え、制御信号線から前記メモリチ
ップへのアクセスを指示するアクセス制御回路と、この
アクセス制御回路に前記メモリチップのリフレッシュを
指示するリフレッシュ制御回路と、電源投入時あるいは
メモリシステムの初期化動作時に前記リフレッシュ制御
回路および前記アクセス制御回路を制御して、一定時間
リフレッシュ動作を停止させ、その間は外部からの前記
メモリチップへのアクセスを禁止させる初期動作制御回
路とを有し、リフレッシュサイクルを停止することによ
り前記メモリチップの初期化を実施するメモリシステム
の初期化診断方法において、メモリをリードする第１の
メモリリード工程と、リードデータのエラーを検出する
第１のデータエラー検出工程と、リードデータが初期化
データと一致するかどうかを判定する第１の初期化デー
タ判定工程と、リードデータが初期化データと一致しな
かったときにメモリに初期化データをライトする初期化
データライト工程と、初期化データをライトしたメモリ
のデータをリードする第２のメモリリード工程と、リー
ドデータのエラーを検出する第２のデータエラー検出工
程と、リードデータが初期化データと一致するかどうか
を判定する第２の初期化データ判定工程と、リードデー
タが初期化データと一致しなかったときにメモリを含む
ブロックを不良メモリブロックとする不良メモリブロッ
ク決定工程とを含むことを特徴とする。

【００１５】

【００１６】

【００１７】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１８】図２は、本発明のメモリシステムの初期化
診断方法の前提となる情報処理システムの概略構成を示
すブロック図である。この情報処理システムは、ＣＰＵ
４０がバス等を介してメモリシステム１およびＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）５０に接続されて
いる。ＲＯＭ５０には、初期診断プログラム６０等が格
納されている。なお、初期診断プログラム６０を格納す
る記録媒体は、ＲＯＭ５０に限られず、磁気ディスク，
その他の記録媒体であってもよい。

【００１９】図１は、本発明の一実施の形態に係る初期
化診断方法が適用されるメモリシステム１の構成を示す
ブロック図である。このメモリシステム１は、ＤＲＡＭ
で構成されたメモリチップ２０と、データバス１０とメ
モリチップ２０とのデータのやり取りおよび誤り訂正機
能を持つデータ制御回路２１と、アドレスバス１２の指
示アドレスからメモリチップ２０に対してのアドレスを
出力するアドレス制御回路２２と、メモリシステム１へ
の制御信号線１１からメモリチップ２０へのアクセスを
指示するアクセス制御回路２３と、アクセス制御回路２
３にメモリチップ２０のリフレッシュを指示するリフレ
ッシュ制御回路２４と、電源投入時あるいはメモリシス
テム１の初期化動作時にリフレシュ制御回路２４および
アクセス制御回路２３を制御する初期動作制御回路２と
から構成されている。

【００２０】メモリシステム１は、データバス１０と、
制御信号線１１と、アドレスバス１２とに接続されてお
り、情報処理システムのデータやプログラムを格納す
る。

【００２１】データバス１０，制御信号線１１およびア
ドレスバス１２は、情報処理システムの上位（ＣＰＵ４
０）へと接続されており、それぞれデータの転送，メモ
リに対する制御指示およびアドレスの指定を行う。

【００２２】メモリチップ２０は、ＤＲＡＭにより構成
されており、情報処理システムのデータやプログラムを
保持する。

【００２３】データ制御回路２１は、データバス１０
と、メモリチップ２０と、アクセス制御回路２３とに接
続されている。データ制御回路２１は、データの読み出
し時には、メモリチップ２０からデータを読み出し、誤
り訂正機能によりエラー検出および可能ならばエラー訂
正を実施し、データバス１０へ読み出しデータとして出
力する。また、データ制御回路２１は、データの書き込
み時には、データバス１０から入力されたデータに対し
誤り訂正機能が正常に機能するように検査ビットを付加
して、メモリチップ２０へデータビットおよび検査ビッ
トを書き込む。

【００２４】アドレス制御回路２２は、アドレスバス１
２と、メモリチップ２０と、アクセス制御回路２３とに
接続されている。アドレス制御回路２２は、メモリシス
テム１へのデータの読み出しまたは書き込みアドレスを
アドレスバス１２から入力し、メモリチップ２０内の特
定位置を示すようにメモリチップ２０に対してアドレス
を指示して出力する。

【００２５】アクセス制御回路２３は、制御信号線１１
と、メモリチップ２０と、データ制御回路２１と、アド
レス制御回路２２と、リフレッシュ制御回路２４と、初
期動作制御回路２とに接続されている。アクセス制御回
路２３は、制御信号線１１からの指示に従い、データ制
御回路２１と、アドレス制御回路２２と、メモリチップ
２０とを制御し、データの読み出しおよび書き込みを実
施する。また、アクセス制御回路２３は、リフレッシュ
制御回路２４からの指示に従い、ＤＲＡＭで構成されて
いるメモリチップ２０のリフレッシュ動作を実施する。
さらに、アクセス制御回路２３は、初期動作制御回路２
から指示するリフレシュサイクル停止によるメモリ初期
化の期間において、メモリシステム１へのアクセス要求
を受け付けない。

【００２６】リフレッシュ制御回路２４は、アクセス制
御回路２３と、初期動作制御回路２とに接続されてい
る。リフレッシュ制御回路２４は、情報処理システムの
通常動作時においては、メモリチップ２０を構成してい
るＤＲＡＭのデータの保持に必要なリフレッシュ間隔を
満足する時間で定期的にリフレッシュサイクルを起動す
るように、リフレッシュサイクルの起動要求をアクセス
制御回路２３に対して出力する。また、リフレッシュ制
御回路２４は、電源投入時のメモリ初期化動作時には、
初期動作制御回路２からリフレッシュサイクル停止によ
るメモリ初期化の指示がある場合には、リフレッシュサ
イクルの起動要求をアクセス制御回路２３に対して出力
しない。

【００２７】初期動作制御回路２は、タイマ回路３０
と、電源確定検出回路３１とからなり、リフレッシュ制
御回路２４と、アクセス制御回路２３とに接続されてい
る。初期動作制御回路２は、電源投入時のメモリ初期化
実行を一定時間リフレッシュサイクルを停止することに
より実施するために、リフレッシュ制御回路２４とアク
セス制御回路２３とにリフレッシュサイクル停止による
メモリ初期化指示信号Ｂ（図３参照）を出力する。

【００２８】タイマ回路３０は、電源確定検出回路３１
と、リフレッシュ制御回路２４と、アクセス制御回路２
３とに接続されている。タイマ回路３０は、電源投入時
に電源電圧の安定を検出する電源確定検出回路３１から
の電源確定信号Ａ（図３参照）の出力を受け、リフレッ
シュサイクル停止によるメモリ初期化指示信号Ｂ（図３
参照）をリフレッシュ制御回路２４とアクセス制御回路
２３とに対して出力する。

【００２９】図３は、メモリ初期化指示信号Ｂ等の出力
を示すタイミングチャートである。図３において、電源
確定信号Ａは電源確定検出回路３１から出力される信
号、メモリ初期化指示信号Ｂはタイマ回路３０から出力
される信号、リフレッシュサイクル起動要求信号Ｃはリ
フレッシュ制御回路２４から出力される信号、アクセス
制御信号Ｄはアクセス制御回路２３から出力される信号
である。時刻Ｔ０に電源が投入され、電源確定により電
源確定信号Ａがイネーブルになると、一定のリフレッシ
ュサイクルの停止時間後の時刻Ｔ１にメモリ初期化指示
信号Ｂをディセーブルする。時刻Ｔ１以降は、通常のメ
モリ制御動作となり、制御信号によるリード，ライトお
よびリフレッシュ動作が実行される。

【００３０】図４および図５を参照すると、初期化診断
プログラム６０のシステムメモリ診断処理は、診断メモ
リ先頭アドレスセットステップＡ１と、メモリリードス
テップＡ２と、データエラー検出ステップＡ３と、リー
ドデータ＝初期化データ判定ステップＡ４と、最終アド
レス判定ステップＡ５と、次アドレスセットステップＡ
６と、初期化データライトステップＢ１と、メモリリー
ドステップＢ２と、データエラー検出ステップＢ３と、
リードデータ＝初期化データ判定ステップＢ４と、不良
メモリブロック決定ステップＢ５とからなる。

【００３１】次に、このように構成された本実施の形態
に係るメモリシステムの初期化診断方法についてメモリ
システム１の動作とともに説明する。

【００３２】通常の動作状態のときは、データ制御回路
２１，アドレス制御回路２２およびアクセス制御回路２
３により、メモリチップ２０に対してデータの読み出し
および書き込みを実施している。また、ＤＲＡＭで構成
されているメモリチップ２０は、リフレッシュ制御回路
２４の指示に応じてアクセス制御回路２３により定期的
にリフレッシュサイクルが実行されている。

【００３３】電源投入時は、電源確定検出回路３１によ
り電源電圧の安定した確定状態を検出し、電源確定信号
Ａをタイマ回路３０へ通知する。

【００３４】タイマ回路３０は、電源確定検出回路３１
からの電源確定信号Ａを受け、電源投入時に電源電圧が
安定に確定した後に一定時間が経過するまで、リフレッ
シュサイクル停止によるメモリ初期化指示信号Ｂをリフ
レッシュ制御回路２４およびアクセス制御回路２３に対
して出力する。

【００３５】リフレッシュサイクルの停止時間は、通常
動作中は２ｍｓ〜６４ｍｓ周期で動作しているメモリチ
ップ２０のリフレッシュサイクルを一定時間（数ｍｓか
ら数ｓ）停止するようにする。

【００３６】リフレッシュ制御回路２４は、初期動作制
御回路２からのメモリ初期化指示信号Ｂが解除されるま
でリフレッシュサイクル停止要求信号Ｃをアクセス制御
回路２３に出力してリフレッシュサイクルを停止させ
る。

【００３７】このように、メモリチップ２０に対するリ
フレッシュ動作を一定時間停止させることにより、ＤＲ
ＡＭがリフレッシュ動作を行わないことよってデータが
消えることを利用して、メモリチップ２０内のデータの
大部分を初期化する。メモリチップ２０内のデータは、
メモリチップ２０の回路構成に応じてオール０もしくは
オール１となる傾向がある。

【００３８】また、アクセス制御回路２３は、リフレッ
シュサイクル停止によるメモリ初期化中に外部からのメ
モリチップ２０へのアクセスを受け付けないようにす
る。

【００３９】ところで、メモリシステム１の信頼性を向
上させるために、メモリシステム１は、通常、誤り訂正
機能を有している。メモリ読み出し動作時にメモリチッ
プ２０から読み出したデータに対して、データ制御回路
２１は、エラー検出あるいは訂正を実施している。ま
た、書き込みの際には、データバス１０からの入力デー
タビットに対し検査ビットを付加してメモリチップ２０
にデータを書き込んでいる。このため、データ制御回路
２１の有する誤り訂正機能では、メモリチップ２０がリ
フレッシュサイクル停止によるメモリ初期化時にデータ
がオール０になる場合、もしくはオール１になる場合を
正常なデータビットと検査ビットとの関係である誤り訂
正符号を用いる。

【００４０】誤り訂正を実施する場合は、代表的なもの
として、１ビット誤り訂正・２ビット誤り検出機能を有
するものとして、線形符号を用いることができる。線形
符号の場合、データビットに検査ビットを付加したもの
が生成された符号になり、データとしてメモリチップ２
０に記録される。データビットから符号化する際にデー
タのビット間での加減算を実施するため、検査ビットは
すべて０とすることもできる。線形符号の一種であるハ
ミング符号を用いた場合などでは、データビットおよび
検査ビットをオール０としても利用できる。また、符号
化の種類に付加される検査ビットに、例えば、オール０
のデータに対して検査ビットに”１”が含まれていて
も、そのビットラインは常時反転して符号として扱えば
多くの符号化手法を使用することができる。メモリチッ
プ２０の場合、全データビットの誤り訂正を実現するこ
とは困難であり、実用的な面から、１ビット誤り訂正・
２ビット誤り検出の機能を有した符号が使われるが、デ
ータビット数が３２ビットで検査ビット数７ビット、デ
ータビット数６４ビットで検査ビット８ビットであり、
検査ビットの一部に反転回路を付加しても数ゲートの追
加で済み、回路規模が増大することはない。メモリチッ
プ２０上の初期化データが”１”の場合でも、データ制
御回路２１の入出力段にてデータビットとして”０”と
扱うようにすれば問題はない。また、通常、入出力段に
は、入出力用のゲートが付加されており、バッファもし
くは反転バッファをメモリチップ２０の特性に合わせて
採用すれば付加回路も必要ない。

【００４１】リフレッシュサイクルの停止によりメモリ
チップ２０内のデータがすべて初期化される保証を得る
ためには、リフレッシュ停止時間が長くなりすぎる場合
は、大部分のデータが初期化される時間にリフレッシュ
停止時間を定め、データ初期化の保証は、以下の方法に
より実施する。

【００４２】情報処理システムの初期診断プログラム６
０のメモリシステム診断において、リフレッシュサイク
ル停止によるメモリシステム１の初期化後にメモリシス
テム１の初期化チェックを実施する。全ビットがオール
０またはオール１に初期化され、誤り訂正機能が正常に
動作することを診断する。リフレッシュサイクル停止期
間内に完全に初期化されていないデータがあった場合
は、当該アドレスに初期化データを書き込み実施し、再
度データが初期値であり、誤り訂正機能が正常動作する
ことを診断する。メモリシステム１の初期化チェックと
同時にデータ初期化を保証することができる。

【００４３】詳しくは、初期化診断プログラム６０は、
診断アドレスＡＤＲに診断を開始するメモリチップ２０
の先頭アドレスをセットする（ステップＡ１）。次に、
初期化診断プログラム６０は、診断アドレスＡＤＲの示
すアドレスのメモリをリードし（ステップＡ２）、メモ
リリードを実施してデータエラーが検出されたか否かを
判定する（ステップＡ３）。データエラーが検出されな
ければ、初期化診断プログラム６０は、リードデータが
初期化データ（オール０またはオール１）と一致するか
どうかを判定する（ステップＡ４）。リードデータが初
期化データ（オール０またはオール１）と一致した場合
には、初期化診断プログラム６０は、診断アドレスＡＤ
Ｒが最終アドレスに達したかどうかを判定する（ステッ
プＡ５）。診断アドレスＡＤＲが最終アドレスに達して
いなければ、初期化診断プログラム６０は、診断アドレ
スＡＤＲに次のアドレスをセットして（ステップＡ
６）、ステップＡ２に制御を戻す。一方、ステップＡ３
でデータエラーが検出された場合およびステップＡ４で
リードデータが初期化データ（オール０またはオール
１）と一致しなかった場合には、初期化診断プログラム
６０は、診断アドレスＡＤＲの示すメモリに初期化デー
タをライトする（ステップＢ１）。次に、初期化診断プ
ログラム６０は、診断アドレスＡＤＲの示すアドレスの
メモリをリードして（ステップＢ２）、メモリリードを
実施してデータエラーが検出されたかどうかを判定する
（ステップＢ３）。データエラーが検出されなければ、
初期化診断プログラム６０は、リードデータが初期化デ
ータ（オール０またはオール１）と一致するかどうかを
判定する（ステップＢ４）。データエラーが検出された
場合およびリードデータが初期化データ（オール０また
はオール１）と一致しなかった場合には、初期化診断プ
ログラム６０は、初期化データのライト後もエラーが発
生しているので、該当する診断アドレスＡＤＲを含むメ
モリブロックを不良メモリブロックとして情報処理シス
テムのメモリマップから除き、エラー通報等を実施し、
（ステップＢ５）、ステップＡ５に制御を移す。そし
て、ステップＡ５で診断アドレスＡＤＲが最終アドレス
に達すると、初期化診断プログラム６０は、メモリシス
テム診断処理を終了する。

【００４４】また、情報処理システムの初期診断プログ
ラム６０の実行中に、初期診断プログラム６０の命令で
診断実行中のＣＰＵ４０から、制御信号線１１を通して
アクセス制御回路２３にリフレッシュサイクル停止を命
令することによりリフレッシュ制御回路２４を制御し、
メモリ初期化のためのリフレッシュサイクル停止を可能
となるようなアクセス制御回路２３を用いることもでき
る。

【００４５】

【発明の効果】本発明の効果は、リフレッシュサイクル
の動作を止めることによってメモリ全体を一度に初期化
するメモリシステムの初期化チェックと同時にデータ初
期化を保証することができることである。その理由は、
リフレッシュサイクル停止期間内に完全に初期化されて
いないデータがあったときに、当該アドレスに初期化デ
ータの書き込みを実施し、再度データが初期値であり、
誤り訂正機能が正常に動作することを診断するようにし
たからである。

【００４６】

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るメモリシステムの
初期化診断方法が適用されたメモリシステムの構成を示
すブロック図である。

【図２】本発明のメモリシステムの初期化診断方法の前
提となる情報処理システムの概略構成を示すブロック図
である。

【図３】図１のメモリシステムのメモリ初期化指示信号
等の出力を説明するタイミングチャートである。

【図４】図１中のメモリシステムに対して初期化診断プ
ログラムによって行われるシステムメモリ診断処理の一
部を示すフローチャートである。

【図５】図１中のメモリシステムに対して初期化診断プ
ログラムによって行われるシステムメモリ診断処理の他
部を示すフローチャートである。

【図６】従来のメモリシステムの一例を示すブロック図
である。

【符号の説明】

１ メモリシステム ２ 初期動作制御回路 １０ データバス １１ 制御信号線 １２ アドレスバス ２０ メモリチップ ２１ データ制御回路 ２２ アドレス制御回路 ２３ アクセス制御回路 ２４ リフレッシュ制御回路 ３０ タイマ回路 ３１ 電源確定検出回路 ４０ ＣＰＵ ５０ ＲＯＭ ６０ 初期診断プログラム Ａ１ 診断メモリ先頭アドレスセットステップ Ａ２ メモリリードステップ Ａ３ データエラー検出ステップ Ａ４ リードデータ＝初期化データ判定ステップ Ａ５ 最終アドレス判定ステップ Ａ６ 次アドレスセットステップ Ａ７ 初期化データライトステップ Ｂ１ 初期化データライトステップ Ｂ２ メモリリードステップ Ｂ３ データエラー検出ステップ Ｂ４ リードデータ＝初期化データ判定ステップ Ｂ５ 不良メモリブロック決定ステップ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−69589（ＪＰ，Ａ) 特開 平４−170790（ＪＰ，Ａ) 特開 昭63−206995（ＪＰ，Ａ) 特開 平４−328385（ＪＰ，Ａ) 特開 平３−63994（ＪＰ，Ａ) 特開 平４−13290（ＪＰ，Ａ) 特開 平３−90942（ＪＰ，Ａ) 特開 昭55−87393（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/16 G06F 12/00 550 G11C 11/401 G06F 11/14

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ＤＲＡＭで構成されたメモリチップを搭
   載し、リフレッシュサイクルを停止することにより前記
   メモリチップの初期化を実施するメモリシステムの初期
   化診断方法において、 メモリをリードする第１のメモリリード工程と、 リードデータのエラーを検出する第１のデータエラー検
   出工程と、 リードデータが初期化データと一致するかどうかを判定
   する第１の初期化データ判定工程と、 リードデータが初期化データと一致しなかったときにメ
   モリに初期化データをライトする初期化データライト工
   程と、 初期化データをライトしたメモリのデータをリードする
   第２のメモリリード工程と、 リードデータのエラーを検出する第２のデータエラー検
   出工程と、 リードデータが初期化データと一致するかどうかを判定
   する第２の初期化データ判定工程と、 リードデータが初期化データと一致しなかったときにメ
   モリを含むブロックを不良メモリブロックとする不良メ
   モリブロック決定工程とを含むことを特徴とするメモリ
   システムの初期化診断方法。
2. 【請求項２】 ＤＲＡＭで構成されたメモリチップと、
   データバスと前記メモリチップとのデータのやり取りお
   よび誤り訂正機能を持つデータ制御回路と、アドレスバ
   スの指示アドレスから前記メモリチップに対してのアド
   レスを出力するアドレス制御回路と、リフレッシュサイ
   クルを制御できる機能を備え、制御信号線から前記メモ
   リチップへのアクセスを指示するアクセス制御回路と、
   このアクセス制御回路に前記メモリチップのリフレッシ
   ュを指示するリフレッシュ制御回路と、電源投入時ある
   いはメモリシステムの初期化動作時に前記リフレッシュ
   制御回路および前記アクセス制御回路を制御して、一定
   時間リフレッシュ動作を停止させ、その間は外部からの
   前記メモリチップへのアクセスを禁止させる初期動作制
   御回路とを有し、リフレッシュサイクルを停止すること
   により前記メモリチップの初期化を実施するメモリシス
   テムの初期化診断方法において、 メモリをリードする第１のメモリリード工程と、 リードデータのエラーを検出する第１のデータエラー検
   出工程と、 リードデータが初期化データと一致するかどうかを判定
   する第１の初期化データ判定工程と、 リードデータが初期化データと一致しなかったときにメ
   モリに初期化データをライトする初期化データライト工
   程と、 初期化データをライトしたメモリのデータをリードする
   第２のメモリリード工程と、 リードデータのエラーを検出する第２のデータエラー検
   出工程と、 リードデータが初期化データと一致するかどうかを判定
   する第２の初期化データ判定工程と、 リードデータが初期化データと一致しなかったときにメ
   モリを含むブロックを不良メモリブロックとする不良メ
   モリブロック決定工程とを含む ことを特徴とするメモリ
   システムの初期化診断方法。