JP4064618B2 - 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 - Google Patents
半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 Download PDFInfo
- Publication number
- JP4064618B2 JP4064618B2 JP2000329493A JP2000329493A JP4064618B2 JP 4064618 B2 JP4064618 B2 JP 4064618B2 JP 2000329493 A JP2000329493 A JP 2000329493A JP 2000329493 A JP2000329493 A JP 2000329493A JP 4064618 B2 JP4064618 B2 JP 4064618B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power consumption
- low power
- consumption mode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、低消費電力モードを有する半導体記憶装置に関する。
【０００２】
【従来の技術】
近時、携帯電話は、単に音声により会話をする機能だけでなく、文字データあるいは画像データを伝送する機能を有するようになってきている。さらに、携帯電話は、今後インターネットサービスが多様化することで一種の情報端末（携帯型のパーソナルコンピュータ）になると予想されている。このように、携帯電話で扱うデータの情報量は、大幅に増加する傾向にある。従来、携帯電話は、4Mビット程度の記憶容量を有するSRAMをワークメモリに使用している。ワークメモリは、携帯電話の動作中に必要なデータを保持するためのメモリである。今後、ワークメモリの記憶容量が不足することは明らかである。
【０００３】
また、携帯電話の通信速度は、向上する傾向にある。携帯電話の大きさが小さくなることで、内蔵するバッテリーも小さくなる傾向にある。したがって、携帯電話で使用されるワークメモリは、高速、低消費電力、大容量でなければならない。また、価格競争の激しい携帯電話では、部品コストを極力低減する必要がある。このため、ワークメモリは、低価格でなければならない。
【０００４】
従来よりワークメモリに使用されているSRAMは、DRAMに比べてビット単価が高い。また、生産数量が少ないためその価格が下がりにくい。さらに、記憶容量の大きい製品（例えば、64Mビット）は、開発されていない。
【０００５】
【発明が解決しようとする課題】
このような中、SRAMに代わり、フラッシュメモリあるいはDRAMを携帯電話のワークメモリに使用することが検討されている。
【０００６】
フラッシュメモリは、スタンバイ時の消費電力が数μWと少ない。一方、データの書き込み動作には、数μsから数十μsが必要である。このため、携帯電話のワークメモリにフラッシュメモリを使用した場合、大量のデータを高速に送受信することは困難である。また、フラッシュメモリは、書き込み動作をセクタ単位で行うため、例えば、動画像のデータのように、画像データを少しずつ書き換えていく用途には不向きである。
【０００７】
これに対して、DRAMは、読み出し動作および書き込み動作とも数十nsで実行できる。動画像のデータも容易に扱うことができる。一方、スタンバイ時の消費電力がフラッシュメモリに比べ大きい。現状のDRAMでは待機時の消費電力は、書き込まれたデータを保持するセルフリフレッシュモード時で約１mW、書き込まれたデータの保持が不要なスタンバイモード時で約300μWである。
【０００８】
スタンバイモード時の消費電力をフラッシュメモリ程度に低減できれば、携帯電話のワークメモリに使用可能となるが、そのような、回路技術は提案されていない。
なお、DRAMの消費電力は、DRAMへの電源の供給を停止することでゼロすることが可能である。しかしながら、DRAMのアドレス端子、データ端子等は、回路基板上の配線パターンを介して他の電子部品の端子にも接続されているため、DRAMへの電源の供給を停止するには、携帯電話の大幅なシステム変更（回路基板のパターン変更、再レイアウト等）が必要になる。
【０００９】
さらに、スタンバイモード時に電源の供給を停止し、内部回路を停止した後、内部回路を誤動作させることなくスタンバイモードから解除する技術は提案されていない。
また、内部回路で使用する内部電圧をデバイスの内部で生成している場合、スタンバイモード（低消費電力モード）から解除する際に、内部電圧を所定の電圧に迅速に復帰させなくてはならない。しかし、このような技術は、提案されていない。
【００１０】
本発明の目的は、半導体記憶装置を確実に低消費電力モードに移行させ、低消費電力モードから確実に解除させることにある。
本発明の目的は、スタンバイ時の消費電流を従来に比べ大幅に低減できる半導体記憶装置およびその制御方法を提供することにある。
【００１１】
本発明の別の目的は、外部からの制御信号により、チップを容易に低消費電力モードにすることにある。
本発明の別の目的は、低消費電力モード時に、内部回路の貫通電流（リークパス）を防止することにある。
本発明のさらなる別の目的は、既にある制御信号を使用して、チップを容易に低消費電力モードにすることにある。
【００１２】
本発明の別の目的は、コマンド入力により、チップを容易に低消費電力モードにすることにある。
本発明の別の目的は、専用の制御信号により、チップを容易に低消費電力モードにすることにある。
本発明の別の目的は、低消費電力モードからの復帰を高速に行うことにある。
【００１３】
【課題を解決するための手段】
本発明の半導体記憶装置では、内部電圧発生回路は、活性化時に所定の内部回路に供給する内部電圧を発生する。内部電圧発生回路の動作時には、所定の電力が消費されている。エントリ回路は、外部からの制御信号を受けて内部電圧発生回路を非活性化する。内部電圧発生回路の非活性化により、内部電圧は生成されなくなり、消費電力が低減される。したがって、外部からの制御信号によりチップを容易かつ確実に低消費電力モードにできる。
【００１４】
本発明の半導体記憶装置では、外部電圧供給回路は、低消費電力モード時に電源電圧を内部電圧として内部回路に供給する。このため、内部電圧発生回路の非活性化時に、各内部回路の電源端子には、所定の電源電圧が供給される。この結果、内部回路の各要素は、所定の状態に固定され、リークパスの発生が防止される。すなわち、貫通電流が流れることが防止される。
【００１６】
本発明の半導体記憶装置では、エントリ回路は、外部から低消費電力モード信号の所定のレベルまたは遷移エッジを受けたときに、チップを低消費電力モードに移行させる。このため、専用の信号を使用して、確実にチップを低消費電力モードに移行できる。
【００１７】
本発明の半導体記憶装置および半導体記憶装置の動作方法では、低消費電力モード中に受けた制御信号の状態が、低消費電力モードの解除を求めているときに、低消費電力モードを解除させる。したがって、外部からの制御信号により、チップを容易に低消費電力モードから解除できる。低消費電力モードの解除は、例えば、エントリ回路の制御により行われる。
【００１８】
本発明の半導体記憶装置では、低消費電力モードの解除時に、内部電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化される。例えば、内部電圧が電源電圧を降圧して生成される参照電圧より低い期間に、リセット信号が活性化される。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。
【００１９】
本発明の半導体記憶装置では、低消費電力モードの解除時に、内部で生成される昇圧電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化される。例えば、昇圧電圧が電源電圧より低い期間に、リセット信号が活性化される。また、昇圧電圧が電源電圧を降圧して生成される参照電圧より低い期間に、リセット信号を活性化してもよい。
【００２０】
本発明の半導体記憶装置では、低消費電力モードの解除時に、タイマが所定の時間を計測中に、内部回路を初期化するためのリセット信号が活性化される。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。
【００２１】
内部電圧は、低消費電力モード中も内部回路に供給されている。このため、内部回路は、低消費電力モードの解除後すぐに動作できる。
本発明の半導体記憶装置および半導体記憶装置の動作方法では、電源線に接続された安定化容量は、電源線に供給される電荷の一部を蓄える。半導体記憶装置は、制御信号を外部から受けたときに、電源線と安定化容量との接続を維持するとともに、電源線と内部回路との接続を遮断し、低消費電力モードに移行する。このため、低消費電力モード中に内部回路の消費電力をゼロにできる。低消費電力モードの解除後、電源線と内部回路とを接続したときに、安定化容量に蓄えられた電荷に対応する電圧が、電源線を介して内部回路に与えられる。この結果、内部回路は、低消費電力モードの解除後すぐに動作できる。
【００２２】
本発明の半導体記憶装置および半導体記憶装置の動作方法では、内部電圧発生回路は、電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する。内部電圧検出回路は、内部電圧のレベルを検出し、その検出結果に基づいて内部電圧発生回路を制御する。半導体記憶装置は、制御信号を外部から受けたときに、内部電圧検出回路の消費電流を減らし、低消費電力モードに移行する。消費電流を減らすと内部電圧検出回路の応答が鈍るが、チップの内部回路は動作していないため、問題は発生しない。
【００２３】
本発明の半導体記憶装置および半導体記憶装置の動作方法では、内部電圧発生回路は、電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する。内部電圧検出回路は、内部電圧のレベルを検出し、その検出結果に基づいて内部電圧発生回路を制御する。半導体記憶装置は、制御信号を外部から受けたときに、内部電圧検出回路における内部電圧の検出レベルを低くすることで、内部電圧発生回路が生成する内部電圧の絶対値を小さくし、低消費電力モードに移行する。このため、内部回路のトランジスタ等のリーク電流を下げることができ、消費電力を低減できる。
【００２４】
本発明の半導体記憶装置の動作方法では、内部電圧発生回路は、活性化時に所定の内部回路に供給する内部電圧を発生する。内部電圧発生回路の動作時には、所定の電力が消費されている。内部電圧発生回路は、外部からの制御信号を受けて非活性化される。内部電圧発生回路の非活性化により、内部電圧は生成されなくなり、消費電力が低減される。したがって、外部からの制御信号によりチップを容易に低消費電力モードにできる。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の半導体記憶装置の状態遷移図を示している。
まず、半導体記憶装置は、パワーオンにより、アイドルモードになる。そして、アイドルモード中に読み出しコマンドまたは書き込みコマンドを受け付けると、動作モードに移行し、読み出し動作または書き込み動作が実行される。読み出し動作または書き込み動作の実行後は、自動的にアイドルモードに戻る。また、アイドルモード中にセルフリフレッシュコマンドを受け付けると、セルフリフレッシュモードに移行し、セルフリフレッシュを実行する。ここで、セルフリフレッシュモードでは、リフレッシュアドレスが自動で発生され、メモリセルのリフレッシュ動作が順次に実行される。
【００２７】
また、半導体記憶装置は、アイドルモード中に所定の信号の状態を検出して低消費電力モードに移行する。後述する第１の実施形態では、チップイネーブル信号CE2を受けて低消費電力モードに移行する。すなわち、チップイネーブル信号CE2は、所定の内部回路を非活性化するリセット機能とともに、チップを低消費電力モードに移行する機能を有している。第２の実施形態では、チップイネーブル信号/CE1、CE2によるコマンド入力を受けて、低消費電力モードに移行する。第３の実施形態では、専用の低消費電力モード信号/LPを受けて、低消費電力モードに移行する。
【００２８】
半導体記憶装置は、低消費電力モード中に所定の信号の状態を検出して低消費電力モードを解除する。
図２は、本発明の半導体記憶装置の基本原理を示している。
半導体記憶装置は、エントリ回路１、内部電圧発生回路２、外部電圧供給回路３、および内部回路４を有している。
【００２９】
内部電圧発生回路２は、パワーオン後の各モードにおいて、内部電圧を発生し、この内部電圧を内部回路４に供給している。エントリ回路１は、制御信号を受け、制御信号の所定の状態を検出したときに、内部電圧発生回路２を非活性化する。内部電圧発生回路２の非活性化により、内部電圧の発生は停止される。同時に、エントリ回路１は、外部電圧供給回路３を活性化する。外部電圧供給回路３は、電源電圧を内部電圧として内部回路に供給する。そして、半導体記憶装置は、低消費電力モードに移行する。
【００３０】
図３は、本発明の半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法の第１の実施形態を示している。この実施形態の半導体記憶装置は、p形シリコン基板上にCMOSプロセス技術を使用して、DRAMとして形成されている。
DRAMは、VII起動回路１０、VDD起動回路１２、ローパワーエントリ回路１４、コマンドデコーダ１６、内部電圧発生回路１８、およびチップ本体２０を備えている。内部電圧発生回路１８は、ローパスフィルタ２２、参照電圧発生回路２４、VDD供給回路２６、昇圧回路２８、プリチャージ電圧発生回路３０、内部電源電圧発生回路３２、基板電圧発生回路３４、およびVSS供給回路３６を有している。チップ本体２０は、メモリコア３８および周辺回路４０を有している。ここで、ローパワーエントリ回路１４は、図２に示したエントリ回路１に対応し、VDD供給回路２６およびVSS供給回路３６は、図２に示した外部電圧供給回路３に対応している。
【００３１】
DRAMには、外部から電源電圧VDD（例えば2.5V）、接地電圧VSS、制御信号であるチップイネーブル信号/CE1、CE2、および複数のアドレス信号AD、データ入出力信号DQ、他の制御信号CNが供給されている。このDRAMは、アドレスマルチプレクス方式を採用していないため、アドレス信号ADは、読み出し動作毎および書き込み動作毎に一度に供給される。電源電圧VDDおよび接地電圧VSSは、メモリコア３８の一部の回路を除いて、ほとんどの回路に供給されている。なお、信号名の頭に“/”が付く信号は、負論理の信号である。また、以降の説明では、“アドレス信号AD”を“AD信号”のように、信号名を略して称する場合がある。
【００３２】
/CE1信号は、読み出し動作および書き込み動作等を実行するときに低レベルにされ、DRAMを活性化する信号である。CE2信号は、リセット信号として機能し、低レベルの時にチップ本体２０の所定の内部回路非活性化する信号である。
VII起動回路１０は、内部電源電圧VIIおよび接地電圧VSSを受け、起動信号STTVIIをチップ本体２０に出力している。VII起動回路１０は、パワーオン後に内部電源電圧VIIが所定の電圧になるまでチップ本体２０をリセットしその誤動作を防止するための回路である。VDD起動回路１２は、電源電圧VDDおよび接地電圧VSSを受け、起動信号STTCRXを出力している。VDD起動回路１２は、パワーオン後に電源電圧VDDが所定の電圧になるまでローパワーエントリ回路１４を非活性化し、その誤動作を防止するための回路である。
【００３３】
ローパワーエントリ回路１４は、起動信号STTCRXおよびCE2信号を受け、ローパワー信号ULPを活性化する回路である。
コマンドデコーダ１６は、/CE1信号および他の制御信号CNを受けてコマンドを解読し、解読したコマンドを内部コマンド信号として周辺回路４０に出力している。
【００３４】
ローパスフィルタ２２は、電源電圧VDDを受け、これに含まれるノイズを除去する機能を有している。ノイズの除去された電源電圧VDDは、参照電圧発生回路２４等に供給されている。低消費電力モードでは、ローパスフィルタ２２内にあるスイッチがオフし、参照電圧発生回路２４に電源電圧VDDが供給されなくなり、電流の消費がなくなる。
【００３５】
参照電圧発生回路２４は、電源電圧VDDを受け、参照電圧VPREF（例えば1.5V）、VPRREFL（例えば0.8V）、VPRREFH（例えば1.2V）およびVRFV（例えば2.0V）を発生している。
VDD供給回路２６は、低消費電力モード時に、ブースト電圧VPPおよび内部電源電圧VIIを電源電圧VDDにする回路である。
【００３６】
昇圧回路２８は、参照電圧VPREFを受け、ブースト電圧VPP（例えば3.7V）を発生し、メモリコア３８に供給している。
プリチャージ電圧発生回路３０は、参照電圧VPRREFLおよび参照電圧VPRREFHを受け、メモリコア３８に供給するためのプリチャージ電圧VPR（例えば1.0V）を発生ししている。
【００３７】
内部電源電圧発生回路３２は、参照電圧VRFVを受け、メモリコア３８および周辺回路４０に供給するための内部電源電圧VII（例えば2.0V）を発生している。
基板電圧発生回路３４は、参照電圧VRFVを受け、基板およびメモリセルのpウエルに供給するための基板電圧VBB（例えば-1.0V）を発生している。
VSS供給回路３６は、低消費電力モード時に、プリチャージ電圧VPRおよび基板電圧VBBを接地電圧VSSにする回路である。
【００３８】
図４は、昇圧回路２８およびプリチャージ電圧発生回路３０の詳細を示している。
昇圧回路２８は、直列に接続された抵抗R1、R2と、差動増幅器２８ａと、ポンプ回路２８ｂと、nMOS２８ｃと、nMOS２８ｃのゲートを制御するスイッチ回路２８ｄとで構成されている。抵抗R1の一端には、ブースト電圧VPPが供給され、抵抗R2の一端には、nMOS２８ｃを介して接地電圧VSSが供給されている。抵抗R1、R2の接続ノードからは、分圧された電圧V1が生成されている。nMOS２８ｃは、低消費電力モード時にスイッチ回路２８ｄからの電源電圧VDDを受ける。差動増幅器２８ａは、例えば、カレントミラー回路を電流源とするMOS差動増幅回路により形成されている。差動増幅器２８ａは、電圧V1が参照電圧VPREFより低い場合に高レベルを出力する。ポンプ回路２８ｂは差動増幅器２８ａからの高レベルを受け、ポンピング動作を開始する。このポンピング動作によりVPPが上昇し、電圧V1が上昇する。電圧V1が参照電圧VPREFと一致すると（すなわち1.5V）、差動増幅器２８ａの出力は、低レベルになりポンピング動作が停止する。この動作を繰り返すことでブースト電圧VPPが一定の電圧に保持される。
【００３９】
プリチャージ電圧発生回路３０は、出力が互いに接続された２つの差動増幅器３０ａ、３０ｂで構成されている。差動増幅器３０ａには、参照電位VPRREFLとプリチャージ電圧VPRが供給されている。差動増幅器３０ｂには、参照電位VPRREFHとプリチャージ電圧VPRが供給されている。そして、これ等差動増幅器３０ａ、３０ｂにより、参照電圧VPRREFL、VPRREFHの中間の値のプリチャージ電圧VPRが生成されている。
【００４０】
図５は、内部電源電圧発生回路３２および基板電圧発生回路３４の詳細を示している。
内部電源電圧発生回路３２は、負帰還型の差動増幅器３２ａと、補償回路３２ｂと、nMOSからなるレギュレータ３２ｃと、nMOS３２ｄと、nMOSのゲートを制御するスイッチ回路３２ｅとで構成されている。差動増幅器３２ａは、参照電圧VRFVおよび補償回路３２ｂで生成される電圧V2を受け、ノードVGに所定の電圧を与える回路である。補償回路３２ｂは、ダイオード接続されたnMOSおよび抵抗R3、R4を、ノードVGと接地VSSとの間に直列に配置している。電圧V2は、抵抗R3、R4の接続ノードに発生する電圧である。レギュレータ３２ｃは、ゲートがノードVGに接続され、ドレインが電源電圧VDDを受け、ソースが内部電源電圧VIIを発生している。
【００４１】
nMOS３２ｄは、ソースが接地され、ドレインがノードVGに接続されている。スイッチ回路３２ｅは、低消費電力モード時にnMOS３２ｄのゲートに電源電圧VDDを与える回路である。nMOS３２ｄは、低消費電力モード時にスイッチ回路３２ｅからの電源電圧VDDを受け、ノードVGを接地レベルに固定する。
この内部電源電圧発生回路３２では、例えば、周囲温度の上昇により、レギュレータ３２ｃの閾値が下がった際に、補償回路３２ｂのnMOSの閾値がともに下がるため電圧V2が上昇する。差動増幅器３２ａは、電圧V2の上昇を受けてノードVGの電圧を下げる。そして、nMOS３２ｃのソース・ドレイン間電流が一定にされ、内部電源電圧VIIは、一定になる。
【００４２】
基板電圧発生回路３４は、発振回路３４ａとポンピング回路３４ｂとで構成されている。発振回路３４ａは、制御信号VBBENの高レベルを受け、発振動作を開始し、発振信号OSCを出力する回路である。ポンピング回路３４ｂは、発振回路３４ａからの発振信号OSCを受けて電荷の充放電を繰り返すキャパシタと、キャパシタの一端に接続され、ダイオード接続されたnMOSトランジスタとを有している。そして、アノードに接続されたp形基板の電荷をポンピング動作で引き抜くことで基板電圧VBBを下げている。基板電圧VBBを負にすることで、基板効果によるメモリセルの閾値の変動の影響が小さくなる等の効果が得られるので、メモリセルの特性が向上する。
【００４３】
図６は、メモリコア３８の要部の詳細を示している。
メモリコア３８は、メモリセルMC、nMOSスイッチ４２ａ、４２ｂ、プリチャージ回路４４およびセンスアンプ４６を備えている。
メモリセルMCは、データ転送用のnMOSとキャパシタとで構成されている。nMOSのゲートには、ワード線WL0（またはWL1）が接続されている。
【００４４】
nMOSスイッチ４２ａ、４２ｂは、メモリセルMC側のビット線BL（または/BL）と、センスアンプSA側のビット線BL（または/BL）との接続を制御している。nMOSスイッチ４２ａ、４２ｂのゲートには、制御信号BTが供給されている。
プリチャージ回路４４は、３つのnMOS４４ａ、４４ｂ、４４ｃで構成されている。nMOS４４ａのソース・ドレインは、ビット線BL、/BLにそれぞれ接続されている。nMOS４４ｂ、４４ｃのソース・ドレインの一方は、それぞれビット線BL、/BLに接続され、他方には、プリチャージ電圧VPRが供給されている。nMOS４４ａ、４４ｂ、４４ｃのゲートには、ビット線制御信号BRSが供給されている。
【００４５】
センスアンプ４６は、２つのCMOSインバータの入力と出力を互いに接続して構成されている。各CMOSインバータの出力は、それぞれビット線/BL、BLに接続されている。各CMOSインバータのpMOSのソースおよびnMOSのソースは、電源線PSA、NSAにそれぞれ接続されている。各電源線PSA、NSAは、スタンバイ時とセンスアンプの非活性時にVPRレベルになり、ビット線の増幅時には、内部電源電圧VIIおよび接地電圧VSSにそれぞれ変化する。
【００４６】
図７は、上述した半導体記憶装置のパワーオン、低消費電力モードへの移行（エントリ）、および低消費電力モードからの解除（イグジット）の動作を示している。
まず、パワーオンにより電源電圧VDDが徐々に上昇する（図７(a)）。図３に示したVDD起動回路１２は、電源電圧VDDが所定の電圧になるまで、起動信号STTCRXを非活性化（低レベル）している（図７(b)）。この制御により、パワーオン時にローパワーエントリ回路１４が誤動作してULP信号が活性化することが防止される。DRAMを制御する外部のコントローラ（CPU、メモリコントローラ等）は、CE2信号を電源電圧VDDが動作保証電圧VDDmin.になってから所定の期間T0後に高レベルにする（図７(c)）。
【００４７】
この後、DRAMは、スタンバイ状態になり、あるいは通常動作を実行する。外部のコントローラは、DRAMを低消費電力モードに移行する際、CE2信号を低レベルにする（図７(d)）。ローパワーエントリ回路１４は、STTCRX信号の高レベル時にCE2信号の立ち下がりエッジを受けて、ULP信号を活性化（高レベル）する（図７(e)）。
【００４８】
内部電圧発生回路１８のローパスフィルタ２２は、ULP信号の高レベルを受けて、参照電圧発生回路２４への電源電圧VDDの供給を停止し、代わりにVSS供給回路３６からの接地電圧VSSを供給する。参照電圧発生回路２４は、この接地電圧VSSを受けて、参照電圧VPREF、VPRREFL、VPRREFH、VRFVを接地レベルにする。図４に示した昇圧回路２８のnMOS ２８ｃ、および図５に示した内部電源電圧発生回路３２のnMOS３２ｄはオフになる。この結果、昇圧回路２８、プリチャージ電圧発生回路３０、内部電源電圧発生回路３２、および基板電圧発生回路３４が非活性化され、動作を停止する。このため、低消費電力モード時には、従来動作していた全ての回路が停止する。したがって、低消費電力モード時の消費電力は、従来に比べ大幅に低減される。
【００４９】
これ等回路の非活性化により、ブースト電圧VPP、プリチャージ電圧VPR、内部電源電圧VII、基板電圧VBBの生成は停止される。しかし、ブースト電圧VPPおよび内部電源電圧VIIは、VDD 供給回路２６により電源電圧VDDになり、基板電圧VBBおよびプリチャージ電圧VPRは、VSS供給回路３６により接地電圧VSSになる。したがって、チップ本体２０の内部回路にリークパスが生じることが防止される。
【００５０】
外部のコントローラは、低消費電力モードを解除する際、CE2信号を高レベルにする（図７(f)）。ローパワーエントリ回路１４は、CE2信号の高レベルを受けてULP信号を非活性化（低レベル）する（図７(g)）。ローパスフィルタ２２は、ULP信号の非活性化を受け、参照電圧発生回路２４に電源電圧VDDを供給する。VDD供給回路２６およびVSS供給回路３６は、ULP信号の非活性化を受け、電源電圧VDDおよび接地電圧VSSの供給を停止する。そして、昇圧回路２８、プリチャージ電圧発生回路３０、内部電源電圧発生回路３２、および基板電圧発生回路３４が再び活性化され、動作を開始する。
【００５１】
ここで、DRAMは、CE2信号の高レベルから時間T1後にアイドルモードになる。時間T1は、各内部電圧VPP、VPR、VII、VBBが所定の電圧に安定するまでの時間である。
図８は、第１の実施形態の半導体記憶装置を携帯電話に使用した例を示している。
【００５２】
この携帯電話は回路基板上に本実施形態のDRAM、およびCPU、フラッシュメモリを搭載している。
CPUは、DRAMおよびフラッシュメモリに対するデータの読み書きを制御している。DRAMは、ワークメモリとして使用され、フラッシュメモリは、携帯電話のオフ時および待ち状態時のバックアップメモリとして使用されている。
【００５３】
図９は、図８に示した携帯電話の使用状態を示している。
この例では、携帯電話が待ち状態のときにDRAMは、CPUの制御により低消費電力モードになっている。このとき、DRAMの消費電力は、フラッシュメモリのスタンバイ時の消費電力と同程度である。
この後、携帯電話が待ち状態から通話状態になると、CPUは、図８に示したCE2信号を高レベルにする。DRAMがアイドルモードになった後、フラッシュメモリに保持されているデータがDRAMに転送される（図９(a)）。そして、通話中は、DRAMがワークメモリとして使用される。ここで、通話状態とは、データの伝送を含んでいる。
【００５４】
通話状態から待ち状態になると、DRAMのデータのうち保持の必要データがフラッシュメモリに待避される（図９(b)）。この後、CPUは、CE2信号を低レベルにし、DRAMを低消費電力モードに移行させる。DRAMは、低消費電力モードにリフレッシュ動作を行わないため、不要なデータは消失される。
電源のオフ時には、必要なデータは、フラッシュメモリに保持されている。
【００５５】
このように、第１の実施形態のDRAMを携帯電話のワークメモリに適用することで、携帯電話の待ち状態時の消費電力は、大幅に低減される。
なお、DRAMおよびフラッシュメモリの制御は、CPUではなく、専用のメモリコントローラ等を使用して行ってもよい。また、データの転送は、待ち状態と通話状態の切り替え時に限らず、通話中に必要に応じて行ってもよい。さらに、データのバックアップ用のメモリは、フラッシュメモリに限らずSRAMでもよい。データを携帯電話の基地局等のサーバに待避してもよい。
【００５６】
図１０は、図８に示した携帯電話の制御状態を示すフローチャートである。
まず、ステップS1において、パワーオン時に低消費電力モードへ移行することが防止される。具体的には、図７に示したように、VDD起動回路１２のSTTCRX信号の活性化タイミングにより誤動作が防止される。
【００５７】
次に、ステップS2において、CPUは、CE2信号を低レベルにし、DRAMを低消費電力モードに移行させる。ステップS3において、携帯電話は、待ち状態になる。
次に、ステップS4において、CPUは、電源がオフされたかどうかを検出する。電源がオフされたときには、制御が終了する。電源がオフされないときには、制御はステップS5に移行する。
【００５８】
ステップS5において、CPUは、通話状態になるまで待ち状態を繰り返す。通話状態になった場合、制御は、ステップS6に移行される。
ステップS6において、CPUは、CE2信号を高レベルにし、DRAMを低消費電力モードからアイドルモードに移行させる。そして、図３に示した各電源回路２８、３０、３２、３４が再起動される。
【００５９】
次に、ステップS7において、CPUは、フラッシュメモリ（Flash）に保持されているデータをDRAMに転送（復帰）する。
次に、ステップS8において、通話あるいはデータ伝送が行われる。
ステップS9において、CPUは、待ち状態になったかどうかを検出する。待ち状態にならないときに、制御は再びステップS7に移行する、待ち状態になったときに、制御はステップS10に移行する。
【００６０】
ステップS10において、CPUは、DRAMのデータのうち保持が必要データをフラッシュメモリに転送（待避）する。
そして、制御は再びステップS2に移行され、携帯電話は、再び待ち状態になる。DRAMは低消費電力モードになる。
以上、本発明の半導体記憶装置およびその制御方法では、低消費電力モード時に、昇圧回路２８、プリチャージ電圧発生回路３０、内部電源電圧発生回路３２、および基板電圧発生回路３４の動作を停止した。このため、低消費電力モード時の消費電力を従来に比べ大幅に低減できる。
【００６１】
低消費電力モード時に、ブースト電圧VPP、内部電源電圧VII、および基板電圧VBB、プリチャージ電圧VPRを、それぞれ電源電圧VDDおよび接地電圧VSSにした。このため、チップ本体２０の内部回路にリークパスが生じることを防止でき、消費電力を低減できる。
従来より存在するCE2信号を利用してDRAMを低消費電力モードに移行した。このため、外部端子の種類および数を従来と同一にできる。したがって、DRAMを使用するユーザは、低消費電力モードの追加により、回路基板の大幅な変更を行う必要はない。
【００６２】
パワーオン時に、VDD起動回路１２は、電源電圧VDDが所定の電圧になるまで、起動信号STTCRXを非活性化（低レベル）した。このため、パワーオン時にローパワーエントリ回路１４が誤動作してULP信号が活性化し、DRAMが低消費電力モードに移行することを防止できる。
パワーオン時に、CE2信号を電源電圧VDDが動作保証電圧VDDmin.になってから所定の期間T0後に高レベルにする仕様とした。このため、パワーオン時に誤って低消費電力モードに移行することを防止できる。
【００６３】
したがって、本発明のDRAMを携帯電話のワークメモリに適用することで、携帯電話の待ち状態時の消費電力を大幅に低減できる。また、誤動作を防止できる。図１１は、本発明の半導体記憶装置、その動作方法およびその制御方法の第２の実施形態を示している。なお、第１の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００６４】
この実施形態では、ローパワーエントリ回路５０には、/CE1信号およびCE2信号が供給されている。コマンドデコーダ５２には、/CE1信号、CE2信号および他の制御信号CNが供給されている。それ以外の構成は、上述した第１の実施形態と同一である。
【００６５】
図１２は、ローパワーエントリ回路５０の詳細を示している。
ローパワーエントリ回路５０は、タイミング調整回路５４ａ、５４ｂと、レベルシフタ５６と、RSフリップフロップ５８と、組み合わせ回路６０とを有している。
タイミング調整回路５４ａは、一方の入力に遅延回路５４ｃを接続した２入力NORゲートと、一方の入力に遅延回路５４ｃを接続した２入力NANDゲートとを複数縦続に接続して形成されている。各遅延回路５４ｃは、縦属接続された偶数個のインバータの間にMOS容量を配置している。タイミング調整回路５４ａは、チップイネーブル信号CE2Zの立ち下がりエッジを約100ns遅らせてノードND1に出力する機能を有している。CE2Z信号は、外部から供給されたCE2信号を入力バッファ（図示せず）で受けた信号である。
【００６６】
タイミング調整回路５４ｂは、タイミング調整回路５４ａと同一の回路である。タイミング調整回路５４ｂは、ノードND3に伝達される信号の立ち下がりエッジを約100ns遅らせる機能を有している。
レベルシフタ５６は、直列に接続されたpMOSおよびnMOSを２組有している。各nMOSのゲートは、ロウアドレスストローブ信号RASXの反転信号および同相の信号をそれぞれ受けている。RASX信号の反転信号および同相の信号を生成するインバータには、内部電源電圧VIIおよび接地電圧VSSが供給されている。RASX信号は、ワード線を活性化するときに低レベルになる制御信号である。pMOSのゲートには、対向するpMOSのドレインがそれぞれ接続されており、RASX信号の正論理をゲートで受けるnMOSのドレイン（出力ノード）は、RSフリップフロップ５８に接続されている。各pMOSのソースには、電源電圧VDDが供給され、各nMOSのソースには、接地電圧VSSが供給されている。
【００６７】
RSフリップフロップ５８は、２つの２入力NORゲートで構成されている。出力ノードND2に対応する一方の入力には、起動信号STTCRXが供給され、他方の入力には、レベルシフタ５６の出力信号が供給されている。
【００６８】
組み合わせ回路６０は、ノードND1、ND2、およびチップイネーブル信号CE1Xの低レベルを受けて、出力ノードND3を低レベルにする回路である。CE1X信号は、外部から供給された/CE1信号を入力バッファ（図示せず）で受けた信号であり、負論理の信号である。
そしてタイミング調整回路５４ｂは、ノードND3の低レベルを受けて約100ns後にインバータを介してULP信号を活性化（高レベル）している。
【００６９】
図１３は、ローパワーエントリ回路５０の動作を示している。
まず、パワーオン時にSTTCRX信号が低レベルになり、/CE1信号の電圧が電源電圧VDDに追従して上昇される。このようにすることで、誤動作が防止される。
パワーオンから所定時間後にSTTCRXが高レベルになる（図１３(a)）。この後、DRAMを制御する外部のコントローラは、CE2信号を高レベルにする（図１３(b)）。ここまでのタイミングは、第１の実施形態と同一である。CE2Z信号の高レベルにより、図１２に示したノードND1は高レベルになる（図１３(c)）。
【００７０】
この後、イニシャルサイクルが実行され、RASX信号が低レベルになる（図１３(d)）。RSフリップフロップ５８は、RASX信号の低レベルを受けて、ノードND2を高レベルにする（図１３(e)）。この後、図１１に示した内部電圧発生回路１８の動作が開始される。
次に、低消費電力モードに移行するためのエントリコマンドが供給される。この実施形態では、CE2信号を低レベルにした後、所定時間後に/CE1信号を低レベルにすることで、DRAMは低消費電力モードに移行する。
【００７１】
タイミング調整回路５４ａは、CE2Z信号の低レベルを受け、約100ns後にノードND1を低レベルにする（図１３(f)）。CE2Z信号の立ち下がりエッジから、100ns以上後にCE1X信号が低レベルにされる（図１３(g)）。図１２に示した組み合わせ回路６０は、CE1Z信号の低レベルおよびノードND1の低レベルを受けて、ノードND3を低レベルにする（図１３(h)）。タイミング調整回路５４ｂは、ノードND3の低レベルを受け、約100ns後にインバータを介してULP信号を高レベルにする（図１３(i)）。そして、DRAMは、低消費電力モードになる。
【００７２】
このように、DRAMは、コマンド入力により、低消費電力モードに移行する。
このとき、図１２に示したレベルシフタ５６のインバータには、内部電源電圧VIIの代わりに電源電圧VDDが供給される。このため、レベルシフタ５６は、nMOSのゲートが確実にオフすることで、リークパスの発生が防止される。
また、低消費電力モードから解除する際は、まず、CE1X信号が高レベルにされる（図１３(j)）。組み合わせ回路６０は、CE1Xの高レベルを受け、ノードND3を高レベルになり（図１３(k)）、ULP信号が低レベルになる（図１３(l)）。CE1X信号の立ち上がりエッジから、200μs後にCE2Z信号が高レベルにされる（図１３(m)）。CE2Z信号が高レベルにより、ノードND1が高レベルになる。この200μsの期間に内部電圧発生回路１８が活性化され、各内部電圧VPP、VPR、VII、VBBが所定の電圧に安定する。
【００７３】
なお、内部電圧発生回路１８の活性化動作、非活性化動作は、第１の実施形態と同様に行われる。すなわち、本実施形態における各回路の制御は、低消費電力モードのエントリ、イグジットがコマンド入力で行われることを除き、第１の実施形態と同一である。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、/CE1信号およびCE2信号を使用したコマンド入力により、DRAMを低消費電力モードに移行でき、低消費電力モードを解除できる。
【００７４】
図１４は、本発明の半導体記憶装置、その動作方法およびその制御方法の第３の実施形態を示している。なお、第１および第２の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、ローパワーエントリ回路６２に、低消費電力モード信号/LPが供給されている。低消費電力モード信号/LPは、DRAMを低消費電力モードに移行するための専用信号である。ローパワーエントリ回路６２は、/LP信号の立ち下がりエッジを検出してDRAMを低消費電力モードに移行する。コマンドデコーダ５２には、/CE1信号、CE2信号および他の制御信号CNが供給されている。それ以外の構成は、上述した第１の実施形態と同一である。
【００７５】
この実施形態のDRAMのパワーオン時および低消費電力モードへのエントリ時、イグジット時の動作タイミングは、図７に示したタイミング図において、CE2信号を/LP信号に置き換えた場合と同一である。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、専用の低消費電力モード信号/LPにより、確実にDRAMを低消費電力モードの移行・解除を行うことができる。
【００７６】
図１５および図１６は、本発明の半導体記憶装置、その動作方法およびその制御方法の第４の実施形態におけるVII起動回路を示している。なお、第１の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、図３（第１の実施形態）のVII起動回路１０の代わりにVII起動回路７０が、形成されている。その以外の構成は、図３と同一である。すなわち、この実施形態のDRAMは、図７に示したように、/CE1信号の高レベル期間に、CE2信号を低レベルに変化させることで低消費電力モードに移行し、低消費電力モード中に、CE2信号を高レベルに変化させることで低消費電力モードから解除される。
【００７７】
VII起動回路７０は、図１５に示す解除検出回路７２と、図１６に示すレベル検出回路７４およびパワーオン回路７６とを有している。図１５および図１６において、論理回路には、電源電圧を示したものを除き電源電圧VDDが供給されている。
解除検出回路７２は、検出回路７２ａと、レベルシフタ７２ｂと、フリップフロップ７２ｃとを有している。検出回路７２ａは、図３に示したローパワー信号ULPを受け、このULP信号の立ち下がりエッジに同期して低レベルのパルスLPLSを出力する。レベルシフタ７２ｂは、ロウアドレスストローブ信号RASZの高レベル電圧（内部電源電圧VII）を外部電源電圧VDDに変換し、論理を反転させたロウアドレスストローブ信号RASX1を出力する。レベルシフタ７２ｂは、図１２に示したレベルシフタ５６と同一の回路である。フリップフロップ７２ｃは、検出回路７２ａからの低パルスを受けたとき、解除信号RELを高レベルにし、レベルシフタ７２ｂからの低レベル（RASZ=高レベル）を受けたとき、解除信号RELを低レベルにする。
【００７８】
図１６において、レベル検出回路７４は、カレントミラー回路を含む差動増幅回路７４ａと、奇数個のインバータを含み差動増幅回路７４ａの出力を受けるインバータ列７４ｂとを有している。差動増幅回路７４ａは、解除信号RELの高レベル時に活性化され、内部電源電圧VIIと参照電圧VREFとを比較し、比較結果をインバータ列７４ｂに出力する。ここで、内部電源電圧VIIの生成回路は、外部から供給される電源電圧VDDの変動に依存せず、一定の値の内部電源電圧VIIを生成する。一方、参照電圧VREFは、電源電圧VDDに依存して変化する。
【００７９】
差動増幅回路７４ａからの出力電圧は、内部電源電圧VIIが参照電圧VREFより低いときに低くなる。差動増幅回路７４ａは、参照電圧VREFの微変動に差動増幅回路７４ａが応答することを防止するため、参照電圧VREFを受けるMOS容量７４ｃを有している。また、差動増幅回路７４ａの動作中に、接地線に流れる電流を制限し、消費電力を低減するために、参照電圧VREFを受けるnMOS７４ｄが、接地線への経路に配置されている。nMOS７４ｄは、高抵抗として作用する。インバータ列７４ｂの初段のインバータ７４ｅは、入力信号の論理閾値を差動増幅回路７４ａの出力に合わせるために、nMOSを直列に接続している。
【００８０】
パワーオン回路７６は、DRAMに電源電圧が供給されてから所定の期間、起動信号STTを高レベルにする。OR回路７８は、高レベルの起動信号STTPZ、または高レベルのSTTを受けたとき、高レベルの起動信号STTVII（リセット信号）を出力する。起動信号STTVIIは、図３と同様に、チップ本体２０に供給され、所定の内部回路を初期化する。
【００８１】
図１７は、上述したDRAMの低消費電力モードへの移行（エントリ）、および低消費電力モードからの解除（イグジット）の動作を示している。
まず、CE2信号が低レベルにされると、図３に示したローパワーエントリ回路１４により、DRAMは低消費電力モードに移行し、内部電源電圧VIIの生成回路は、動作を停止する。内部電源電圧VII（例えば通常動作時に2.0V）は、電源電圧VDD（例えば2.5V）になり（図１７(a)）、ULP信号は、高レベルになる（図１７(b)）。
【００８２】
この後、CE2信号（図示せず）が高レベルにされると、DRAMが低消費電力モードから解除され、ULP信号は低レベルになる（図１７(c)）。すなわち、低消費電力モード中に受けたCE2信号の状態に応じて、DRAMは低消費電力モードから解除される。低消費電力モードの解除は、図３に示したローパワーエントリ回路１４の制御により行われる。
【００８３】
図１５の検出回路７２ａは、ULP信号の立ち下がりエッジを受けてLPLS信号を低レベル（パルス）にする（図１７(d)）。図１５のフリップフロップ７２ｃは、低レベルのLPLS信号を受けて、REL信号を高レベルにする（図１７(e)）。
一方、低消費電力モードからの解除により、内部電源電圧VIIの電源線と電源電圧VDDの電源線との接続が解除され、同時に、内部電源電圧VIIの生成回路が動作を開始する。生成回路が動作を開始してからしばらくの間、内部電源電圧VIIは、低下する（図１７(f)）。図１６の差動増幅回路７４ａは、内部電源電圧VIIが参照電圧VREF（例えば1.25V）より低いとき、インバータ列７４ｂに低レベルを出力する。インバータ列７４ｂは、差動増幅回路７４ａからの低レベルを受けて、高レベルのSTTPZ信号を出力する（図１７(g)）。OR回路７８は、高レベルのSTTPZ信号を受けて起動信号STTVIIを高レベルにする。起動信号STTVIIは、リセット信号として作用し、図３に示したチップ本体２０の所定の内部回路が初期化される。
【００８４】
低消費電力モードから解除された後、DRAMに動作コマンドが供給されることで、RASZ信号は高レベルにされ（図１７(h)）、REL信号は低レベルにされる（図１７(i)）。REL信号の低レベルにより、差動増幅回路７４ａは非活性化される。
このように、内部電源電圧VIIが所定の電圧（参照電圧VREF）より低く、内電源電圧VIIが供給される内部回路の動作が保証できないときに、内部回路を初期化しておくことで、低消費電力モードからの解除時に、内部回路の誤動作が防止される。
【００８５】
以上、この実施形態では、低消費電力モード中に受けたCE2信号の状態が、低消費電力モードの解除を求めているときに、低消費電力モードを解除した。したがって、外部からの制御信号により、チップを容易に低消費電力モードから解除できる。
低消費電力モードの解除時に、内部電源電圧VIIが参照電圧VREFより低い期間、内部回路を初期化するためのリセット信号である起動信号STTVIIを活性化した。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。
【００８６】
１つの制御信号（CE2信号）だけで、チップを低消費電力モードに移行し、チップを低消費電力モードから解除できる。
図１８は、本発明の半導体記憶装置、その動作方法およびその制御方法の第５の実施形態におけるレベル検出回路８０を示している。なお、第１および第４の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００８７】
この実施形態では、上述した第４の実施形態のレベル検出回路７４の代わりにレベル検出回路８０が形成されている。その以外の構成は、第４の実施形態と同一である。
レベル検出回路８０は、内部電源電圧VIIと参照電圧VREFとを比較する差動増幅回路８０ａ、偶数個のインバータを含むインバータ列８０ｂと、ワード線（図示せず）の昇圧電圧VPPと外部からの電源電圧VDDとを比較する差動増幅回路８０ｃ、偶数個のインバータを含むインバータ列８０ｄと、NANDゲート８０ｅとを有している。昇圧電圧VPPは、チップ内部に形成された昇圧回路により生成される。差動増幅回路８０ａ、８０ｃは、図１６の差動増幅回路７４ａと同一であり、高レベルのREL信号を受けて活性化される。インバータ列８０ｂ、８０ｄは、図１６のインバータ列７４ｂの初段のインバータと次段のインバータとで構成されている。インバータ列８０ｂは、差動増幅回路８０ａの出力を受け、受けた論理レベルを起動信号STT1XとしてNANDゲート８０ｅに出力している。インバータ列８０ｄは、差動増幅回路８０ｃの出力を受け、受けた論理レベルを起動信号STT2XとしてNANDゲート８０ｅに出力している。NANDゲート８０ｅは、負論理のOR回路として動作し、起動信号STTPZを出力している。
【００８８】
図１９は、上述したDRAMの低消費電力モードへの移行（エントリ）、および低消費電力モードからの解除（イグジット）の動作を示している。
まず、CE2信号が低レベルにされ、DRAMが低消費電力モードに移行すると、内部電源電圧VIIの生成回路および昇圧電圧VPPの生成回路は、動作を停止する。内部電源電圧VII（例えば通常動作時に2.0V）および昇圧電圧VPP（例えば通常動作時に3.7V）は、電源電圧VDD（例えば2.5V）になる（図１９(a)）。ULP信号は、高レベルになる（図１９(b)）。
【００８９】
この後、CE2信号が高レベルにされると、DRAMが低消費電力モードから解除され、ULP信号は低レベルになる（図１９(c)）。そして、図１７と同様に、LPLS信号が低レベル（パルス）にされ（図１９(d)）、REL信号が高レベルにされる（図１９(e)）。
一方、低消費電力モードからの解除により、内部電源電圧VIIの電源線と電源電圧VDDの電源線との接続が解除され、内部電源電圧VIIの生成回路が動作を開始する。生成回路が動作を開始してからしばらくの間、内部電源電圧VIIは、低下する（図１９(f)）。内部電源電圧VIIが参照電圧VREF（例えば1.25V）より低い期間、低レベルのSTT1X信号が出力される（図１９(g)）。同様に、昇圧電圧VPPの電源線と電源電圧VDDの電源線との接続が解除され、昇圧電圧VPPの生成回路が動作を開始する。生成回路が動作を開始してからしばらくの間、昇圧電圧VPPは、低下する（図１９(h)）。昇圧電圧VPPが電源電圧VDDより低い期間、低レベルのSTT2X信号が出力される（図１９(i)）。
【００９０】
図１８のNANDゲート８０ｅは、STT1X信号またはSTT2X信号が低レベルの期間、高レベルのSTTPZ信号を出力する（図１９(j)）。STTPZ信号が高レベルの期間、起動信号STTVII（図１６）が高レベルにされる。起動信号STTVIIは、リセット信号として作用し、図３に示したチップ本体２０の所定の内部回路を初期化する。
低消費電力モードから解除された後、DRAMが動作することで、図１７と同様にRASZ信号は高レベルにされ（図１９(k)）、REL信号は低レベルにされる（図１９(l)）。REL信号の低レベルにより、差動増幅回路８０ａ、８０ｃは非活性化される。
【００９１】
この実施形態においても、上述した第４の実施形態と同様の効果を得ることができる。さらに、この実施形態では、低消費電力モードの解除時に、内部で生成される昇圧電圧VPPが外部からの電源電圧VDDより低い期間、内部回路を初期化するための起動信号STTVIIを活性化した。より具体的には、低消費電力モードの解除時に、内部電源電圧VIIおよび内部で生成される昇圧電圧VPPの少なくとも一方が、それぞれ参照電圧VREFおよび電源電圧VDDより低い期間、内部回路を初期化するための起動信号STTVIIを活性化した。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路をさらに確実にリセットすることができ、内部回路の誤動作を防止できる。
【００９２】
図２０は、本発明の半導体記憶装置、その動作方法およびその制御方法の第６の実施形態における起動信号生成回路を示している。なお、第１および第４の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態のDRAMは、第４の実施形態の解除検出回路７２およびレベル検出回路７２の代わりに、起動信号生成回路８２が形成されている。その以外の構成は、図３（第１の実施形態）と同一である。
【００９３】
起動信号生成回路８２は、CE2信号の反転信号であるCE2X信号（内部信号）を受けるCMOSインバータ８２ａと、CMOSインバータの出力に接続されたMOS容量８２ｂと、CMOSインバータの出力および参照電圧VREFを受ける差動増幅回路８２ｃとで構成されている。差動増幅回路８２ｃは、カレントミラー回路を有しており、ノードND4の電圧が参照電圧VREFより低いときに、起動信号STTPZを高レベルにする。
【００９４】
CMOSインバータ８２ａのpMOSは、チャネル長を長くしてオン抵抗が高くされている。そして、CMOSインバータ８２ａのpMOSとMOS容量８２ｂとでＣＲ時定数回路が構成されている。トランジスタのオン抵抗を利用してＣＲ時定数回路を構成することで、拡散抵抗を利用した場合に比べレイアウト面積を小さくできる。
図２１は、上述したDRAMの低消費電力モードへの移行（エントリ）、および低消費電力モードからの解除（イグジット）の動作を示している。
【００９５】
まず、CE2信号が低レベルにされると、CE2X信号が高レベルになり、DRAMが低消費電力モードに移行する。内部電源電圧VIIの生成回路および昇圧電圧VPPの生成回路は、動作を停止する。図２０のCMOSインバータ８２ａは、高レベルのCE2X信号を受け、nMOSをオンし、ノードND4を低レベルにする（図２１(a)）。差動増幅回路８２ｃは、ノードND4の電圧が参照電圧VREFより低いときに、STTPZ信号を高レベルにする（図２１(b)）。
【００９６】
この後、/CE2信号が高レベルにされ、CE2X信号が低レベルにされると、DRAMが低消費電力モードから解除される（図２１(c)）。図２０のCMOSインバータ８２は、低レベルのCE2X信号を受け、pMOSをオンし、ノードND4を高レベルにする（図２１(d)）。このとき、pMOSのオン抵抗とCMOS容量による時定数に応じて、ノードND4の電圧は、徐々に上昇する。差動増幅回路８２ｃは、ノードND4の電圧が参照電圧VREFより高くなったときに、STTPZ信号を低レベルにする（図２１(e)）。
【００９７】
この結果、低消費電力モードの解除から期間T2の間、STTPZ信号（リセット信号）は活性化（高レベル）され、内部回路は初期化される。期間T2は、低消費電力モードの解除後に、内部電源電圧VIIが所定の電圧より低く、内電源電圧VIIが供給される内部回路の動作が保証できない期間に対応して設定される。すなわち、起動信号生成回路８２は、期間T2を生成するタイマとして動作する。
【００９８】
この実施形態においても、上述した第４の実施形態と同様の効果を得ることができる。さらに、この実施形態では、低消費電力モードの解除時に、起動信号生成回路８２をタイマとして動作させてSTTPZ信号を生成し、低消費電力モードの解除後に期間T2の間、内部回路を初期化した。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。
【００９９】
起動信号生成回路８２を、ＣＲ時定数回路として動作させたので、期間T2を、ＣＲ時定数回路に伝搬される信号の伝搬遅延時間に基づいて設定することができる。このため、内部回路のリセット期間を簡易な回路で設定できる。
pMOSのオン抵抗を利用してＣＲ時定数回路を形成したため、起動信号生成回路８２のレイアウト面積を小さくできる。
【０１００】
図２２は、本発明の半導体記憶装置、その動作方法およびその制御方法の第７の実施形態を示している。なお、第１の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、DRAMは、VII起動回路１０、VDD起動回路１２、ローパワーエントリ回路８４、コマンドデコーダ１６、内部電圧発生回路８６、およびチップ本体８８を備えている。内部電圧発生回路８６は、ローパスフィルタ２２、参照電圧発生回路２４、VPP検出回路９０、昇圧回路９２、プリチャージ電圧発生回路９４、内部電源電圧発生回路９６、VBB検出回路９８、および基板電圧発生回路１００を有している。チップ本体８８は、メモリコア３８、周辺回路４０、分周回路１０２、および発振回路１０４を有している。分周回路１０２および発振回路１０４は、セルフリフレッシュモード時に自動的にリフレッシュ動作を実行するためのタイミング信号を生成する制御回路である。
【０１０１】
図２３は、参照電圧発生回路２４の詳細を示している。
参照電圧発生回路２４は、参照電圧VREFを生成する基準電圧発生回路２４ａ、pMOSからなるスタータ回路２４ｂ、差動増幅器２４ｃ、およびレギュレータ２４ｄを有している。
基準電圧発生回路２４ａは、pMOSで構成されるカレントミラー回路、カレントミラー回路と直列にそれぞれ接続された２つのnMOS、および一方のnMOSのソースと接地線VSSとの間に接続された抵抗を有している。基準電圧発生回路２４ａの出力は、一方のnMOSのゲートおよび他方のnMOSのドレインに接続されており、このノードから参照電圧VREFが発生している。他方のnMOSのゲートは、一方のnMOSのソースに接続されている。
【０１０２】
スタータ回路２４ｂは、パワーオン後に起動信号STTCRXが活性化されている期間、参照電圧VREFを高レベルにする。
差動増幅器２４ｃは、pMOSで構成されたカレントミラー部、nMOSで構成された差動入力部、およびゲートに参照電圧VREFが供給され、差動入力部を接地線VSSに接続するnMOSを有している。差動入力部の一方のnMOSのゲートには、基準電圧VREFが供給され、他方のnMOSのゲートには、参照電圧VRFVが供給されている。
【０１０３】
レギュレータ２４ｄは、電源線VDDと接地線VSSの間に、pMOSと５つの抵抗を直列に接続して構成されている。各素子の接続ノードからは、それぞれ参照電圧VRFV、VPREF、VPRREFL、VPRREFHが出力されている。接地線VSSに接続された抵抗の両端には、ローパワー信号NAPXで制御されたnMOSのソースおよびドレインが接続されている。接地線VSSに接続された抵抗は、ローパワー信号NAPXが活性化（低レベル）されたときバイパスされる。このため、低消費電力モード中に、参照電圧VRFV、VPREF、VPRREFL、VPRREFHのレベルは低下する。
【０１０４】
図２４は、内部電源電圧発生回路９６の詳細を示している。
内部電源電圧発生回路９６は、図５に示した第１の実施形態のVII内部電源電圧発生回路３２からスイッチ回路３２ｅおよびnMOS３２ｄを削除し、安定化容量９６ａ、スイッチ９６ｂ、およびnMOS９６ｃを追加して形成されている。安定化容量９６ａは、内部電源線VIIに供給される電荷の一部を蓄え、電源ノイズ等による電源電圧VIIの変動を小さくする。スイッチ９６ｂは、例えば、CMOS伝達ゲートで形成されている。内部電源線VIIと接地線VSSとの間に配置されたnMOS９６ｃのゲートは、インバータを介してローパワー信号NAPXの反転論理が入力されている。
【０１０５】
スイッチ９６ｂは、ローパワー信号NAPXの活性化時にオフされ、レギュレータ３２ｃと内部回路との接続を遮断する。このとき、nMOS９６ｃはオンし、内部電源線VIIは、接地電圧（０Ｖ）になる。内部回路に電源電圧VIIが供給されないため、低消費電力モード中に内部回路のトランジスタ等のリーク電流は発生しない。すなわち、内部回路の消費電力をゼロにできる。この時、レギュレータ３２ｃと安定化容量９６ａとの接続は維持されており、安定化容量９６ａは、通常動作時と同様に電荷を蓄えられる。
【０１０６】
低消費電力モードの解除後、ローパワー信号NAPXの非活性化により、スイッチ９６ｂがオンし、同時にnMOS９６ｃがオフし、レギュレータ３２ｃと内部回路とが接続される。このとき、レギュレータ３２ｃから与えられる電荷の他に、安定化容量に蓄えられた電荷が、内部電源線VIIに供給され、内部電源電圧VIIが上昇し、内部回路に供給される。この結果、内部回路は、低消費電力モードの解除後すぐに動作できる。
【０１０７】
図２５は、昇圧回路９２、VPP検出回路９０、基板電圧発生回路１００、およびVBB検出回路９８を示している。
昇圧回路９２は、昇圧イネーブル信号VPPENの活性化により動作する発振回路１０６、および複数のユニット１０８、１１０を有している。ユニット１０８は、発振回路１０６からのパルス信号PLS1〜PLS6を受け、ローパワー信号NAPXの活性化時にブースト電圧VPPを生成する。ユニット１１０は、ローパワー信号NAPXにかかわらず、発振回路１０６からのパルス信号PLS1〜PLS6を受けたとき常にブースト電圧VPPを生成する。ローパワー信号NAPXの活性化に基づいてユニット１０８が動作を停止することで、低消費電力モード時に昇圧回路９２の消費電力が下がる。後述するように、低消費電力モード中、リフレッシュ動作は実行されないため、昇圧回路９２の駆動能力は低下しても問題ない。動作モードにかかわらず常時動作させるユニット１１０の数は、低消費電力モードからの復帰後、通常動作またはリフレッシュ動作を実行するまで時間（製品仕様）に応じて決められる。
【０１０８】
基板電圧発生回路１００は、基板電圧検知信号VBBDETの活性化およびローパワー信号NAPXの非活性化により動作する複数のユニット１１２、および基板電圧検知信号VBBDETの活性化により動作する複数のユニット１１４を有している。ローパワー信号NAPXの活性化に基づいてユニット１１２が動作を停止することで、低消費電力モード中に基板電圧発生回路１００の消費電力が下がる。動作モードにかかわらず常時動作させるユニット１１４の数は、低消費電力モードからの復帰後、通常動作またはリフレッシュ動作を実行するまで時間（製品仕様）に応じて決められる。
【０１０９】
図２６は、昇圧回路９２のユニット１０８の詳細を示している。
ユニット１０８は、nMOSからなる４つのキャパシタ１０８ａ、１０８ｂ、１０８ｃ、１０８ｄ、およびスイッチとして動作するpMOS１０８ｅ、１０８ｆを有している。キャパシタ１０８ａ、１０８ｂ、１０８ｃ、１０８ｄの一端は、ローパワー信号NAPXの非活性化時に、それぞれパルス信号PLS1、PLS2、PLS3、PLS4の反転論理を受ける。キャパシタ１０８ａ〜１０８ｄの他端は、ダイオード接続された複数のnMOSを介して電源線VDDに接続されている。pMOS１０８ｅ、１０８ｆのゲートは、ローパワー信号NAPPXの非活性化時に、論理ゲートを介してそれぞれパルス信号PLS5、PLS6を受ける。
【０１１０】
パルス信号PLS1、PLS2、PLS5と、パルス信号PLS3、PLS4、PLS6とは互いに逆相である。ローパワー信号NAPXおよびパルス信号PLS5、PLS6の高レベル電圧は、pMOS１０８ｅ、１０８ｆは、確実にオフするためにブースト電圧VPPと同一にされている。
キャパシタ１０８ａ、１０８ｂおよび１０８ｃ、１０８ｄは、入力されたパルス信号PLS1、PLS2、PLS3、PLS4に応じて交互に充放電される。pMOS１０８ｅ、１０８ｆは、キャパシタ１０８ａ、１０８ｂ、キャパシタ１０８ｃ、１０８ｄのポンピング動作に同期して交互にオンする。そして、このポンピング動作により、電源電圧VDDがブースト電圧VPPに昇圧される。ユニット１０８は、ローパワー信号NAPXの活性化時に動作を停止する。
【０１１１】
図２７は、昇圧回路９２のユニット１１０の詳細を示している。
ユニット１１０は、ユニット１０８からローパワー信号NAPX、NAPPXの論理を除いた回路である。すなわち、ユニット１１０は、電源オンの後、常に動作し、ブースト電圧VPPを生成する。
図２８は、VPP検出回路９０の詳細を示している。
【０１１２】
VPP検出回路９０は、差動増幅回路９０ａおよびこの差動増幅回路９０ａの一方の入力に電圧を与える電圧発生回路９０ｂを有している。
差動増幅回路９０ａは、pMOSで構成されたカレントミラー部９０ｃ、およびnMOSで構成された１対の差動入力部９０ｄ、９０ｅを有している。差動入力部９０ｄ、９０ｅの入力は、ともに参照電圧VPREFと、電圧発生回路９０ｂからブースト電圧VPPのレベルをシフトして生成した制御電圧VPP2とを受けている。差動入力部９０ｄは、常時オンしているnMOSを介して接地線VSSに接続され、差動入力部９０ｅは、ローパワー信号NAPXの非活性化時にオンするnMOSを介して接地線VSSに接続されている。
【０１１３】
すなわち、差動入力部９０ｄは、常に動作し、差動入力部９０ｅは、ローパワー信号NAPXの非活性化時のみ動作する。低消費電力モード中に、差動入力部９０ｅが動作を停止するため、消費電力が低減される。差動増幅回路９０ａは、制御電圧VPP2が参照電圧VPREFより低いときに、昇圧イネーブル信号を活性化（高レベル）する。
【０１１４】
電圧発生回路９０ｂは、ブースト電圧VPPの発生ノードと接地線VSSとの間に、３つの抵抗を直列に接続して構成されている。ブースト電圧VPPの発生ノード側の抵抗の他端から、制御電圧VPP2が出力されている。接地線VSSに接続された抵抗の両端には、ローパワー信号NAPXで制御されるnMOSのソースおよびドレインがそれぞれ接続されている。接地線VSSに接続された抵抗は、ローパワー信号NAPXが活性化されたときバイパスされる。このため、低消費電力モード中に、制御電圧VPP2のレベルは低下する。
【０１１５】
図２９は、基板電圧発生回路１００のユニット１１２の詳細を示している。
ユニット１１２は、発振回路１１２ａと、ポンピング回路１１２ｂとを有している。
発振回路１１２ａは、奇数段の論理ゲートからなるリングオシレータとして構成されている。発振回路１１２ａは、基板電圧検知信号VBBDETが活性化され、ローパワー信号NAPXが非活性化されたときに動作する。
【０１１６】
ポンピング回路１１２ｂは、電源線VDDとポンピングノードPNDの間に３つのpMOSおよび１つのnMOSを直列に接続した電圧供給部１１２ｃ、ポンピングノードPNDにゲートが接続されたpMOSからなるキャパシタ１１２ｄ、ポンピングノードPNDが高レベルのときにポンピングノードPNDと接地線VSSとを接続するnMOS１１２ｅ、およびポンピングノードPNDと基板ノードVBBとを接続するダイオード接続されたnMOS１１２ｆを有している。
【０１１７】
ポンピング回路１１２ｂでは、電圧供給部１１２ｃのpMOSおよびnMOSと、キャパシタ１１２ｄとが発振回路１１２ａからのクロック信号を受けることで、ポンピングノードPNDは、交互に接地電圧および負電圧になる。そして、ポンピングノードPNDが負電圧になったときに、基板ノードVBBの電荷が引き抜かれ、基板ノードVBBが負電圧になる。ユニット１１２は、低消費電力モード中（ローパワー信号NAPXが活性化中）、動作を停止する。
【０１１８】
図３０は、基板電圧発生回路１００のユニット１１４の詳細を示している。
ユニット１１４は、発振回路１１４ａと、ポンピング回路１１４ｂとで構成されている。
発振回路１１４ａは、ユニット１１２の発振回路１１２ａからローパワー信号NAPXの論理を除いた回路である。すなわち、発振回路１１４ａは、低消費電力モード中も基板電圧検知信号VBBDETに応じて動作し基板電圧VBBを生成する。ポンピング回路１１４ｂは、ユニット１１２のポンピング回路１１２ｂと同一の回路である。
【０１１９】
図３１は、VBB検出回路９８の詳細を示している。
VBB検出回路９８は、２つの検出ユニット９８ａ、９８ｂ、およびこれ等ユニット９８ａ、９８ｂの検出結果のOR論理を基板電圧検知信号VBBDETとして出力するOR回路９８ｃを有している。
検出ユニット９８ａは、内部電源線VIIと接地線VSSとの間に抵抗、pMOS、抵抗を直列に接続した基準電圧発生部９８ｄ、２つのnMOSが直列に接続されたレベル検出部９８ｅ、pMOS負荷回路を介してpMOSが電源線VIIに接続されたCMOSインバータ９８ｆ、およびレベル検出部９８ｆの出力ノードNOUT1を接地線VSSに接続するnMOS９８ｇを有している。基準電圧発生部９８ｄのpMOSのゲートおよびnMOS９８ｇｎゲートは、ローパワー信号NAPXを受けている。このため、検出ユニット９８ａは、通常動作モード時に非活性化され、低消費電力モード時に活性化される。レベル検出部９８ｅの出力ノードNOUT1の電圧は、活性化時に基板電圧VBBの上昇とともに上昇する。この実施例では、CMOSインバータ９８ｆは、基板電圧VBBが−0.5Vまで上昇したとき、レベル検出部９８ｄでの検出結果（出力ノードNOUT1の電圧）を受けて低レベルを出力する。OR回路９８ｃは、CMOSインバータ９８ｆからの低レベルを受けたとき、基板電圧検知信号VBBDETを活性化する。
【０１２０】
検出ユニット９８ｂは、基準電圧発生部９８ｄのpMOSのゲートおよびnMOS９８ｇのゲートにローパワー信号NAPXの反転論理が供給されている。それ以外の構成は、検出ユニット９８ａと同一である。この実施例では、CMOSインバータ９８ｆは、通常動作モード時に、基板電圧VBBが−1.0Vまで上昇したとき、レベル検出部９８ｅでの検出結果（出力ノードNOUT1の電圧）を受けて低レベルを出力する。検出ユニット９８ｂの基準電圧発生部９８ｄの出力は、ローパワー信号NAPXの低レベル時（低消費電力モード中）に接地電圧VSS（0V）になる。このため、レベル検出部９８ｅの出力ノードNOUT2は、常に低レベルになる。すなわち、検出ユニット９８ｂは、低消費電力モード中、非活性化される。
【０１２１】
したがって、VBB検出回路９８は、通常動作モード時に、検出ユニット９８ｂのみを使用して、基板電圧VBBが−1.0Vまで上昇したときに基板電圧検知信号VBBDETを活性化する。基板電圧検知信号VBBDETの活性化により、図２９および図３０に示した基板電圧発生回路１００のユニット１１２、１１４が動作し、基板電圧VBBは、低下する。
【０１２２】
また、VBB検出回路９８は、低消費電力モード時に、ローパワー信号NAPXの活性化を受けて、検出ユニット９８ａを活性化し、検出ユニット９８ｂを非活性化する。この結果、VBB検出回路９８の消費電力が低減される。基板電圧VBBのレベルは、低消費電力モード中、検出ユニット９８ａのみで検出されるため、基板電圧VBBが−0.5Vまで上昇したときに基板電圧検知信号VBBDETが活性化される。基板電圧VBBの検出レベル（絶対値）が低くなるため、基板電圧発生回路１００が生成する基板電圧VBBの絶対値が小さくなる。すなわち、低消費電力モード中は、通常動作モード時に比べ基板電圧発生回路１００の動作が抑えられる。この結果、消費電力を低減できる。基板電圧VBBと接地電圧VSSとの差が小さくなるため、基板リークの量は減る。したがって、基板電圧検知信号VBBDETの発生頻度は下がり、基板電圧発生回路１００の動作頻度は下がる。この結果、消費電力をさらに低減できる。
【０１２３】
図３２は、プリチャージ電圧発生回路９４の詳細を示している。
プリチャージ電圧発生回路９４は、差動増幅回路９４ａ、９４ｂ、およびVPR発生部９４ｃを有している。
差動増幅回路９４ａは、pMOSで構成されたカレントミラー部９４ｄと、nMOSで構成された１対の差動入力部９４ｅ、９４ｆを有している。差動入力部９４ｅ、９４ｆの入力は、ともに参照電圧VPRREFLとプリチャージ電圧VPRとを受けている。差動入力部９４ｅは、常時オンしているnMOSを介して接地線VSSに接続され、差動入力部９４ｆは、ローパワー信号NAPXの非活性化時にオンするnMOSを介して接地線VSSに接続されている。
【０１２４】
すなわち、差動入力部９４ｅは、常に動作し、差動入力部９４ｆは、ローパワー信号NAPXの非活性化時のみ動作する。低消費電力モード中に、差動入力部９４ｆが動作を停止するため、消費電力が低減される。差動増幅回路９４ａは、参照電圧VPRREFLがプリチャージ電圧VPRより高いときに、出力ノードNOUT3を低レベルにする。
【０１２５】
差動増幅回路９４ｂは、nMOSで構成されたカレントミラー部９４ｇと、pMOSで構成された１対の差動入力部９４ｈ、９４ｉを有している。差動入力部９４ｈ、９４ｉの入力は、ともに参照電圧VPRREFHとプリチャージ電圧VPRとを受けている。差動入力部９４ｇは、常時オンしているpMOSを介して電源線VDDに接続され、差動入力部９４ｉは、ローパワー信号NAPXの非活性化時にオンするpMOSを介して電源線VDDにに接続されている。
【０１２６】
差動入力部９４ｈは、常に動作し、差動入力部９４ｉは、ローパワー信号NAPXの非活性化時のみ動作する。低消費電力モード中に、差動入力部９４ｉが動作を停止するため、消費電力が低減される。差動増幅回路９４ｂは、参照電圧VPRREFHがプリチャージ電圧VPRより低いときに、出力ノードNOUT4を低レベルにする。 VPR発生部９４ｃは、電源線VDDと接地線VSSの間に直列に接続されたpMOSとnMOSとを有している。pMOSのゲートは、出力ノードNOUT3を接続している。nMOSのゲートは、出力ノードNOUT4を接続している。pMOSおよびnMOSのドレインからプリチャージ電圧VPRが出力されている。プリチャージ電圧VPRは、メモリコア３８におけるビット線対のイコライズ電圧およびメモリセルのプレート電圧として使用される。
【０１２７】
低消費電力モード中に差動入力部９４ｆ、９４ｉを非活性化することで、プリチャージ電圧VPRの変化に対するプリチャージ電圧発生回路９４の応答は悪くなる。しかし、後述するように、低消費電力モード中、読み書き動作およびリフレッシュ動作は実行されないため、プリチャージ電圧発生回路９４の応答が低下しても問題ない。
【０１２８】
図３３は、発振回路１０４の詳細を示している。
発振回路１０４は、奇数段のCMOSインバータを縦続接続したリングオシレータ１０４ａ、およびリングオシレータ１０４ａから発振信号OSCZを取り出すためのバッファ１０４ｂを有している。図中の破線枠は、リングオシレータ１０４ａの段数（セルフリフレッシュの周期）を調整するスイッチである。これ等スイッチのオン、オフは、ポリシリコンヒューズの溶断、あるいは配線層のホトマスクのレイアウトパターンにより設定される。この例では、リングオシレータ１０４ａの段数は、７段に設定されている。CMOSインバータのpMOSおよびnMOSのソースは、それぞれpMOS負荷およびnMOS負荷を介して内部電源線VIIおよび接地線VSSに接続されている。pMOS負荷およびnMOS負荷のゲートは、それぞれ制御電圧PCNTL、NCNTLで制御されている。また、発振回路１０４は、ローパワー信号NAPXの制御を受けるpMOSおよびnMOSを有している。ローパワー信号NAPXの活性化時に、これ等pMOSがオンすることで、リングオシレータ１０４ａの所定のノードは、高レベルに固定され、これ等nMOSがオフすることで、CMOSインバータのnMOSと接地線VSSとの接続が遮断される。この結果、低消費電力モード中、発振回路１０４は動作を停止する。
【０１２９】
図３４は、発振回路１０４に内蔵された制御電圧PCNTL、NCNTLの生成回路１１６を示している。
生成回路１１６は、内部電源線VIIと接地線VSSとの間に直列に接続されたpMOS、pMOSダイオード、および抵抗と、内部電源線VIIと接地線VSSとの間に直列に接続された抵抗、nMOSダイオード、およびnMOSと、制御電圧PCNTLを発生するノードと内部電源線VIIとの間に配置されたMOS容量と、制御電圧NCNTLを発生するノードと接地線VSSとの間に配置されたMOS容量とを有している。
【０１３０】
制御電圧PCNTLは、pMOSダイオードと抵抗との接続ノードから発生しており、内部電源電圧VIIの変動に対応して変化する。制御電圧NCNTLは、nMOSダイオードと抵抗との接続ノードから発生しており、接地電圧VSSの変動に対応して変化する。このため、図３３に示したCMOSインバータのpMOSおよびnMOSのソース・ゲート間電圧は常に一定になり、リングオシレータ１０４ａの発振周期は、内部電源電圧VIIの変動によらず一定になる。MOS容量は、内部電源線VIIおよび接地線VSSに発生する高周波ノイズが、制御電圧PCNTLおよび制御電圧NCNTLに影響することを防止する。この結果、内部電源電圧VIIおよび接地電圧VSSの変動がキャンセルされ、発振回路１０４の動作中（セルフリフレッシュモード中）、常に所定の周期で発振信号OSCZが生成される。
【０１３１】
pMOSおよびnMOSは、ローパワー信号NAPXの活性化時にオフする。すなわち、低消費電力モード中、生成回路１１６は非活性化される。このとき、制御電圧PCNTL、NCNTLは、それぞれ低レベル、高レベルになる。
上述したDRAMでは、第１の実施形態と同様に、図２２に示したローパワーエントリ回路８４は、外部から低レベルのチップイネーブル信号CE2を受けたときにローパワー信号NAPXを活性化（低レベル）し、チップを低消費電力モードに移行させる。
【０１３２】
ローパワー信号NAPXの活性化により、図２３に示した参照電圧発生回路２４は、参照電圧VRFV、VPREF、VPREFL、VPREFHのレベルを下げる。図２８に示したVPP検出回路９０は、差動入力部９０ｅを非活性化し、同時に差動入力部９０ｄに与える制御電圧VPP2のレベルを下げる。図２５に示した昇圧回路９２のユニット１０８および基板電圧発生回路１００のユニット１１２は、動作を停止する。図３１に示したVBB検出回路９８は、検出ユニット９８ｂを非活性化し、検出ユニット９８ａを活性化し、基板電圧VBBの検出レベルを上げる。すなわち、基板電圧検知信号VBBDETは、基板電圧VBBが−0.5Vまで上昇したときに活性化される。図３２に示したプリチャージ電圧発生回路９４の差動増幅回路９４ａ、９４ｂは、それぞれ差動入力部９４ｆ、９４ｉを非活性化する。図３３に示した発振回路１０４は、動作を停止する。図３４に示した生成回路１１６は、非活性化される。
【０１３３】
図３５は、発振回路１０４および分周回路１０２の動作を示している。
ローパワー信号NAPXが活性化すると、発振回路１０４は、発振信号OSCZを低レベルにする。発振信号OSCZがの発振が停止するため、分周回路１０２による分周動作が停止し、セルフリフレッシュのタイマ信号SRTZは低レベルになる。このため、分周回路１０２の消費電力はほぼゼロになる。
【０１３４】
このように、複数の制御回路が動作を停止し、または能力を低下することで、低消費電力モード中の消費電力が、従来に比べ大幅に低減される。一部の制御回路は、能力を低下した状態で動作し続けているため、低消費電力モードからの解除後、すぐに通常動作が開始可能である。
以上、この実施形態では、低消費電力モード中にセルフリフレッシュ用の発振回路１０４を停止し、セルフリフレッシュモードの動作を停止した。この結果、低消費電力モード中の消費電力を低減できる。
【０１３５】
リフレッシュが実行されないため、内部電圧発生回路８６は、周辺回路４０で消費する電力（リーク電流）を補う程度の能力で動作させればよい。この結果、低消費電力モード中の消費電力を低減できる。
内部電圧VPP、VBB、VPRは、低消費電力モード中も内部回路（周辺回路４０およびメモリコア３８等）に供給されている。このため、低消費電力モードの解除後すぐに周辺回路４０およびメモリコア３８を動作できる。
【０１３６】
低消費電力モード中に、昇圧回路９２のユニット１０８および基板電圧発生回路１００のユニット１１２の動作を停止したので、低消費電力モード中の消費電力をさらに低減できる。
低消費電力モード中に、内部電源線VIIと安定化容量９６ａとの接続を維持するとともに、内部電源線VIIと内部回路（周辺回路４０およびメモリコア３８）との接続を遮断した。周辺回路４０への電源の供給が停止するため、周辺回路４０のリーク電流はなくなり、消費電力をゼロにできる。低消費電力モードの解除後、内部電源線VIIと内部回路とを接続したときに、安定化容量に蓄えられた電荷に対応する電圧が、内部電源線VIIを介して内部回路に与えられる。このため、低消費電力モードの解除後、内部電源電圧発生回路９６が所定の内部電源電圧VIIを発生する前に、安定化容量９６ａに蓄えられた電荷に対応する電圧を、内部回路に与えることができる。この結果、内部回路は、低消費電力モードの解除後すぐに動作できる。
【０１３７】
低消費電力モード中に、VPP検出回路９０の差動増幅回路９０ａにおける差動入力部９０ｅおよびプリチャージ電圧発生回路９４の差動増幅回路９４ａ、９４ｂにおける差動入力部９４ｆ、９４ｉを非活性化したので、差動増幅回路９０ａ、９４ａ、９４ｂの消費電力を低減できる。
低消費電力モード中に、昇圧回路９２のユニット１０８および基板電圧発生回路１００のユニット１１２の動作を停止したので、ブースト電圧VPPおよび基板電圧VBBの過渡的なばらつきが抑えられる。すなわち、ブースト電圧VPPおよび基板電圧VBBの最大値と最小値との差を小さくできるため、リーク電流の削減が可能になる。
【０１３８】
参照電圧発生回路２４が発生する参照電圧VPREF、VRFV（VII）、VPRREFH、VPRREFLのレベルを低くすることで、VPP検出回路９０、VBB検出回路９８、およびプリチャージ電圧発生回路９４の検出レベルの絶対値を小さくし、昇圧回路９２、基板電圧発生回路１００、およびプリチャージ電圧発生回路９４が生成する昇圧電圧VPP、基板電圧VBB、プリチャージ電圧VPRのレベル（絶対値）を小さくした。電圧が低下することでリーク電流を削減できるため、消費電力を低減できる。
【０１３９】
なお、上述した実施形態では、本発明をDRAMに適用した例について述べた。本発明はこれに限定されず、例えば、SDRAM（Synchronous DRAM）、DDR SDRAM（Double Data Rate SDRAM）、あるいはFCRAM（Fast Cycle RAM）に適用してもよい。
本発明が適用される半導体製造プロセスは、CMOSプロセスに限られず、Bi-CMOSプロセスでもよい。
【０１４０】
また、上述した第２の実施形態では、複数の遅延回路５４ｃを直列に接続してローパワーエントリ回路５０を形成した例について述べた。本発明はこれに限定されず、例えば、STTCRX信号で制御されるラッチ回路を使用してローパワーエントリ回路を形成してもよい。この場合には、回路規模が小さくなる。
上述した第３の実施形態では、専用の低消費電力モード信号/LPを使用した例について述べた。例えば、チップ内部で/LP信号をプルアップし、/LP信号用の端子を設けないことで、低消費電力モードが必要のないユーザに対しても、このDRAMを供給できる。/LP信号は、ボンディングまたはヒューズを溶断により電源電圧VDDに接続してもよい。あるいは、配線層のホトマスクの切り替えにより、/LP信号を電源電圧VDDに接続してもよい。
【０１４１】
上述した第５の実施形態では、昇圧電圧VPPを電源電圧VDDと比較した例について述べた。本発明はこれに限定されず、例えば、昇圧電圧VPPを電源電圧VDDを降圧して生成される参照電圧VREFと比較してもよい。
上述した第６の実施形態では、低消費電力モードの解除時に、起動信号生成回路８２を期間T2を生成するタイマとして動作させ、この期間T2に内部回路を初期化するためのSTTPZ信号（リセット信号）を活性化した例について述べた。本発明はこれに限定されず、例えば、低消費電力モードの解除時に、通常動作時に動作するカウンタをタイマとして動作させ、このカウンタが所定の数を計数している期間に、内部回路を初期化するためのリセット信号を活性化してもよい。カウンタとして、例えば、メモリセルのリフレッシュアドレスを示すリフレッシュカウンタ等を利用できる。
【０１４２】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
以上の実施形態において説明した発明を整理して以下の付記を開示する。
（付記１） ダイナミック型のメモリセルを有し、リフレッシュ動作を禁止することによって前記メモリセルがデータを保持しない低消費電力モードを備えたメモリにおいて、
外部制御信号に応答して、前記低消費電力モードに移行することを特徴とする半導体記憶装置の動作方法。
（付記２） 付記１記載の半導体記憶装置の動作方法において、
前記外部制御信号は、専用の外部制御信号であることを特徴とする半導体記憶装置の動作方法。
（付記３） 付記２記載の半導体記憶装置の動作方法において、
前記外部制御信号は外部コマンドであり、該外部コマンドは複数の制御信号の組合せで構成されていることを特徴とする半導体記憶装置の動作方法。
（付記４） 付記３記載の半導体記憶装置の動作方法において、
前記半導体記憶装置は、アイドルモードの期間中に前記低消費電力モードに移行することを特徴とする半導体記憶装置の動作方法。
（付記５） 付記４記載の半導体記憶装置の動作方法において、
第２のコマンドに応答して、前記低消費電力モードを解除することを特徴とする半導体記憶装置の動作方法。
（付記６） 付記５記載の半導体記憶装置の動作方法において、
前記半導体記憶装置は、前記低消費電力モードが解除された後、初期化されることを特徴とする半導体記憶装置の動作方法。
（付記７） 付記２記載の半導体記憶装置の動作方法において、
前記半導体記憶装置は、前記専用の外部制御信号が第１の電圧から第２の電圧へ変化することに応答して、前記低消費電力モードに移行することを特徴とする半導体記憶装置の動作方法。
（付記８） 付記７記載の半導体記憶装置の動作方法において、
前記専用の外部制御信号が前記第２の電圧である期間、前記低消費電力モードを維持することを特徴とする半導体記憶装置の動作方法。
（付記９） 付記８記載の半導体記憶装置の動作方法において、
前記専用の外部制御信号が前記第２の電圧から前記第１の電圧に変化することに応答して、前記低消費電力モードを解除することを特徴とする半導体記憶装置の動作方法。
（付記１０） リフレッシュ動作を禁止することによりダイナミック型のメモリセルがデータを保持しない低消費電力モードを有する半導体記憶装置に対し専用の制御信号を出力することにより、前記半導体記憶装置を低消費電力モードに移行させることを特徴とする半導体記憶装置の制御方法。
（付記１１） 付記１０記載の半導体記憶装置の動作方法において、
前記専用の制御信号を出力する時、該専用の制御信号の電圧を第１の電圧から第２の電圧へ変化させることを特徴とする半導体記憶装置の制御方法。
（付記１２） 付記１１記載の半導体記憶装置の動作方法において、
前記半導体記憶装置が前記低消費電力モードの状態を保つために、前記専用の制御信号の電圧を前記第２の電圧に保つことを特徴とする半導体記憶装置の制御方法。
（付記１３） 付記１２記載の半導体記憶装置の動作方法において、
前記半導体記憶装置を前記低消費電力モードから解除するために、前記専用の制御信号の電圧を前記第２の電圧から前記第１の電圧に変化させることを特徴とする半導体記憶装置の制御方法。
（付記１４） ダイナミック型のメモリセルを有し、リフレッシュ動作を禁止することにより前記メモリセルがデータを保持しない低消費電力モードを備え、データ端子を有する第１のメモリと、
フラッシュメモリセルと、前記第１のメモリのデータ端子に接続されたデータ端子を備えた第２のメモリ
を有することを特徴とするメモリシステム。
（付記１５） 付記１４記載のメモリシステムにおいて、
前記第１のメモリが前記低消費電力モードに移行する前に、前記第１のメモリの前記ダイナミック型メモリセルに保持されたデータを前記第２のメモリの前記フレッシュメモリセルに転送することを特徴とするメモリシステム。
（付記１６） 付記１５記載のメモリシステムにおいて、
前記第１のメモリが前記低消費電力モードを解除した後、前記第２のメモリの前記フラッシュメモリセルに保持されたデータを前記第１のメモリの前記ダイナミック型メモリセルに転送することを特徴とするメモリシステム。
（付記１７） 待機状態と通話状態を有する携帯電話において、
ダイナミック型のメモリセルを有し、リフレッシュ動作を禁止することにより前記メモリセルがデータを保持しない低消費電力モードを備え、データ端子を有する第１のメモリと、
フラッシュメモリセルと、前記第１のメモリのデータ端子に接続されたデータ端子を備えた第２のメモリを備え、
前記通話状態から前記待機状態に移行前に、前記第１のメモリの前記ダイナミック型メモリセルに保持されたデータを前記第２のメモリの前記フレッシュメモリセルに転送し、その後前記第１のメモリは前記低消費電力モードへ移行し、
前記待機状態から前記通話状態に移行する時、前記第１のメモリは前記低消費電力モードを解除したのち、前記第２のメモリの前記フラッシュメモリセルに保持されたデータを前記第１のメモリの前記ダイナミック型メモリセルに転送することを特徴とする携帯電話。
（付記１８） ダイナミック型のメモリセルを有し、リフレッシュ動作を禁止することにより前記メモリセルがデータを保持しない低消費電力モードを備えた第１のメモリ及び、フラッシュメモリセルを有する第２のメモリの制御方法であって、
前記第１のメモリが前記低消費電力モードに移行する前に、前記第１のメモリの前記ダイナミック型メモリセルに保持されたデータを前記第２のメモリの前記フレッシュメモリセルに転送し、
前記第１のメモリが前記低消費電力モードから解除されたのち、前記第２のメモリの前記フラッシュメモリセルに保持されたデータを前記第１のメモリの前記 ダイナミック型メモリセルに転送することを特徴とするメモリの制御方法。
（付記１９） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
制御信号を外部から受け、前記内部電圧発生回路を非活性化し、チップを低消費電力モードに移行させるエントリ回路とを備えたことを特徴とする半導体記憶装置。
【０１４３】
（付記２０） 付記１９記載の半導体記憶装置において、
メモリセルに接続されるワード線を備え、
前記内部電圧発生回路は、前記ワード線に供給するブースト電圧を発生する昇圧回路を含むことを特徴とする半導体記憶装置。
（付記２１） 付記１９記載の半導体記憶装置において、
前記内部電圧発生回路は、基板に供給する基板電圧を発生する基板電圧発生回路を含むことを特徴とする半導体記憶装置。
【０１４４】
（付記２２） 付記１９記載の半導体記憶装置において、
複数のメモリセルを有するメモリコアを備え、
前記内部電圧発生回路は、前記電源電圧より低く前記メモリコアに供給される内部電源電圧を発生する内部電源電圧発生回路を含むことを特徴とする半導体記憶装置。
【０１４５】
（付記２３） 付記１９記載の半導体記憶装置において、
メモリセルと、該メモリセルに接続されるビット線を有するメモリコアを備え、
前記内部電圧発生回路は、前記ビット線に供給するプリチャージ電圧を発生するプリチャージ電圧発生回路を含むことを特徴とする半導体記憶装置。
（付記２４） 付記１９記載の半導体記憶装置において、
前記低消費電力モード時に、前記電源電圧を、前記内部電圧として前記所定の内部回路に供給する外部電圧供給回路を備えたことを特徴とする半導体記憶装置。
【０１４６】
（付記２５） 付記１９記載の半導体記憶装置において、
前記エントリ回路は、所定の内部回路を非活性化するリセット信号を外部から受けてチップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
（付記２６） 付記１９記載の半導体記憶装置において、
前記エントリ回路は、複数の制御信号を外部から受け、これ等制御信号の状態が低消費電力コマンドであるときに、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１４７】
（付記２７） 付記２６記載の半導体記憶装置において、
前記エントリ回路は、チップ内の所定の回路を非活性化するリセット信号と、読み書き動作時にチップの各回路を活性化するチップイネーブル信号とを外部から受け、これ等信号の状態が低消費電力コマンドであるときに、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１４８】
（付記２８） 付記２７記載の半導体記憶装置において、
前記エントリ回路は、前記リセット信号が所定の期間非活性化にされ、さらに前記チップイネーブル信号が所定の期間活性化されたときに低消費電力モードに移行することを特徴とする半導体記憶装置。
（付記２９） 付記２６記載の半導体記憶装置において、
前記エントリ回路は、低消費電力モード中に、前記複数の制御信号を受け、これ等制御信号の状態が低消費電力モードの解除を求めているときに、低消費電力モードを解除させることを特徴とする半導体記憶装置。
【０１４９】
（付記３０） 付記１９記載の半導体記憶装置において、
前記エントリ回路は、低消費電力モード信号の所定のレベルまたは遷移エッジを受けてチップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
（付記３１） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
制御信号を外部から受け、前記内部電圧発生回路を非活性化し、チップを低消費電力モードに移行させるエントリ回路とを備え、
前記エントリ回路は、前記低消費電力モード中に、前記制御信号を受け、該制御信号の状態が該低消費電力モードの解除を求めているときに、該低消費電力モードを解除させることを特徴とする半導体記憶装置。
【０１５０】
（付記３２） 付記３１記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、前記内部電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。
（付記３３） 付記３２記載の半導体記憶装置において、
前記所定の電圧は、前記電源電圧を降圧して生成される参照電圧であることを特徴とする半導体記憶装置。
【０１５１】
（付記３４） 付記３１記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、内部で生成される昇圧電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。
（付記３５） 付記３４記載の半導体記憶装置において、
前記所定の電圧は、前記電源電圧であることを特徴とする半導体記憶装置。
【０１５２】
（付記３６） 付記３４記載の半導体記憶装置において、
前記所定の電圧は、前記電源電圧を降圧して生成される参照電圧であることを特徴とする半導体記憶装置。
（付記３７） 付記３１記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、前記内部電圧および内部で生成される昇圧電圧の少なくとも一方が、それぞれ所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。
【０１５３】
（付記３８） 付記３１記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、所定の時間を計測するタイマを備え、前記タイマが計測している期間に、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。
（付記３９） 付記３８記載の半導体記憶装置において、
前記タイマは、ＣＲ時定数回路を有し、
前記所定の時間は、前記ＣＲ時定数回路に伝搬される信号の伝搬遅延時間に基づいて計測されることを特徴とする半導体記憶装置。
【０１５４】
（付記４０） 付記３８記載の半導体記憶装置において、
前記タイマは、通常の動作時に動作するカウンタを有し、
前記所定の時間は、前記カウンタのカウント値に基づいて計測されることを特徴とする半導体記憶装置。
（付記４１） 付記４０記載の半導体記憶装置において、
前記カウンタは、メモリセルのリフレッシュアドレスを示すリフレッシュカウンタであることを特徴とする半導体記憶装置。
【０１５５】
（付記４２） メモリセルを所定の周期で自動的にリフレッシュするセルフリフレッシュ制御回路と、
電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路とを備え、
制御信号を外部から受けたときに、前記セルフリフレッシュ制御回路を非活性化するとともに、前記内部電圧発生回路の前記内部電圧の供給能力を低くし、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１５６】
（付記４３） 付記４２記載の半導体記憶装置において、
前記内部電圧発生回路は、前記内部電圧を発生する複数のユニットを備え、
前記ユニットのうち一部は、前記低消費電力モード中に停止することを特徴とする半導体記憶装置。
（付記４４） 電源線に接続され、該電源線に供給される電荷の一部を蓄える安定化容量と、
前記電源線に接続された内部回路とを備え、
制御信号を外部から受けたときに、前記電源線と前記安定化容量との接続を維持するとともに、前記電源線と前記内部回路との接続を遮断し、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１５７】
（付記４５） 付記４４記載の半導体記憶装置において、
電源電圧を外部から受け、内部電圧を発生する内部電圧発生回路を備え、
前記内部電圧は、前記電源線を介して前記内部回路に供給されることを特徴とする半導体記憶装置。
（付記４６） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
前記内部電圧のレベルを検出し、その検出結果に基づいて前記内部電圧発生回路を制御する内部電圧検出回路とを備え、
制御信号を外部から受けたときに、前記内部電圧検出回路の能力を低下させ、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１５８】
（付記４７） 付記４６記載の半導体記憶装置において、
前記内部電圧検出回路は、前記内部電圧のレベルを検出する複数のユニットを備え、
前記ユニットのうち一部は、前記低消費電力モード中に停止することを特徴とする半導体記憶装置。
【０１５９】
（付記４８） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
前記内部電圧のレベルを検出し、その検出結果に基づいて前記内部電圧発生回路を制御する内部電圧検出回路とを備え、
制御信号を外部から受けたときに、前記内部電圧検出回路における前記内部電圧の検出レベルを低くすることで、前記内部電圧発生回路が生成する前記内部電圧の絶対値を小さくし、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１６０】
（付記４９） 付記４８記載の半導体記憶装置において、
参照電圧を発生する参照電圧発生回路を備え、
前記内部電圧検出回路は、前記内部電圧と前記参照電圧とを比較することで、前記内部電圧のレベルを検出し、
制御信号を外部から受けたときに、前記参照電圧発生回路が発生する前記参照電圧のレベルを低くすることで、前記内部電圧検出回路における前記内部電圧の検出レベルを低くすることを特徴とする半導体記憶装置。
【０１６１】
（付記５０） 外部から電源電圧を受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路を備え、
外部から制御信号を受けたときに、前記内部電圧発生回路を非活性化し、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
（付記５１） 付記５０記載の半導体記憶装置の動作方法において、
複数の制御信号を外部から受け、これ等制御信号の状態が低消費電力コマンドであるときに、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
【０１６２】
（付記５２） 付記５１記載の半導体記憶装置の動作方法において、
チップ内の所定の回路を非活性化するリセット信号が所定の期間非活性化にされ、さらに読み書き動作時にチップの各回路を活性化するチップイネーブル信号が所定の期間活性化されたときに低消費電力モードに移行し、
パワーオン時には、前記リセット信号を所定の期間非活性化することを特徴とする半導体記憶装置の動作方法。
【０１６３】
（付記５３） 外部から電源電圧を受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路を備え、
外部から制御信号を受けたときに、前記内部電圧発生回路を非活性化し、チップを低消費電力モードに移行させ、
前記低消費電力モード中に、前記制御信号を受け、該制御信号の状態が該低消費電力モードの解除を求めているときに、該低消費電力モードを解除させることを特徴とする半導体記憶装置の動作方法。
【０１６４】
（付記５４） 付記５３記載の半導体記憶装置の動作方法において、
前記低消費電力モードの前記解除時に、前記内部電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号を活性化することを特徴とする半導体記憶装置の動作方法。
（付記５５） メモリセルを所定の周期で自動的にリフレッシュするセルフリフレッシュ制御回路と、
電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路とを備え、
制御信号を外部から受けたときに、前記セルフリフレッシュ制御回路を非活性化するとともに、前記内部電圧発生回路の前記内部電圧の供給能力を低くし、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
【０１６５】
（付記５６） 電源線に接続され、該電源線に供給される電荷の一部を蓄える安定化容量と、
前記電源線に接続された内部回路とを備え、
制御信号を外部から受けたときに、前記電源線と前記安定化容量との接続を維持するとともに、前記電源線と前記内部回路との接続を遮断し、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
【０１６６】
（付記５７） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
前記内部電圧のレベルを検出し、その検出結果に基づいて前記内部電圧発生回路を制御する内部電圧検出回路とを備え、
制御信号を外部から受けたときに、前記内部電圧検出回路の能力を低下させ、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
【０１６７】
（付記５８） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
前記内部電圧のレベルを検出し、その検出結果に基づいて前記内部電圧発生回路を制御する内部電圧検出回路とを備え、
制御信号を外部から受けたときに、前記内部電圧検出回路における前記内部電圧の検出レベルを低くすることで、前記内部電圧発生回路が生成する前記内部電圧の絶対値を小さくし、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
【０１６８】
付記２０の半導体記憶装置では、エントリ回路は、外部からの制御信号を受けて、昇圧回路の動作を停止し、ワード線に供給するブースト電圧の生成を停止させる。低消費電力モード時に、定常的に電力を消費する昇圧回路が停止するため、消費電力が大幅に低減される。
付記２１の半導体記憶装置では、エントリ回路は、外部からの制御信号を受けて、基板電圧発生回路の動作を停止し、基板に供給する基板電圧の生成を停止させる。低消費電力モード時に、定常的に電力を消費する基板電圧発生回路が停止するため、消費電力が大幅に低減される。
【０１６９】
付記２２の半導体記憶装置では、エントリ回路は、外部からの制御信号を受けて、内部電源電圧発生回路の動作を停止し、メモリコアに供給される内部電源電圧の生成を停止させる。低消費電力モード時に、定常的に電力を消費する内部電源電圧発生回路が停止するため、消費電力が大幅に低減される。
付記２３の半導体記憶装置では、エントリ回路は、外部からの制御信号を受けて、プリチャージ電圧発生回路の動作を停止し、ビット線に供給されるプリチャージ電圧の生成を停止させる。低消費電力モード時に、定常的に電力を消費するプリチャージ電圧発生回路が停止するため、消費電力が大幅に低減される。
【０１７０】
付記２７の半導体記憶装置では、エントリ回路は、外部からリセット信号とチップイネーブル信号とを受ける。エントリ回路は、これ等制御信号の状態が低消費電力コマンドであるときを認識したときに、チップを低消費電力モードに移行させる。このため、コマンド入力により、チップを低消費電力モードに移行できる。
付記２８の半導体記憶装置では、リセット信号が所定の期間非活性化にされ、この状態でさらにチップイネーブル信号が所定の期間活性化されたときに低消費電力モードに移行する。このため、電源ノイズ等でリセット信号またはチップイネーブル信号にグリッチが発生した場合にも、誤って低消費電力モードに移行することが防止される。
【０１７１】
付記２９の半導体記憶装置では、エントリ回路は、低消費電力モード中に外部から複数の制御信号を受ける。エントリ回路は、制御信号の状態が低消費電力モードの解除を求めているときに、チップを低消費電力モードから解除する。このため、コマンド入力により、低消費電力モードを解除できる。
付記３７の半導体記憶装置では、低消費電力モードの解除時に、内部電圧および内部で生成される昇圧電圧の少なくとも一方が、それぞれ所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化される。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路をさらに確実にリセットすることができ、内部回路の誤動作を防止できる。
【０１７２】
付記３９の半導体記憶装置では、タイマは、ＣＲ時定数回路を有している。タイマは、ＣＲ時定数回路に伝搬される信号の伝搬遅延時間に基づいて、所定の時間を計測する。このため、リセット信号の活性化期間を簡易な回路で設定できる。
付記４０および付記４１の半導体記憶装置では、低消費電力モードの解除時に、通常動作時に動作するカウンタが所定の数を計数している期間に、内部回路を初期化するためのリセット信号が活性化される。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。カウンタとして、例えば、メモリセルのリフレッシュアドレスを示すリフレッシュカウンタ等が使用される。
【０１７３】
付記４３の半導体記憶装置では、内部電圧発生回路は、前記内部電圧を発生する複数のユニットを備えている。低消費電力モード中に、ユニットのうち一部は、動作を停止するため、低消費電力モード中の消費電力をさらに低減できる。
付記４５の半導体記憶装置では、内部電圧発生回路は、電源電圧を外部から受け、内部電圧を発生する。内部電圧は、電源線を介して前記内部回路に供給される。このため、低消費電力モードの解除後、安定化容量に蓄えられた電荷に対応する電圧を、内部回路に与えることができる。
【０１７４】
付記４７の半導体記憶装置では、内部電圧検出回路は、内部電圧のレベルを検出する複数のユニットを備えている。低消費電力モード中に、ユニットのうち一部は、動作を停止するため、低消費電力モード中の消費電力をさらに低減できる。
付記４９の半導体記憶装置では、参照電圧発生回路は、参照電圧を発生する。内部電圧検出回路は、内部電圧と参照電圧とを比較することで、内部電圧のレベルを検出する。
【０１７５】
半導体記憶装置は、制御信号を外部から受けたときに、参照電圧発生回路が発生する参照電圧のレベルを低くすることで、内部電圧検出回路における前記内部電圧の検出レベルを低くする。この結果、内部電圧のレベルが低下し、内部回路のトランジスタ等のオフ電流が減少するので、消費電力を低減できる。
【０１７６】
付記５２の半導体記憶装置の動作方法では、パワーオン時に電源電圧が所定の電圧になるまで、チップイネーブル信号が非活性化される。このため、パワーオン時に誤って低消費電力モードに移行することが防止される。
【０１７７】
【発明の効果】
本発明の半導体記憶装置では、外部からの制御信号によりチップを容易に低消費電力モードにできる。低消費電力モードには、内部電圧発生回路が停止するため、消費電流を大幅に低減できる。
【０１７８】
本発明の半導体記憶装置では、内部回路の各要素は、所定の状態に固定されるため、貫通電流の発生を防止できる。
本発明の半導体記憶装置では、既にある信号を利用して低消費電力モードに移行できる。したがって、低消費電力モードを追加することで使い勝手が低下することはない。
【０１７９】
本発明の半導体記憶装置では、低消費電力モードの移行用の専用信号を使用して、確実にチップを低消費電力モードに移行できる。
本発明の半導体記憶装置および半導体記憶装置の制御方法では、外部からの制御信号により、チップを容易に低消費電力モードから解除できる。
【０１８０】
本発明の半導体記憶装置では、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。
【０１８１】
本発明の半導体記憶装置および半導体記憶装置の制御方法では、低消費電力モード中に内部回路の消費電力をゼロにでき、かつ低消費電力モードの解除後すぐに内部回路を動作できる。
本発明の半導体記憶装置および半導体記憶装置の制御方法では、低消費電力モード中に、内部電圧検出回路の消費電流を低下させることができ、消費電力を低減できる。
【０１８２】
本発明の半導体記憶装置の制御方法では、外部からの制御信号によりチップを容易に低消費電力モードにできる。低消費電力モードには、内部電圧発生回路が停止するためは、消費電力を大幅に低減できる。
【図面の簡単な説明】
【図１】本発明の半導体記憶装置の状態遷移図である。
【図２】第１の実施形態の基本原理を示すブロック図である。
【図３】第１の実施形態を示すブロック図である。
【図４】図３の昇圧回路およびプリチャージ電圧発生回路の詳細を示す回路図である。
【図５】図３の内部電源電圧発生回路および基板電圧発生回路の詳細を示す回路図である。
【図６】図３のメモリコアの要部の詳細を示す回路図である。
【図７】第１の実施形態におけるパワーオン時および低消費電力モードへのエントリ時、イグジット時の動作を示すタイミング図である。
【図８】第１の実施形態の半導体記憶装置を携帯電話に使用した例を示すブロック図である。
【図９】図８に示した携帯電話の使用状態を示す説明図である。
【図１０】図８に示した携帯電話の制御状態を示すフローチャートである。
【図１１】第２の実施形態を示すブロック図である。
【図１２】図１１のローパワーエントリ回路の詳細を示す回路図である。
【図１３】図１２のローパワーエントリ回路の動作を示すタイミング図である。
【図１４】第３の実施形態を示すブロック図である。
【図１５】第４の実施形態におけるVII起動回路を示す回路図である。
【図１６】第４の実施形態におけるVII起動回路を示す回路図である。
【図１７】第４の実施形態における低消費電力モードへのエントリ時、およびイグジット時の動作を示すタイミング図である。
【図１８】第５の実施形態におけるレベル検出回路を示す回路図である。
【図１９】第５の実施形態における低消費電力モードへのエントリ時、およびイグジット時の動作を示すタイミング図である。
【図２０】第６の実施形態における起動信号生成回路を示す回路図である。
【図２１】第６の実施形態における低消費電力モードへのエントリ時、およびイグジット時の動作を示すタイミング図である。
【図２２】第７の実施形態を示すブロック図である。
【図２３】図２２の参照電圧発生回路の詳細を示す回路図である。
【図２４】図２２の内部電源電圧発生回路の詳細を示す回路図である。
【図２５】昇圧回路、VPP検出回路、基板電圧発生回路、およびVBB検出回路を示すブロック図である。
【図２６】図２５の昇圧回路のユニットの詳細を示す回路図である。
【図２７】図２５の昇圧回路のユニットの詳細を示す回路図である。
【図２８】図２２のVPP検出回路の詳細を示す回路図である。
【図２９】図２５の基板電圧発生回路のユニットの詳細を示す回路図である。
【図３０】図２５の基板電圧発生回路のユニットの詳細を示す回路図である。
【図３１】図２２のVBB検出回路の詳細を示す回路図である。
【図３２】図２２のプリチャージ電圧発生回路の詳細を示す回路図である。
【図３３】図２２の発振回路の詳細を示す回路図である。
【図３４】図２３の発振回路に内蔵される生成回路の詳細を示す回路図である。
【図３５】第７の実施形態における発振回路および分周回路の動作を示すタイミング図である。
【符号の説明】
１０ VII起動回路
１２ VDD起動回路
１４ ローパワーエントリ回路
１６ コマンドデコーダ
１８ 内部電圧発生回路
２０ チップ本体
２２ ローパスフィルタ
２４ 参照電圧発生回路
２６ VDD供給回路
２８ 昇圧回路
３０ プリチャージ電圧発生回路
３２ 内部電源電圧発生回路
３４ 基板電圧発生回路
３６ VSS供給回路
３８ メモリコア
４０ 周辺回路
５０ ローパワーエントリ回路
５２ コマンドデコーダ
６２ ローパワーエントリ回路
７０ VII起動回路
７２ 解除検出回路
７２ａ 検出回路
７２ｂ レベルシフタ
７２ｃ フリップフロップ
７４ レベル検出回路
７４ａ 差動増幅回路
７４ｂ インバータ列
７６ パワーオン回路
７８ OR回路
８０ レベル検出回路
８０ａ、８０ｃ 差動増幅回路
８０ｂ、８０ｄ インバータ列
８０ｅ NANDゲート
８２ 起動信号生成回路
８２ａ CMOSインバータ
８２ｂ MOS容量
８２ｃ 差動増幅回路
８４ ローパワーエントリ回路
８６ 内部電圧発生回路
８８ チップ本体８８
９０ VPP検出回路
９２ 昇圧回路
９４ プリチャージ電圧発生回路
９６ 内部電源電圧発生回路
９８ VBB検出回路
１００ 基板電圧発生回路
１０２ 分周回路
１０４ 発振回路１０４
１０６ 発振回路
１０８、１１０ ユニット
１１２、１１４ ユニット
１１６ 生成回路
AD アドレス信号
BL、/BL ビット線
/CE1、CE2 チップイネーブル信号
CE2X チップイネーブル信号
CN 制御信号
DQ データ入出力信号
/LP 低消費電力モード信号
LPLS パルス
MC メモリセル
NAPX、NAPPX ローパワー信号
NCNTL 制御電圧
OSCZ 発振信号
PCNTL 制御電圧
PLS1〜PLS6 パルス信号
REL 解除信号
SRTZ タイマ信号
STTCRX 起動信号
STTPZ、STT 起動信号
STTVII 起動信号
ULP ローパワー信号
VBB 基板電圧
VDD 電源電圧
VII 内部電源電圧
VPP ブースト電圧
VPPEN 昇圧イネーブル信号
VPR プリチャージ電圧
VPREF、VPRREFL、VPRREFH、VRFV 参照電圧
VREF 参照電圧
VSS 接地電圧
WL0、WL1 ワード線
VBBDET 基板電圧検知信号
【発明の属する技術分野】
本発明は、低消費電力モードを有する半導体記憶装置に関する。
【０００２】
【従来の技術】
近時、携帯電話は、単に音声により会話をする機能だけでなく、文字データあるいは画像データを伝送する機能を有するようになってきている。さらに、携帯電話は、今後インターネットサービスが多様化することで一種の情報端末（携帯型のパーソナルコンピュータ）になると予想されている。このように、携帯電話で扱うデータの情報量は、大幅に増加する傾向にある。従来、携帯電話は、4Mビット程度の記憶容量を有するSRAMをワークメモリに使用している。ワークメモリは、携帯電話の動作中に必要なデータを保持するためのメモリである。今後、ワークメモリの記憶容量が不足することは明らかである。
【０００３】
また、携帯電話の通信速度は、向上する傾向にある。携帯電話の大きさが小さくなることで、内蔵するバッテリーも小さくなる傾向にある。したがって、携帯電話で使用されるワークメモリは、高速、低消費電力、大容量でなければならない。また、価格競争の激しい携帯電話では、部品コストを極力低減する必要がある。このため、ワークメモリは、低価格でなければならない。
【０００４】
従来よりワークメモリに使用されているSRAMは、DRAMに比べてビット単価が高い。また、生産数量が少ないためその価格が下がりにくい。さらに、記憶容量の大きい製品（例えば、64Mビット）は、開発されていない。
【０００５】
【発明が解決しようとする課題】
このような中、SRAMに代わり、フラッシュメモリあるいはDRAMを携帯電話のワークメモリに使用することが検討されている。
【０００６】
フラッシュメモリは、スタンバイ時の消費電力が数μWと少ない。一方、データの書き込み動作には、数μsから数十μsが必要である。このため、携帯電話のワークメモリにフラッシュメモリを使用した場合、大量のデータを高速に送受信することは困難である。また、フラッシュメモリは、書き込み動作をセクタ単位で行うため、例えば、動画像のデータのように、画像データを少しずつ書き換えていく用途には不向きである。
【０００７】
これに対して、DRAMは、読み出し動作および書き込み動作とも数十nsで実行できる。動画像のデータも容易に扱うことができる。一方、スタンバイ時の消費電力がフラッシュメモリに比べ大きい。現状のDRAMでは待機時の消費電力は、書き込まれたデータを保持するセルフリフレッシュモード時で約１mW、書き込まれたデータの保持が不要なスタンバイモード時で約300μWである。
【０００８】
スタンバイモード時の消費電力をフラッシュメモリ程度に低減できれば、携帯電話のワークメモリに使用可能となるが、そのような、回路技術は提案されていない。
なお、DRAMの消費電力は、DRAMへの電源の供給を停止することでゼロすることが可能である。しかしながら、DRAMのアドレス端子、データ端子等は、回路基板上の配線パターンを介して他の電子部品の端子にも接続されているため、DRAMへの電源の供給を停止するには、携帯電話の大幅なシステム変更（回路基板のパターン変更、再レイアウト等）が必要になる。
【０００９】
さらに、スタンバイモード時に電源の供給を停止し、内部回路を停止した後、内部回路を誤動作させることなくスタンバイモードから解除する技術は提案されていない。
また、内部回路で使用する内部電圧をデバイスの内部で生成している場合、スタンバイモード（低消費電力モード）から解除する際に、内部電圧を所定の電圧に迅速に復帰させなくてはならない。しかし、このような技術は、提案されていない。
【００１０】
本発明の目的は、半導体記憶装置を確実に低消費電力モードに移行させ、低消費電力モードから確実に解除させることにある。
本発明の目的は、スタンバイ時の消費電流を従来に比べ大幅に低減できる半導体記憶装置およびその制御方法を提供することにある。
【００１１】
本発明の別の目的は、外部からの制御信号により、チップを容易に低消費電力モードにすることにある。
本発明の別の目的は、低消費電力モード時に、内部回路の貫通電流（リークパス）を防止することにある。
本発明のさらなる別の目的は、既にある制御信号を使用して、チップを容易に低消費電力モードにすることにある。
【００１２】
本発明の別の目的は、コマンド入力により、チップを容易に低消費電力モードにすることにある。
本発明の別の目的は、専用の制御信号により、チップを容易に低消費電力モードにすることにある。
本発明の別の目的は、低消費電力モードからの復帰を高速に行うことにある。
【００１３】
【課題を解決するための手段】
本発明の半導体記憶装置では、内部電圧発生回路は、活性化時に所定の内部回路に供給する内部電圧を発生する。内部電圧発生回路の動作時には、所定の電力が消費されている。エントリ回路は、外部からの制御信号を受けて内部電圧発生回路を非活性化する。内部電圧発生回路の非活性化により、内部電圧は生成されなくなり、消費電力が低減される。したがって、外部からの制御信号によりチップを容易かつ確実に低消費電力モードにできる。
【００１４】
本発明の半導体記憶装置では、外部電圧供給回路は、低消費電力モード時に電源電圧を内部電圧として内部回路に供給する。このため、内部電圧発生回路の非活性化時に、各内部回路の電源端子には、所定の電源電圧が供給される。この結果、内部回路の各要素は、所定の状態に固定され、リークパスの発生が防止される。すなわち、貫通電流が流れることが防止される。
【００１６】
本発明の半導体記憶装置では、エントリ回路は、外部から低消費電力モード信号の所定のレベルまたは遷移エッジを受けたときに、チップを低消費電力モードに移行させる。このため、専用の信号を使用して、確実にチップを低消費電力モードに移行できる。
【００１７】
本発明の半導体記憶装置および半導体記憶装置の動作方法では、低消費電力モード中に受けた制御信号の状態が、低消費電力モードの解除を求めているときに、低消費電力モードを解除させる。したがって、外部からの制御信号により、チップを容易に低消費電力モードから解除できる。低消費電力モードの解除は、例えば、エントリ回路の制御により行われる。
【００１８】
本発明の半導体記憶装置では、低消費電力モードの解除時に、内部電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化される。例えば、内部電圧が電源電圧を降圧して生成される参照電圧より低い期間に、リセット信号が活性化される。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。
【００１９】
本発明の半導体記憶装置では、低消費電力モードの解除時に、内部で生成される昇圧電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化される。例えば、昇圧電圧が電源電圧より低い期間に、リセット信号が活性化される。また、昇圧電圧が電源電圧を降圧して生成される参照電圧より低い期間に、リセット信号を活性化してもよい。
【００２０】
本発明の半導体記憶装置では、低消費電力モードの解除時に、タイマが所定の時間を計測中に、内部回路を初期化するためのリセット信号が活性化される。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。
【００２１】
内部電圧は、低消費電力モード中も内部回路に供給されている。このため、内部回路は、低消費電力モードの解除後すぐに動作できる。
本発明の半導体記憶装置および半導体記憶装置の動作方法では、電源線に接続された安定化容量は、電源線に供給される電荷の一部を蓄える。半導体記憶装置は、制御信号を外部から受けたときに、電源線と安定化容量との接続を維持するとともに、電源線と内部回路との接続を遮断し、低消費電力モードに移行する。このため、低消費電力モード中に内部回路の消費電力をゼロにできる。低消費電力モードの解除後、電源線と内部回路とを接続したときに、安定化容量に蓄えられた電荷に対応する電圧が、電源線を介して内部回路に与えられる。この結果、内部回路は、低消費電力モードの解除後すぐに動作できる。
【００２２】
本発明の半導体記憶装置および半導体記憶装置の動作方法では、内部電圧発生回路は、電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する。内部電圧検出回路は、内部電圧のレベルを検出し、その検出結果に基づいて内部電圧発生回路を制御する。半導体記憶装置は、制御信号を外部から受けたときに、内部電圧検出回路の消費電流を減らし、低消費電力モードに移行する。消費電流を減らすと内部電圧検出回路の応答が鈍るが、チップの内部回路は動作していないため、問題は発生しない。
【００２３】
本発明の半導体記憶装置および半導体記憶装置の動作方法では、内部電圧発生回路は、電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する。内部電圧検出回路は、内部電圧のレベルを検出し、その検出結果に基づいて内部電圧発生回路を制御する。半導体記憶装置は、制御信号を外部から受けたときに、内部電圧検出回路における内部電圧の検出レベルを低くすることで、内部電圧発生回路が生成する内部電圧の絶対値を小さくし、低消費電力モードに移行する。このため、内部回路のトランジスタ等のリーク電流を下げることができ、消費電力を低減できる。
【００２４】
本発明の半導体記憶装置の動作方法では、内部電圧発生回路は、活性化時に所定の内部回路に供給する内部電圧を発生する。内部電圧発生回路の動作時には、所定の電力が消費されている。内部電圧発生回路は、外部からの制御信号を受けて非活性化される。内部電圧発生回路の非活性化により、内部電圧は生成されなくなり、消費電力が低減される。したがって、外部からの制御信号によりチップを容易に低消費電力モードにできる。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の半導体記憶装置の状態遷移図を示している。
まず、半導体記憶装置は、パワーオンにより、アイドルモードになる。そして、アイドルモード中に読み出しコマンドまたは書き込みコマンドを受け付けると、動作モードに移行し、読み出し動作または書き込み動作が実行される。読み出し動作または書き込み動作の実行後は、自動的にアイドルモードに戻る。また、アイドルモード中にセルフリフレッシュコマンドを受け付けると、セルフリフレッシュモードに移行し、セルフリフレッシュを実行する。ここで、セルフリフレッシュモードでは、リフレッシュアドレスが自動で発生され、メモリセルのリフレッシュ動作が順次に実行される。
【００２７】
また、半導体記憶装置は、アイドルモード中に所定の信号の状態を検出して低消費電力モードに移行する。後述する第１の実施形態では、チップイネーブル信号CE2を受けて低消費電力モードに移行する。すなわち、チップイネーブル信号CE2は、所定の内部回路を非活性化するリセット機能とともに、チップを低消費電力モードに移行する機能を有している。第２の実施形態では、チップイネーブル信号/CE1、CE2によるコマンド入力を受けて、低消費電力モードに移行する。第３の実施形態では、専用の低消費電力モード信号/LPを受けて、低消費電力モードに移行する。
【００２８】
半導体記憶装置は、低消費電力モード中に所定の信号の状態を検出して低消費電力モードを解除する。
図２は、本発明の半導体記憶装置の基本原理を示している。
半導体記憶装置は、エントリ回路１、内部電圧発生回路２、外部電圧供給回路３、および内部回路４を有している。
【００２９】
内部電圧発生回路２は、パワーオン後の各モードにおいて、内部電圧を発生し、この内部電圧を内部回路４に供給している。エントリ回路１は、制御信号を受け、制御信号の所定の状態を検出したときに、内部電圧発生回路２を非活性化する。内部電圧発生回路２の非活性化により、内部電圧の発生は停止される。同時に、エントリ回路１は、外部電圧供給回路３を活性化する。外部電圧供給回路３は、電源電圧を内部電圧として内部回路に供給する。そして、半導体記憶装置は、低消費電力モードに移行する。
【００３０】
図３は、本発明の半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法の第１の実施形態を示している。この実施形態の半導体記憶装置は、p形シリコン基板上にCMOSプロセス技術を使用して、DRAMとして形成されている。
DRAMは、VII起動回路１０、VDD起動回路１２、ローパワーエントリ回路１４、コマンドデコーダ１６、内部電圧発生回路１８、およびチップ本体２０を備えている。内部電圧発生回路１８は、ローパスフィルタ２２、参照電圧発生回路２４、VDD供給回路２６、昇圧回路２８、プリチャージ電圧発生回路３０、内部電源電圧発生回路３２、基板電圧発生回路３４、およびVSS供給回路３６を有している。チップ本体２０は、メモリコア３８および周辺回路４０を有している。ここで、ローパワーエントリ回路１４は、図２に示したエントリ回路１に対応し、VDD供給回路２６およびVSS供給回路３６は、図２に示した外部電圧供給回路３に対応している。
【００３１】
DRAMには、外部から電源電圧VDD（例えば2.5V）、接地電圧VSS、制御信号であるチップイネーブル信号/CE1、CE2、および複数のアドレス信号AD、データ入出力信号DQ、他の制御信号CNが供給されている。このDRAMは、アドレスマルチプレクス方式を採用していないため、アドレス信号ADは、読み出し動作毎および書き込み動作毎に一度に供給される。電源電圧VDDおよび接地電圧VSSは、メモリコア３８の一部の回路を除いて、ほとんどの回路に供給されている。なお、信号名の頭に“/”が付く信号は、負論理の信号である。また、以降の説明では、“アドレス信号AD”を“AD信号”のように、信号名を略して称する場合がある。
【００３２】
/CE1信号は、読み出し動作および書き込み動作等を実行するときに低レベルにされ、DRAMを活性化する信号である。CE2信号は、リセット信号として機能し、低レベルの時にチップ本体２０の所定の内部回路非活性化する信号である。
VII起動回路１０は、内部電源電圧VIIおよび接地電圧VSSを受け、起動信号STTVIIをチップ本体２０に出力している。VII起動回路１０は、パワーオン後に内部電源電圧VIIが所定の電圧になるまでチップ本体２０をリセットしその誤動作を防止するための回路である。VDD起動回路１２は、電源電圧VDDおよび接地電圧VSSを受け、起動信号STTCRXを出力している。VDD起動回路１２は、パワーオン後に電源電圧VDDが所定の電圧になるまでローパワーエントリ回路１４を非活性化し、その誤動作を防止するための回路である。
【００３３】
ローパワーエントリ回路１４は、起動信号STTCRXおよびCE2信号を受け、ローパワー信号ULPを活性化する回路である。
コマンドデコーダ１６は、/CE1信号および他の制御信号CNを受けてコマンドを解読し、解読したコマンドを内部コマンド信号として周辺回路４０に出力している。
【００３４】
ローパスフィルタ２２は、電源電圧VDDを受け、これに含まれるノイズを除去する機能を有している。ノイズの除去された電源電圧VDDは、参照電圧発生回路２４等に供給されている。低消費電力モードでは、ローパスフィルタ２２内にあるスイッチがオフし、参照電圧発生回路２４に電源電圧VDDが供給されなくなり、電流の消費がなくなる。
【００３５】
参照電圧発生回路２４は、電源電圧VDDを受け、参照電圧VPREF（例えば1.5V）、VPRREFL（例えば0.8V）、VPRREFH（例えば1.2V）およびVRFV（例えば2.0V）を発生している。
VDD供給回路２６は、低消費電力モード時に、ブースト電圧VPPおよび内部電源電圧VIIを電源電圧VDDにする回路である。
【００３６】
昇圧回路２８は、参照電圧VPREFを受け、ブースト電圧VPP（例えば3.7V）を発生し、メモリコア３８に供給している。
プリチャージ電圧発生回路３０は、参照電圧VPRREFLおよび参照電圧VPRREFHを受け、メモリコア３８に供給するためのプリチャージ電圧VPR（例えば1.0V）を発生ししている。
【００３７】
内部電源電圧発生回路３２は、参照電圧VRFVを受け、メモリコア３８および周辺回路４０に供給するための内部電源電圧VII（例えば2.0V）を発生している。
基板電圧発生回路３４は、参照電圧VRFVを受け、基板およびメモリセルのpウエルに供給するための基板電圧VBB（例えば-1.0V）を発生している。
VSS供給回路３６は、低消費電力モード時に、プリチャージ電圧VPRおよび基板電圧VBBを接地電圧VSSにする回路である。
【００３８】
図４は、昇圧回路２８およびプリチャージ電圧発生回路３０の詳細を示している。
昇圧回路２８は、直列に接続された抵抗R1、R2と、差動増幅器２８ａと、ポンプ回路２８ｂと、nMOS２８ｃと、nMOS２８ｃのゲートを制御するスイッチ回路２８ｄとで構成されている。抵抗R1の一端には、ブースト電圧VPPが供給され、抵抗R2の一端には、nMOS２８ｃを介して接地電圧VSSが供給されている。抵抗R1、R2の接続ノードからは、分圧された電圧V1が生成されている。nMOS２８ｃは、低消費電力モード時にスイッチ回路２８ｄからの電源電圧VDDを受ける。差動増幅器２８ａは、例えば、カレントミラー回路を電流源とするMOS差動増幅回路により形成されている。差動増幅器２８ａは、電圧V1が参照電圧VPREFより低い場合に高レベルを出力する。ポンプ回路２８ｂは差動増幅器２８ａからの高レベルを受け、ポンピング動作を開始する。このポンピング動作によりVPPが上昇し、電圧V1が上昇する。電圧V1が参照電圧VPREFと一致すると（すなわち1.5V）、差動増幅器２８ａの出力は、低レベルになりポンピング動作が停止する。この動作を繰り返すことでブースト電圧VPPが一定の電圧に保持される。
【００３９】
プリチャージ電圧発生回路３０は、出力が互いに接続された２つの差動増幅器３０ａ、３０ｂで構成されている。差動増幅器３０ａには、参照電位VPRREFLとプリチャージ電圧VPRが供給されている。差動増幅器３０ｂには、参照電位VPRREFHとプリチャージ電圧VPRが供給されている。そして、これ等差動増幅器３０ａ、３０ｂにより、参照電圧VPRREFL、VPRREFHの中間の値のプリチャージ電圧VPRが生成されている。
【００４０】
図５は、内部電源電圧発生回路３２および基板電圧発生回路３４の詳細を示している。
内部電源電圧発生回路３２は、負帰還型の差動増幅器３２ａと、補償回路３２ｂと、nMOSからなるレギュレータ３２ｃと、nMOS３２ｄと、nMOSのゲートを制御するスイッチ回路３２ｅとで構成されている。差動増幅器３２ａは、参照電圧VRFVおよび補償回路３２ｂで生成される電圧V2を受け、ノードVGに所定の電圧を与える回路である。補償回路３２ｂは、ダイオード接続されたnMOSおよび抵抗R3、R4を、ノードVGと接地VSSとの間に直列に配置している。電圧V2は、抵抗R3、R4の接続ノードに発生する電圧である。レギュレータ３２ｃは、ゲートがノードVGに接続され、ドレインが電源電圧VDDを受け、ソースが内部電源電圧VIIを発生している。
【００４１】
nMOS３２ｄは、ソースが接地され、ドレインがノードVGに接続されている。スイッチ回路３２ｅは、低消費電力モード時にnMOS３２ｄのゲートに電源電圧VDDを与える回路である。nMOS３２ｄは、低消費電力モード時にスイッチ回路３２ｅからの電源電圧VDDを受け、ノードVGを接地レベルに固定する。
この内部電源電圧発生回路３２では、例えば、周囲温度の上昇により、レギュレータ３２ｃの閾値が下がった際に、補償回路３２ｂのnMOSの閾値がともに下がるため電圧V2が上昇する。差動増幅器３２ａは、電圧V2の上昇を受けてノードVGの電圧を下げる。そして、nMOS３２ｃのソース・ドレイン間電流が一定にされ、内部電源電圧VIIは、一定になる。
【００４２】
基板電圧発生回路３４は、発振回路３４ａとポンピング回路３４ｂとで構成されている。発振回路３４ａは、制御信号VBBENの高レベルを受け、発振動作を開始し、発振信号OSCを出力する回路である。ポンピング回路３４ｂは、発振回路３４ａからの発振信号OSCを受けて電荷の充放電を繰り返すキャパシタと、キャパシタの一端に接続され、ダイオード接続されたnMOSトランジスタとを有している。そして、アノードに接続されたp形基板の電荷をポンピング動作で引き抜くことで基板電圧VBBを下げている。基板電圧VBBを負にすることで、基板効果によるメモリセルの閾値の変動の影響が小さくなる等の効果が得られるので、メモリセルの特性が向上する。
【００４３】
図６は、メモリコア３８の要部の詳細を示している。
メモリコア３８は、メモリセルMC、nMOSスイッチ４２ａ、４２ｂ、プリチャージ回路４４およびセンスアンプ４６を備えている。
メモリセルMCは、データ転送用のnMOSとキャパシタとで構成されている。nMOSのゲートには、ワード線WL0（またはWL1）が接続されている。
【００４４】
nMOSスイッチ４２ａ、４２ｂは、メモリセルMC側のビット線BL（または/BL）と、センスアンプSA側のビット線BL（または/BL）との接続を制御している。nMOSスイッチ４２ａ、４２ｂのゲートには、制御信号BTが供給されている。
プリチャージ回路４４は、３つのnMOS４４ａ、４４ｂ、４４ｃで構成されている。nMOS４４ａのソース・ドレインは、ビット線BL、/BLにそれぞれ接続されている。nMOS４４ｂ、４４ｃのソース・ドレインの一方は、それぞれビット線BL、/BLに接続され、他方には、プリチャージ電圧VPRが供給されている。nMOS４４ａ、４４ｂ、４４ｃのゲートには、ビット線制御信号BRSが供給されている。
【００４５】
センスアンプ４６は、２つのCMOSインバータの入力と出力を互いに接続して構成されている。各CMOSインバータの出力は、それぞれビット線/BL、BLに接続されている。各CMOSインバータのpMOSのソースおよびnMOSのソースは、電源線PSA、NSAにそれぞれ接続されている。各電源線PSA、NSAは、スタンバイ時とセンスアンプの非活性時にVPRレベルになり、ビット線の増幅時には、内部電源電圧VIIおよび接地電圧VSSにそれぞれ変化する。
【００４６】
図７は、上述した半導体記憶装置のパワーオン、低消費電力モードへの移行（エントリ）、および低消費電力モードからの解除（イグジット）の動作を示している。
まず、パワーオンにより電源電圧VDDが徐々に上昇する（図７(a)）。図３に示したVDD起動回路１２は、電源電圧VDDが所定の電圧になるまで、起動信号STTCRXを非活性化（低レベル）している（図７(b)）。この制御により、パワーオン時にローパワーエントリ回路１４が誤動作してULP信号が活性化することが防止される。DRAMを制御する外部のコントローラ（CPU、メモリコントローラ等）は、CE2信号を電源電圧VDDが動作保証電圧VDDmin.になってから所定の期間T0後に高レベルにする（図７(c)）。
【００４７】
この後、DRAMは、スタンバイ状態になり、あるいは通常動作を実行する。外部のコントローラは、DRAMを低消費電力モードに移行する際、CE2信号を低レベルにする（図７(d)）。ローパワーエントリ回路１４は、STTCRX信号の高レベル時にCE2信号の立ち下がりエッジを受けて、ULP信号を活性化（高レベル）する（図７(e)）。
【００４８】
内部電圧発生回路１８のローパスフィルタ２２は、ULP信号の高レベルを受けて、参照電圧発生回路２４への電源電圧VDDの供給を停止し、代わりにVSS供給回路３６からの接地電圧VSSを供給する。参照電圧発生回路２４は、この接地電圧VSSを受けて、参照電圧VPREF、VPRREFL、VPRREFH、VRFVを接地レベルにする。図４に示した昇圧回路２８のnMOS ２８ｃ、および図５に示した内部電源電圧発生回路３２のnMOS３２ｄはオフになる。この結果、昇圧回路２８、プリチャージ電圧発生回路３０、内部電源電圧発生回路３２、および基板電圧発生回路３４が非活性化され、動作を停止する。このため、低消費電力モード時には、従来動作していた全ての回路が停止する。したがって、低消費電力モード時の消費電力は、従来に比べ大幅に低減される。
【００４９】
これ等回路の非活性化により、ブースト電圧VPP、プリチャージ電圧VPR、内部電源電圧VII、基板電圧VBBの生成は停止される。しかし、ブースト電圧VPPおよび内部電源電圧VIIは、VDD 供給回路２６により電源電圧VDDになり、基板電圧VBBおよびプリチャージ電圧VPRは、VSS供給回路３６により接地電圧VSSになる。したがって、チップ本体２０の内部回路にリークパスが生じることが防止される。
【００５０】
外部のコントローラは、低消費電力モードを解除する際、CE2信号を高レベルにする（図７(f)）。ローパワーエントリ回路１４は、CE2信号の高レベルを受けてULP信号を非活性化（低レベル）する（図７(g)）。ローパスフィルタ２２は、ULP信号の非活性化を受け、参照電圧発生回路２４に電源電圧VDDを供給する。VDD供給回路２６およびVSS供給回路３６は、ULP信号の非活性化を受け、電源電圧VDDおよび接地電圧VSSの供給を停止する。そして、昇圧回路２８、プリチャージ電圧発生回路３０、内部電源電圧発生回路３２、および基板電圧発生回路３４が再び活性化され、動作を開始する。
【００５１】
ここで、DRAMは、CE2信号の高レベルから時間T1後にアイドルモードになる。時間T1は、各内部電圧VPP、VPR、VII、VBBが所定の電圧に安定するまでの時間である。
図８は、第１の実施形態の半導体記憶装置を携帯電話に使用した例を示している。
【００５２】
この携帯電話は回路基板上に本実施形態のDRAM、およびCPU、フラッシュメモリを搭載している。
CPUは、DRAMおよびフラッシュメモリに対するデータの読み書きを制御している。DRAMは、ワークメモリとして使用され、フラッシュメモリは、携帯電話のオフ時および待ち状態時のバックアップメモリとして使用されている。
【００５３】
図９は、図８に示した携帯電話の使用状態を示している。
この例では、携帯電話が待ち状態のときにDRAMは、CPUの制御により低消費電力モードになっている。このとき、DRAMの消費電力は、フラッシュメモリのスタンバイ時の消費電力と同程度である。
この後、携帯電話が待ち状態から通話状態になると、CPUは、図８に示したCE2信号を高レベルにする。DRAMがアイドルモードになった後、フラッシュメモリに保持されているデータがDRAMに転送される（図９(a)）。そして、通話中は、DRAMがワークメモリとして使用される。ここで、通話状態とは、データの伝送を含んでいる。
【００５４】
通話状態から待ち状態になると、DRAMのデータのうち保持の必要データがフラッシュメモリに待避される（図９(b)）。この後、CPUは、CE2信号を低レベルにし、DRAMを低消費電力モードに移行させる。DRAMは、低消費電力モードにリフレッシュ動作を行わないため、不要なデータは消失される。
電源のオフ時には、必要なデータは、フラッシュメモリに保持されている。
【００５５】
このように、第１の実施形態のDRAMを携帯電話のワークメモリに適用することで、携帯電話の待ち状態時の消費電力は、大幅に低減される。
なお、DRAMおよびフラッシュメモリの制御は、CPUではなく、専用のメモリコントローラ等を使用して行ってもよい。また、データの転送は、待ち状態と通話状態の切り替え時に限らず、通話中に必要に応じて行ってもよい。さらに、データのバックアップ用のメモリは、フラッシュメモリに限らずSRAMでもよい。データを携帯電話の基地局等のサーバに待避してもよい。
【００５６】
図１０は、図８に示した携帯電話の制御状態を示すフローチャートである。
まず、ステップS1において、パワーオン時に低消費電力モードへ移行することが防止される。具体的には、図７に示したように、VDD起動回路１２のSTTCRX信号の活性化タイミングにより誤動作が防止される。
【００５７】
次に、ステップS2において、CPUは、CE2信号を低レベルにし、DRAMを低消費電力モードに移行させる。ステップS3において、携帯電話は、待ち状態になる。
次に、ステップS4において、CPUは、電源がオフされたかどうかを検出する。電源がオフされたときには、制御が終了する。電源がオフされないときには、制御はステップS5に移行する。
【００５８】
ステップS5において、CPUは、通話状態になるまで待ち状態を繰り返す。通話状態になった場合、制御は、ステップS6に移行される。
ステップS6において、CPUは、CE2信号を高レベルにし、DRAMを低消費電力モードからアイドルモードに移行させる。そして、図３に示した各電源回路２８、３０、３２、３４が再起動される。
【００５９】
次に、ステップS7において、CPUは、フラッシュメモリ（Flash）に保持されているデータをDRAMに転送（復帰）する。
次に、ステップS8において、通話あるいはデータ伝送が行われる。
ステップS9において、CPUは、待ち状態になったかどうかを検出する。待ち状態にならないときに、制御は再びステップS7に移行する、待ち状態になったときに、制御はステップS10に移行する。
【００６０】
ステップS10において、CPUは、DRAMのデータのうち保持が必要データをフラッシュメモリに転送（待避）する。
そして、制御は再びステップS2に移行され、携帯電話は、再び待ち状態になる。DRAMは低消費電力モードになる。
以上、本発明の半導体記憶装置およびその制御方法では、低消費電力モード時に、昇圧回路２８、プリチャージ電圧発生回路３０、内部電源電圧発生回路３２、および基板電圧発生回路３４の動作を停止した。このため、低消費電力モード時の消費電力を従来に比べ大幅に低減できる。
【００６１】
低消費電力モード時に、ブースト電圧VPP、内部電源電圧VII、および基板電圧VBB、プリチャージ電圧VPRを、それぞれ電源電圧VDDおよび接地電圧VSSにした。このため、チップ本体２０の内部回路にリークパスが生じることを防止でき、消費電力を低減できる。
従来より存在するCE2信号を利用してDRAMを低消費電力モードに移行した。このため、外部端子の種類および数を従来と同一にできる。したがって、DRAMを使用するユーザは、低消費電力モードの追加により、回路基板の大幅な変更を行う必要はない。
【００６２】
パワーオン時に、VDD起動回路１２は、電源電圧VDDが所定の電圧になるまで、起動信号STTCRXを非活性化（低レベル）した。このため、パワーオン時にローパワーエントリ回路１４が誤動作してULP信号が活性化し、DRAMが低消費電力モードに移行することを防止できる。
パワーオン時に、CE2信号を電源電圧VDDが動作保証電圧VDDmin.になってから所定の期間T0後に高レベルにする仕様とした。このため、パワーオン時に誤って低消費電力モードに移行することを防止できる。
【００６３】
したがって、本発明のDRAMを携帯電話のワークメモリに適用することで、携帯電話の待ち状態時の消費電力を大幅に低減できる。また、誤動作を防止できる。図１１は、本発明の半導体記憶装置、その動作方法およびその制御方法の第２の実施形態を示している。なお、第１の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００６４】
この実施形態では、ローパワーエントリ回路５０には、/CE1信号およびCE2信号が供給されている。コマンドデコーダ５２には、/CE1信号、CE2信号および他の制御信号CNが供給されている。それ以外の構成は、上述した第１の実施形態と同一である。
【００６５】
図１２は、ローパワーエントリ回路５０の詳細を示している。
ローパワーエントリ回路５０は、タイミング調整回路５４ａ、５４ｂと、レベルシフタ５６と、RSフリップフロップ５８と、組み合わせ回路６０とを有している。
タイミング調整回路５４ａは、一方の入力に遅延回路５４ｃを接続した２入力NORゲートと、一方の入力に遅延回路５４ｃを接続した２入力NANDゲートとを複数縦続に接続して形成されている。各遅延回路５４ｃは、縦属接続された偶数個のインバータの間にMOS容量を配置している。タイミング調整回路５４ａは、チップイネーブル信号CE2Zの立ち下がりエッジを約100ns遅らせてノードND1に出力する機能を有している。CE2Z信号は、外部から供給されたCE2信号を入力バッファ（図示せず）で受けた信号である。
【００６６】
タイミング調整回路５４ｂは、タイミング調整回路５４ａと同一の回路である。タイミング調整回路５４ｂは、ノードND3に伝達される信号の立ち下がりエッジを約100ns遅らせる機能を有している。
レベルシフタ５６は、直列に接続されたpMOSおよびnMOSを２組有している。各nMOSのゲートは、ロウアドレスストローブ信号RASXの反転信号および同相の信号をそれぞれ受けている。RASX信号の反転信号および同相の信号を生成するインバータには、内部電源電圧VIIおよび接地電圧VSSが供給されている。RASX信号は、ワード線を活性化するときに低レベルになる制御信号である。pMOSのゲートには、対向するpMOSのドレインがそれぞれ接続されており、RASX信号の正論理をゲートで受けるnMOSのドレイン（出力ノード）は、RSフリップフロップ５８に接続されている。各pMOSのソースには、電源電圧VDDが供給され、各nMOSのソースには、接地電圧VSSが供給されている。
【００６７】
RSフリップフロップ５８は、２つの２入力NORゲートで構成されている。出力ノードND2に対応する一方の入力には、起動信号STTCRXが供給され、他方の入力には、レベルシフタ５６の出力信号が供給されている。
【００６８】
組み合わせ回路６０は、ノードND1、ND2、およびチップイネーブル信号CE1Xの低レベルを受けて、出力ノードND3を低レベルにする回路である。CE1X信号は、外部から供給された/CE1信号を入力バッファ（図示せず）で受けた信号であり、負論理の信号である。
そしてタイミング調整回路５４ｂは、ノードND3の低レベルを受けて約100ns後にインバータを介してULP信号を活性化（高レベル）している。
【００６９】
図１３は、ローパワーエントリ回路５０の動作を示している。
まず、パワーオン時にSTTCRX信号が低レベルになり、/CE1信号の電圧が電源電圧VDDに追従して上昇される。このようにすることで、誤動作が防止される。
パワーオンから所定時間後にSTTCRXが高レベルになる（図１３(a)）。この後、DRAMを制御する外部のコントローラは、CE2信号を高レベルにする（図１３(b)）。ここまでのタイミングは、第１の実施形態と同一である。CE2Z信号の高レベルにより、図１２に示したノードND1は高レベルになる（図１３(c)）。
【００７０】
この後、イニシャルサイクルが実行され、RASX信号が低レベルになる（図１３(d)）。RSフリップフロップ５８は、RASX信号の低レベルを受けて、ノードND2を高レベルにする（図１３(e)）。この後、図１１に示した内部電圧発生回路１８の動作が開始される。
次に、低消費電力モードに移行するためのエントリコマンドが供給される。この実施形態では、CE2信号を低レベルにした後、所定時間後に/CE1信号を低レベルにすることで、DRAMは低消費電力モードに移行する。
【００７１】
タイミング調整回路５４ａは、CE2Z信号の低レベルを受け、約100ns後にノードND1を低レベルにする（図１３(f)）。CE2Z信号の立ち下がりエッジから、100ns以上後にCE1X信号が低レベルにされる（図１３(g)）。図１２に示した組み合わせ回路６０は、CE1Z信号の低レベルおよびノードND1の低レベルを受けて、ノードND3を低レベルにする（図１３(h)）。タイミング調整回路５４ｂは、ノードND3の低レベルを受け、約100ns後にインバータを介してULP信号を高レベルにする（図１３(i)）。そして、DRAMは、低消費電力モードになる。
【００７２】
このように、DRAMは、コマンド入力により、低消費電力モードに移行する。
このとき、図１２に示したレベルシフタ５６のインバータには、内部電源電圧VIIの代わりに電源電圧VDDが供給される。このため、レベルシフタ５６は、nMOSのゲートが確実にオフすることで、リークパスの発生が防止される。
また、低消費電力モードから解除する際は、まず、CE1X信号が高レベルにされる（図１３(j)）。組み合わせ回路６０は、CE1Xの高レベルを受け、ノードND3を高レベルになり（図１３(k)）、ULP信号が低レベルになる（図１３(l)）。CE1X信号の立ち上がりエッジから、200μs後にCE2Z信号が高レベルにされる（図１３(m)）。CE2Z信号が高レベルにより、ノードND1が高レベルになる。この200μsの期間に内部電圧発生回路１８が活性化され、各内部電圧VPP、VPR、VII、VBBが所定の電圧に安定する。
【００７３】
なお、内部電圧発生回路１８の活性化動作、非活性化動作は、第１の実施形態と同様に行われる。すなわち、本実施形態における各回路の制御は、低消費電力モードのエントリ、イグジットがコマンド入力で行われることを除き、第１の実施形態と同一である。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、/CE1信号およびCE2信号を使用したコマンド入力により、DRAMを低消費電力モードに移行でき、低消費電力モードを解除できる。
【００７４】
図１４は、本発明の半導体記憶装置、その動作方法およびその制御方法の第３の実施形態を示している。なお、第１および第２の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、ローパワーエントリ回路６２に、低消費電力モード信号/LPが供給されている。低消費電力モード信号/LPは、DRAMを低消費電力モードに移行するための専用信号である。ローパワーエントリ回路６２は、/LP信号の立ち下がりエッジを検出してDRAMを低消費電力モードに移行する。コマンドデコーダ５２には、/CE1信号、CE2信号および他の制御信号CNが供給されている。それ以外の構成は、上述した第１の実施形態と同一である。
【００７５】
この実施形態のDRAMのパワーオン時および低消費電力モードへのエントリ時、イグジット時の動作タイミングは、図７に示したタイミング図において、CE2信号を/LP信号に置き換えた場合と同一である。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、専用の低消費電力モード信号/LPにより、確実にDRAMを低消費電力モードの移行・解除を行うことができる。
【００７６】
図１５および図１６は、本発明の半導体記憶装置、その動作方法およびその制御方法の第４の実施形態におけるVII起動回路を示している。なお、第１の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、図３（第１の実施形態）のVII起動回路１０の代わりにVII起動回路７０が、形成されている。その以外の構成は、図３と同一である。すなわち、この実施形態のDRAMは、図７に示したように、/CE1信号の高レベル期間に、CE2信号を低レベルに変化させることで低消費電力モードに移行し、低消費電力モード中に、CE2信号を高レベルに変化させることで低消費電力モードから解除される。
【００７７】
VII起動回路７０は、図１５に示す解除検出回路７２と、図１６に示すレベル検出回路７４およびパワーオン回路７６とを有している。図１５および図１６において、論理回路には、電源電圧を示したものを除き電源電圧VDDが供給されている。
解除検出回路７２は、検出回路７２ａと、レベルシフタ７２ｂと、フリップフロップ７２ｃとを有している。検出回路７２ａは、図３に示したローパワー信号ULPを受け、このULP信号の立ち下がりエッジに同期して低レベルのパルスLPLSを出力する。レベルシフタ７２ｂは、ロウアドレスストローブ信号RASZの高レベル電圧（内部電源電圧VII）を外部電源電圧VDDに変換し、論理を反転させたロウアドレスストローブ信号RASX1を出力する。レベルシフタ７２ｂは、図１２に示したレベルシフタ５６と同一の回路である。フリップフロップ７２ｃは、検出回路７２ａからの低パルスを受けたとき、解除信号RELを高レベルにし、レベルシフタ７２ｂからの低レベル（RASZ=高レベル）を受けたとき、解除信号RELを低レベルにする。
【００７８】
図１６において、レベル検出回路７４は、カレントミラー回路を含む差動増幅回路７４ａと、奇数個のインバータを含み差動増幅回路７４ａの出力を受けるインバータ列７４ｂとを有している。差動増幅回路７４ａは、解除信号RELの高レベル時に活性化され、内部電源電圧VIIと参照電圧VREFとを比較し、比較結果をインバータ列７４ｂに出力する。ここで、内部電源電圧VIIの生成回路は、外部から供給される電源電圧VDDの変動に依存せず、一定の値の内部電源電圧VIIを生成する。一方、参照電圧VREFは、電源電圧VDDに依存して変化する。
【００７９】
差動増幅回路７４ａからの出力電圧は、内部電源電圧VIIが参照電圧VREFより低いときに低くなる。差動増幅回路７４ａは、参照電圧VREFの微変動に差動増幅回路７４ａが応答することを防止するため、参照電圧VREFを受けるMOS容量７４ｃを有している。また、差動増幅回路７４ａの動作中に、接地線に流れる電流を制限し、消費電力を低減するために、参照電圧VREFを受けるnMOS７４ｄが、接地線への経路に配置されている。nMOS７４ｄは、高抵抗として作用する。インバータ列７４ｂの初段のインバータ７４ｅは、入力信号の論理閾値を差動増幅回路７４ａの出力に合わせるために、nMOSを直列に接続している。
【００８０】
パワーオン回路７６は、DRAMに電源電圧が供給されてから所定の期間、起動信号STTを高レベルにする。OR回路７８は、高レベルの起動信号STTPZ、または高レベルのSTTを受けたとき、高レベルの起動信号STTVII（リセット信号）を出力する。起動信号STTVIIは、図３と同様に、チップ本体２０に供給され、所定の内部回路を初期化する。
【００８１】
図１７は、上述したDRAMの低消費電力モードへの移行（エントリ）、および低消費電力モードからの解除（イグジット）の動作を示している。
まず、CE2信号が低レベルにされると、図３に示したローパワーエントリ回路１４により、DRAMは低消費電力モードに移行し、内部電源電圧VIIの生成回路は、動作を停止する。内部電源電圧VII（例えば通常動作時に2.0V）は、電源電圧VDD（例えば2.5V）になり（図１７(a)）、ULP信号は、高レベルになる（図１７(b)）。
【００８２】
この後、CE2信号（図示せず）が高レベルにされると、DRAMが低消費電力モードから解除され、ULP信号は低レベルになる（図１７(c)）。すなわち、低消費電力モード中に受けたCE2信号の状態に応じて、DRAMは低消費電力モードから解除される。低消費電力モードの解除は、図３に示したローパワーエントリ回路１４の制御により行われる。
【００８３】
図１５の検出回路７２ａは、ULP信号の立ち下がりエッジを受けてLPLS信号を低レベル（パルス）にする（図１７(d)）。図１５のフリップフロップ７２ｃは、低レベルのLPLS信号を受けて、REL信号を高レベルにする（図１７(e)）。
一方、低消費電力モードからの解除により、内部電源電圧VIIの電源線と電源電圧VDDの電源線との接続が解除され、同時に、内部電源電圧VIIの生成回路が動作を開始する。生成回路が動作を開始してからしばらくの間、内部電源電圧VIIは、低下する（図１７(f)）。図１６の差動増幅回路７４ａは、内部電源電圧VIIが参照電圧VREF（例えば1.25V）より低いとき、インバータ列７４ｂに低レベルを出力する。インバータ列７４ｂは、差動増幅回路７４ａからの低レベルを受けて、高レベルのSTTPZ信号を出力する（図１７(g)）。OR回路７８は、高レベルのSTTPZ信号を受けて起動信号STTVIIを高レベルにする。起動信号STTVIIは、リセット信号として作用し、図３に示したチップ本体２０の所定の内部回路が初期化される。
【００８４】
低消費電力モードから解除された後、DRAMに動作コマンドが供給されることで、RASZ信号は高レベルにされ（図１７(h)）、REL信号は低レベルにされる（図１７(i)）。REL信号の低レベルにより、差動増幅回路７４ａは非活性化される。
このように、内部電源電圧VIIが所定の電圧（参照電圧VREF）より低く、内電源電圧VIIが供給される内部回路の動作が保証できないときに、内部回路を初期化しておくことで、低消費電力モードからの解除時に、内部回路の誤動作が防止される。
【００８５】
以上、この実施形態では、低消費電力モード中に受けたCE2信号の状態が、低消費電力モードの解除を求めているときに、低消費電力モードを解除した。したがって、外部からの制御信号により、チップを容易に低消費電力モードから解除できる。
低消費電力モードの解除時に、内部電源電圧VIIが参照電圧VREFより低い期間、内部回路を初期化するためのリセット信号である起動信号STTVIIを活性化した。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。
【００８６】
１つの制御信号（CE2信号）だけで、チップを低消費電力モードに移行し、チップを低消費電力モードから解除できる。
図１８は、本発明の半導体記憶装置、その動作方法およびその制御方法の第５の実施形態におけるレベル検出回路８０を示している。なお、第１および第４の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００８７】
この実施形態では、上述した第４の実施形態のレベル検出回路７４の代わりにレベル検出回路８０が形成されている。その以外の構成は、第４の実施形態と同一である。
レベル検出回路８０は、内部電源電圧VIIと参照電圧VREFとを比較する差動増幅回路８０ａ、偶数個のインバータを含むインバータ列８０ｂと、ワード線（図示せず）の昇圧電圧VPPと外部からの電源電圧VDDとを比較する差動増幅回路８０ｃ、偶数個のインバータを含むインバータ列８０ｄと、NANDゲート８０ｅとを有している。昇圧電圧VPPは、チップ内部に形成された昇圧回路により生成される。差動増幅回路８０ａ、８０ｃは、図１６の差動増幅回路７４ａと同一であり、高レベルのREL信号を受けて活性化される。インバータ列８０ｂ、８０ｄは、図１６のインバータ列７４ｂの初段のインバータと次段のインバータとで構成されている。インバータ列８０ｂは、差動増幅回路８０ａの出力を受け、受けた論理レベルを起動信号STT1XとしてNANDゲート８０ｅに出力している。インバータ列８０ｄは、差動増幅回路８０ｃの出力を受け、受けた論理レベルを起動信号STT2XとしてNANDゲート８０ｅに出力している。NANDゲート８０ｅは、負論理のOR回路として動作し、起動信号STTPZを出力している。
【００８８】
図１９は、上述したDRAMの低消費電力モードへの移行（エントリ）、および低消費電力モードからの解除（イグジット）の動作を示している。
まず、CE2信号が低レベルにされ、DRAMが低消費電力モードに移行すると、内部電源電圧VIIの生成回路および昇圧電圧VPPの生成回路は、動作を停止する。内部電源電圧VII（例えば通常動作時に2.0V）および昇圧電圧VPP（例えば通常動作時に3.7V）は、電源電圧VDD（例えば2.5V）になる（図１９(a)）。ULP信号は、高レベルになる（図１９(b)）。
【００８９】
この後、CE2信号が高レベルにされると、DRAMが低消費電力モードから解除され、ULP信号は低レベルになる（図１９(c)）。そして、図１７と同様に、LPLS信号が低レベル（パルス）にされ（図１９(d)）、REL信号が高レベルにされる（図１９(e)）。
一方、低消費電力モードからの解除により、内部電源電圧VIIの電源線と電源電圧VDDの電源線との接続が解除され、内部電源電圧VIIの生成回路が動作を開始する。生成回路が動作を開始してからしばらくの間、内部電源電圧VIIは、低下する（図１９(f)）。内部電源電圧VIIが参照電圧VREF（例えば1.25V）より低い期間、低レベルのSTT1X信号が出力される（図１９(g)）。同様に、昇圧電圧VPPの電源線と電源電圧VDDの電源線との接続が解除され、昇圧電圧VPPの生成回路が動作を開始する。生成回路が動作を開始してからしばらくの間、昇圧電圧VPPは、低下する（図１９(h)）。昇圧電圧VPPが電源電圧VDDより低い期間、低レベルのSTT2X信号が出力される（図１９(i)）。
【００９０】
図１８のNANDゲート８０ｅは、STT1X信号またはSTT2X信号が低レベルの期間、高レベルのSTTPZ信号を出力する（図１９(j)）。STTPZ信号が高レベルの期間、起動信号STTVII（図１６）が高レベルにされる。起動信号STTVIIは、リセット信号として作用し、図３に示したチップ本体２０の所定の内部回路を初期化する。
低消費電力モードから解除された後、DRAMが動作することで、図１７と同様にRASZ信号は高レベルにされ（図１９(k)）、REL信号は低レベルにされる（図１９(l)）。REL信号の低レベルにより、差動増幅回路８０ａ、８０ｃは非活性化される。
【００９１】
この実施形態においても、上述した第４の実施形態と同様の効果を得ることができる。さらに、この実施形態では、低消費電力モードの解除時に、内部で生成される昇圧電圧VPPが外部からの電源電圧VDDより低い期間、内部回路を初期化するための起動信号STTVIIを活性化した。より具体的には、低消費電力モードの解除時に、内部電源電圧VIIおよび内部で生成される昇圧電圧VPPの少なくとも一方が、それぞれ参照電圧VREFおよび電源電圧VDDより低い期間、内部回路を初期化するための起動信号STTVIIを活性化した。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路をさらに確実にリセットすることができ、内部回路の誤動作を防止できる。
【００９２】
図２０は、本発明の半導体記憶装置、その動作方法およびその制御方法の第６の実施形態における起動信号生成回路を示している。なお、第１および第４の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態のDRAMは、第４の実施形態の解除検出回路７２およびレベル検出回路７２の代わりに、起動信号生成回路８２が形成されている。その以外の構成は、図３（第１の実施形態）と同一である。
【００９３】
起動信号生成回路８２は、CE2信号の反転信号であるCE2X信号（内部信号）を受けるCMOSインバータ８２ａと、CMOSインバータの出力に接続されたMOS容量８２ｂと、CMOSインバータの出力および参照電圧VREFを受ける差動増幅回路８２ｃとで構成されている。差動増幅回路８２ｃは、カレントミラー回路を有しており、ノードND4の電圧が参照電圧VREFより低いときに、起動信号STTPZを高レベルにする。
【００９４】
CMOSインバータ８２ａのpMOSは、チャネル長を長くしてオン抵抗が高くされている。そして、CMOSインバータ８２ａのpMOSとMOS容量８２ｂとでＣＲ時定数回路が構成されている。トランジスタのオン抵抗を利用してＣＲ時定数回路を構成することで、拡散抵抗を利用した場合に比べレイアウト面積を小さくできる。
図２１は、上述したDRAMの低消費電力モードへの移行（エントリ）、および低消費電力モードからの解除（イグジット）の動作を示している。
【００９５】
まず、CE2信号が低レベルにされると、CE2X信号が高レベルになり、DRAMが低消費電力モードに移行する。内部電源電圧VIIの生成回路および昇圧電圧VPPの生成回路は、動作を停止する。図２０のCMOSインバータ８２ａは、高レベルのCE2X信号を受け、nMOSをオンし、ノードND4を低レベルにする（図２１(a)）。差動増幅回路８２ｃは、ノードND4の電圧が参照電圧VREFより低いときに、STTPZ信号を高レベルにする（図２１(b)）。
【００９６】
この後、/CE2信号が高レベルにされ、CE2X信号が低レベルにされると、DRAMが低消費電力モードから解除される（図２１(c)）。図２０のCMOSインバータ８２は、低レベルのCE2X信号を受け、pMOSをオンし、ノードND4を高レベルにする（図２１(d)）。このとき、pMOSのオン抵抗とCMOS容量による時定数に応じて、ノードND4の電圧は、徐々に上昇する。差動増幅回路８２ｃは、ノードND4の電圧が参照電圧VREFより高くなったときに、STTPZ信号を低レベルにする（図２１(e)）。
【００９７】
この結果、低消費電力モードの解除から期間T2の間、STTPZ信号（リセット信号）は活性化（高レベル）され、内部回路は初期化される。期間T2は、低消費電力モードの解除後に、内部電源電圧VIIが所定の電圧より低く、内電源電圧VIIが供給される内部回路の動作が保証できない期間に対応して設定される。すなわち、起動信号生成回路８２は、期間T2を生成するタイマとして動作する。
【００９８】
この実施形態においても、上述した第４の実施形態と同様の効果を得ることができる。さらに、この実施形態では、低消費電力モードの解除時に、起動信号生成回路８２をタイマとして動作させてSTTPZ信号を生成し、低消費電力モードの解除後に期間T2の間、内部回路を初期化した。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。
【００９９】
起動信号生成回路８２を、ＣＲ時定数回路として動作させたので、期間T2を、ＣＲ時定数回路に伝搬される信号の伝搬遅延時間に基づいて設定することができる。このため、内部回路のリセット期間を簡易な回路で設定できる。
pMOSのオン抵抗を利用してＣＲ時定数回路を形成したため、起動信号生成回路８２のレイアウト面積を小さくできる。
【０１００】
図２２は、本発明の半導体記憶装置、その動作方法およびその制御方法の第７の実施形態を示している。なお、第１の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、DRAMは、VII起動回路１０、VDD起動回路１２、ローパワーエントリ回路８４、コマンドデコーダ１６、内部電圧発生回路８６、およびチップ本体８８を備えている。内部電圧発生回路８６は、ローパスフィルタ２２、参照電圧発生回路２４、VPP検出回路９０、昇圧回路９２、プリチャージ電圧発生回路９４、内部電源電圧発生回路９６、VBB検出回路９８、および基板電圧発生回路１００を有している。チップ本体８８は、メモリコア３８、周辺回路４０、分周回路１０２、および発振回路１０４を有している。分周回路１０２および発振回路１０４は、セルフリフレッシュモード時に自動的にリフレッシュ動作を実行するためのタイミング信号を生成する制御回路である。
【０１０１】
図２３は、参照電圧発生回路２４の詳細を示している。
参照電圧発生回路２４は、参照電圧VREFを生成する基準電圧発生回路２４ａ、pMOSからなるスタータ回路２４ｂ、差動増幅器２４ｃ、およびレギュレータ２４ｄを有している。
基準電圧発生回路２４ａは、pMOSで構成されるカレントミラー回路、カレントミラー回路と直列にそれぞれ接続された２つのnMOS、および一方のnMOSのソースと接地線VSSとの間に接続された抵抗を有している。基準電圧発生回路２４ａの出力は、一方のnMOSのゲートおよび他方のnMOSのドレインに接続されており、このノードから参照電圧VREFが発生している。他方のnMOSのゲートは、一方のnMOSのソースに接続されている。
【０１０２】
スタータ回路２４ｂは、パワーオン後に起動信号STTCRXが活性化されている期間、参照電圧VREFを高レベルにする。
差動増幅器２４ｃは、pMOSで構成されたカレントミラー部、nMOSで構成された差動入力部、およびゲートに参照電圧VREFが供給され、差動入力部を接地線VSSに接続するnMOSを有している。差動入力部の一方のnMOSのゲートには、基準電圧VREFが供給され、他方のnMOSのゲートには、参照電圧VRFVが供給されている。
【０１０３】
レギュレータ２４ｄは、電源線VDDと接地線VSSの間に、pMOSと５つの抵抗を直列に接続して構成されている。各素子の接続ノードからは、それぞれ参照電圧VRFV、VPREF、VPRREFL、VPRREFHが出力されている。接地線VSSに接続された抵抗の両端には、ローパワー信号NAPXで制御されたnMOSのソースおよびドレインが接続されている。接地線VSSに接続された抵抗は、ローパワー信号NAPXが活性化（低レベル）されたときバイパスされる。このため、低消費電力モード中に、参照電圧VRFV、VPREF、VPRREFL、VPRREFHのレベルは低下する。
【０１０４】
図２４は、内部電源電圧発生回路９６の詳細を示している。
内部電源電圧発生回路９６は、図５に示した第１の実施形態のVII内部電源電圧発生回路３２からスイッチ回路３２ｅおよびnMOS３２ｄを削除し、安定化容量９６ａ、スイッチ９６ｂ、およびnMOS９６ｃを追加して形成されている。安定化容量９６ａは、内部電源線VIIに供給される電荷の一部を蓄え、電源ノイズ等による電源電圧VIIの変動を小さくする。スイッチ９６ｂは、例えば、CMOS伝達ゲートで形成されている。内部電源線VIIと接地線VSSとの間に配置されたnMOS９６ｃのゲートは、インバータを介してローパワー信号NAPXの反転論理が入力されている。
【０１０５】
スイッチ９６ｂは、ローパワー信号NAPXの活性化時にオフされ、レギュレータ３２ｃと内部回路との接続を遮断する。このとき、nMOS９６ｃはオンし、内部電源線VIIは、接地電圧（０Ｖ）になる。内部回路に電源電圧VIIが供給されないため、低消費電力モード中に内部回路のトランジスタ等のリーク電流は発生しない。すなわち、内部回路の消費電力をゼロにできる。この時、レギュレータ３２ｃと安定化容量９６ａとの接続は維持されており、安定化容量９６ａは、通常動作時と同様に電荷を蓄えられる。
【０１０６】
低消費電力モードの解除後、ローパワー信号NAPXの非活性化により、スイッチ９６ｂがオンし、同時にnMOS９６ｃがオフし、レギュレータ３２ｃと内部回路とが接続される。このとき、レギュレータ３２ｃから与えられる電荷の他に、安定化容量に蓄えられた電荷が、内部電源線VIIに供給され、内部電源電圧VIIが上昇し、内部回路に供給される。この結果、内部回路は、低消費電力モードの解除後すぐに動作できる。
【０１０７】
図２５は、昇圧回路９２、VPP検出回路９０、基板電圧発生回路１００、およびVBB検出回路９８を示している。
昇圧回路９２は、昇圧イネーブル信号VPPENの活性化により動作する発振回路１０６、および複数のユニット１０８、１１０を有している。ユニット１０８は、発振回路１０６からのパルス信号PLS1〜PLS6を受け、ローパワー信号NAPXの活性化時にブースト電圧VPPを生成する。ユニット１１０は、ローパワー信号NAPXにかかわらず、発振回路１０６からのパルス信号PLS1〜PLS6を受けたとき常にブースト電圧VPPを生成する。ローパワー信号NAPXの活性化に基づいてユニット１０８が動作を停止することで、低消費電力モード時に昇圧回路９２の消費電力が下がる。後述するように、低消費電力モード中、リフレッシュ動作は実行されないため、昇圧回路９２の駆動能力は低下しても問題ない。動作モードにかかわらず常時動作させるユニット１１０の数は、低消費電力モードからの復帰後、通常動作またはリフレッシュ動作を実行するまで時間（製品仕様）に応じて決められる。
【０１０８】
基板電圧発生回路１００は、基板電圧検知信号VBBDETの活性化およびローパワー信号NAPXの非活性化により動作する複数のユニット１１２、および基板電圧検知信号VBBDETの活性化により動作する複数のユニット１１４を有している。ローパワー信号NAPXの活性化に基づいてユニット１１２が動作を停止することで、低消費電力モード中に基板電圧発生回路１００の消費電力が下がる。動作モードにかかわらず常時動作させるユニット１１４の数は、低消費電力モードからの復帰後、通常動作またはリフレッシュ動作を実行するまで時間（製品仕様）に応じて決められる。
【０１０９】
図２６は、昇圧回路９２のユニット１０８の詳細を示している。
ユニット１０８は、nMOSからなる４つのキャパシタ１０８ａ、１０８ｂ、１０８ｃ、１０８ｄ、およびスイッチとして動作するpMOS１０８ｅ、１０８ｆを有している。キャパシタ１０８ａ、１０８ｂ、１０８ｃ、１０８ｄの一端は、ローパワー信号NAPXの非活性化時に、それぞれパルス信号PLS1、PLS2、PLS3、PLS4の反転論理を受ける。キャパシタ１０８ａ〜１０８ｄの他端は、ダイオード接続された複数のnMOSを介して電源線VDDに接続されている。pMOS１０８ｅ、１０８ｆのゲートは、ローパワー信号NAPPXの非活性化時に、論理ゲートを介してそれぞれパルス信号PLS5、PLS6を受ける。
【０１１０】
パルス信号PLS1、PLS2、PLS5と、パルス信号PLS3、PLS4、PLS6とは互いに逆相である。ローパワー信号NAPXおよびパルス信号PLS5、PLS6の高レベル電圧は、pMOS１０８ｅ、１０８ｆは、確実にオフするためにブースト電圧VPPと同一にされている。
キャパシタ１０８ａ、１０８ｂおよび１０８ｃ、１０８ｄは、入力されたパルス信号PLS1、PLS2、PLS3、PLS4に応じて交互に充放電される。pMOS１０８ｅ、１０８ｆは、キャパシタ１０８ａ、１０８ｂ、キャパシタ１０８ｃ、１０８ｄのポンピング動作に同期して交互にオンする。そして、このポンピング動作により、電源電圧VDDがブースト電圧VPPに昇圧される。ユニット１０８は、ローパワー信号NAPXの活性化時に動作を停止する。
【０１１１】
図２７は、昇圧回路９２のユニット１１０の詳細を示している。
ユニット１１０は、ユニット１０８からローパワー信号NAPX、NAPPXの論理を除いた回路である。すなわち、ユニット１１０は、電源オンの後、常に動作し、ブースト電圧VPPを生成する。
図２８は、VPP検出回路９０の詳細を示している。
【０１１２】
VPP検出回路９０は、差動増幅回路９０ａおよびこの差動増幅回路９０ａの一方の入力に電圧を与える電圧発生回路９０ｂを有している。
差動増幅回路９０ａは、pMOSで構成されたカレントミラー部９０ｃ、およびnMOSで構成された１対の差動入力部９０ｄ、９０ｅを有している。差動入力部９０ｄ、９０ｅの入力は、ともに参照電圧VPREFと、電圧発生回路９０ｂからブースト電圧VPPのレベルをシフトして生成した制御電圧VPP2とを受けている。差動入力部９０ｄは、常時オンしているnMOSを介して接地線VSSに接続され、差動入力部９０ｅは、ローパワー信号NAPXの非活性化時にオンするnMOSを介して接地線VSSに接続されている。
【０１１３】
すなわち、差動入力部９０ｄは、常に動作し、差動入力部９０ｅは、ローパワー信号NAPXの非活性化時のみ動作する。低消費電力モード中に、差動入力部９０ｅが動作を停止するため、消費電力が低減される。差動増幅回路９０ａは、制御電圧VPP2が参照電圧VPREFより低いときに、昇圧イネーブル信号を活性化（高レベル）する。
【０１１４】
電圧発生回路９０ｂは、ブースト電圧VPPの発生ノードと接地線VSSとの間に、３つの抵抗を直列に接続して構成されている。ブースト電圧VPPの発生ノード側の抵抗の他端から、制御電圧VPP2が出力されている。接地線VSSに接続された抵抗の両端には、ローパワー信号NAPXで制御されるnMOSのソースおよびドレインがそれぞれ接続されている。接地線VSSに接続された抵抗は、ローパワー信号NAPXが活性化されたときバイパスされる。このため、低消費電力モード中に、制御電圧VPP2のレベルは低下する。
【０１１５】
図２９は、基板電圧発生回路１００のユニット１１２の詳細を示している。
ユニット１１２は、発振回路１１２ａと、ポンピング回路１１２ｂとを有している。
発振回路１１２ａは、奇数段の論理ゲートからなるリングオシレータとして構成されている。発振回路１１２ａは、基板電圧検知信号VBBDETが活性化され、ローパワー信号NAPXが非活性化されたときに動作する。
【０１１６】
ポンピング回路１１２ｂは、電源線VDDとポンピングノードPNDの間に３つのpMOSおよび１つのnMOSを直列に接続した電圧供給部１１２ｃ、ポンピングノードPNDにゲートが接続されたpMOSからなるキャパシタ１１２ｄ、ポンピングノードPNDが高レベルのときにポンピングノードPNDと接地線VSSとを接続するnMOS１１２ｅ、およびポンピングノードPNDと基板ノードVBBとを接続するダイオード接続されたnMOS１１２ｆを有している。
【０１１７】
ポンピング回路１１２ｂでは、電圧供給部１１２ｃのpMOSおよびnMOSと、キャパシタ１１２ｄとが発振回路１１２ａからのクロック信号を受けることで、ポンピングノードPNDは、交互に接地電圧および負電圧になる。そして、ポンピングノードPNDが負電圧になったときに、基板ノードVBBの電荷が引き抜かれ、基板ノードVBBが負電圧になる。ユニット１１２は、低消費電力モード中（ローパワー信号NAPXが活性化中）、動作を停止する。
【０１１８】
図３０は、基板電圧発生回路１００のユニット１１４の詳細を示している。
ユニット１１４は、発振回路１１４ａと、ポンピング回路１１４ｂとで構成されている。
発振回路１１４ａは、ユニット１１２の発振回路１１２ａからローパワー信号NAPXの論理を除いた回路である。すなわち、発振回路１１４ａは、低消費電力モード中も基板電圧検知信号VBBDETに応じて動作し基板電圧VBBを生成する。ポンピング回路１１４ｂは、ユニット１１２のポンピング回路１１２ｂと同一の回路である。
【０１１９】
図３１は、VBB検出回路９８の詳細を示している。
VBB検出回路９８は、２つの検出ユニット９８ａ、９８ｂ、およびこれ等ユニット９８ａ、９８ｂの検出結果のOR論理を基板電圧検知信号VBBDETとして出力するOR回路９８ｃを有している。
検出ユニット９８ａは、内部電源線VIIと接地線VSSとの間に抵抗、pMOS、抵抗を直列に接続した基準電圧発生部９８ｄ、２つのnMOSが直列に接続されたレベル検出部９８ｅ、pMOS負荷回路を介してpMOSが電源線VIIに接続されたCMOSインバータ９８ｆ、およびレベル検出部９８ｆの出力ノードNOUT1を接地線VSSに接続するnMOS９８ｇを有している。基準電圧発生部９８ｄのpMOSのゲートおよびnMOS９８ｇｎゲートは、ローパワー信号NAPXを受けている。このため、検出ユニット９８ａは、通常動作モード時に非活性化され、低消費電力モード時に活性化される。レベル検出部９８ｅの出力ノードNOUT1の電圧は、活性化時に基板電圧VBBの上昇とともに上昇する。この実施例では、CMOSインバータ９８ｆは、基板電圧VBBが−0.5Vまで上昇したとき、レベル検出部９８ｄでの検出結果（出力ノードNOUT1の電圧）を受けて低レベルを出力する。OR回路９８ｃは、CMOSインバータ９８ｆからの低レベルを受けたとき、基板電圧検知信号VBBDETを活性化する。
【０１２０】
検出ユニット９８ｂは、基準電圧発生部９８ｄのpMOSのゲートおよびnMOS９８ｇのゲートにローパワー信号NAPXの反転論理が供給されている。それ以外の構成は、検出ユニット９８ａと同一である。この実施例では、CMOSインバータ９８ｆは、通常動作モード時に、基板電圧VBBが−1.0Vまで上昇したとき、レベル検出部９８ｅでの検出結果（出力ノードNOUT1の電圧）を受けて低レベルを出力する。検出ユニット９８ｂの基準電圧発生部９８ｄの出力は、ローパワー信号NAPXの低レベル時（低消費電力モード中）に接地電圧VSS（0V）になる。このため、レベル検出部９８ｅの出力ノードNOUT2は、常に低レベルになる。すなわち、検出ユニット９８ｂは、低消費電力モード中、非活性化される。
【０１２１】
したがって、VBB検出回路９８は、通常動作モード時に、検出ユニット９８ｂのみを使用して、基板電圧VBBが−1.0Vまで上昇したときに基板電圧検知信号VBBDETを活性化する。基板電圧検知信号VBBDETの活性化により、図２９および図３０に示した基板電圧発生回路１００のユニット１１２、１１４が動作し、基板電圧VBBは、低下する。
【０１２２】
また、VBB検出回路９８は、低消費電力モード時に、ローパワー信号NAPXの活性化を受けて、検出ユニット９８ａを活性化し、検出ユニット９８ｂを非活性化する。この結果、VBB検出回路９８の消費電力が低減される。基板電圧VBBのレベルは、低消費電力モード中、検出ユニット９８ａのみで検出されるため、基板電圧VBBが−0.5Vまで上昇したときに基板電圧検知信号VBBDETが活性化される。基板電圧VBBの検出レベル（絶対値）が低くなるため、基板電圧発生回路１００が生成する基板電圧VBBの絶対値が小さくなる。すなわち、低消費電力モード中は、通常動作モード時に比べ基板電圧発生回路１００の動作が抑えられる。この結果、消費電力を低減できる。基板電圧VBBと接地電圧VSSとの差が小さくなるため、基板リークの量は減る。したがって、基板電圧検知信号VBBDETの発生頻度は下がり、基板電圧発生回路１００の動作頻度は下がる。この結果、消費電力をさらに低減できる。
【０１２３】
図３２は、プリチャージ電圧発生回路９４の詳細を示している。
プリチャージ電圧発生回路９４は、差動増幅回路９４ａ、９４ｂ、およびVPR発生部９４ｃを有している。
差動増幅回路９４ａは、pMOSで構成されたカレントミラー部９４ｄと、nMOSで構成された１対の差動入力部９４ｅ、９４ｆを有している。差動入力部９４ｅ、９４ｆの入力は、ともに参照電圧VPRREFLとプリチャージ電圧VPRとを受けている。差動入力部９４ｅは、常時オンしているnMOSを介して接地線VSSに接続され、差動入力部９４ｆは、ローパワー信号NAPXの非活性化時にオンするnMOSを介して接地線VSSに接続されている。
【０１２４】
すなわち、差動入力部９４ｅは、常に動作し、差動入力部９４ｆは、ローパワー信号NAPXの非活性化時のみ動作する。低消費電力モード中に、差動入力部９４ｆが動作を停止するため、消費電力が低減される。差動増幅回路９４ａは、参照電圧VPRREFLがプリチャージ電圧VPRより高いときに、出力ノードNOUT3を低レベルにする。
【０１２５】
差動増幅回路９４ｂは、nMOSで構成されたカレントミラー部９４ｇと、pMOSで構成された１対の差動入力部９４ｈ、９４ｉを有している。差動入力部９４ｈ、９４ｉの入力は、ともに参照電圧VPRREFHとプリチャージ電圧VPRとを受けている。差動入力部９４ｇは、常時オンしているpMOSを介して電源線VDDに接続され、差動入力部９４ｉは、ローパワー信号NAPXの非活性化時にオンするpMOSを介して電源線VDDにに接続されている。
【０１２６】
差動入力部９４ｈは、常に動作し、差動入力部９４ｉは、ローパワー信号NAPXの非活性化時のみ動作する。低消費電力モード中に、差動入力部９４ｉが動作を停止するため、消費電力が低減される。差動増幅回路９４ｂは、参照電圧VPRREFHがプリチャージ電圧VPRより低いときに、出力ノードNOUT4を低レベルにする。 VPR発生部９４ｃは、電源線VDDと接地線VSSの間に直列に接続されたpMOSとnMOSとを有している。pMOSのゲートは、出力ノードNOUT3を接続している。nMOSのゲートは、出力ノードNOUT4を接続している。pMOSおよびnMOSのドレインからプリチャージ電圧VPRが出力されている。プリチャージ電圧VPRは、メモリコア３８におけるビット線対のイコライズ電圧およびメモリセルのプレート電圧として使用される。
【０１２７】
低消費電力モード中に差動入力部９４ｆ、９４ｉを非活性化することで、プリチャージ電圧VPRの変化に対するプリチャージ電圧発生回路９４の応答は悪くなる。しかし、後述するように、低消費電力モード中、読み書き動作およびリフレッシュ動作は実行されないため、プリチャージ電圧発生回路９４の応答が低下しても問題ない。
【０１２８】
図３３は、発振回路１０４の詳細を示している。
発振回路１０４は、奇数段のCMOSインバータを縦続接続したリングオシレータ１０４ａ、およびリングオシレータ１０４ａから発振信号OSCZを取り出すためのバッファ１０４ｂを有している。図中の破線枠は、リングオシレータ１０４ａの段数（セルフリフレッシュの周期）を調整するスイッチである。これ等スイッチのオン、オフは、ポリシリコンヒューズの溶断、あるいは配線層のホトマスクのレイアウトパターンにより設定される。この例では、リングオシレータ１０４ａの段数は、７段に設定されている。CMOSインバータのpMOSおよびnMOSのソースは、それぞれpMOS負荷およびnMOS負荷を介して内部電源線VIIおよび接地線VSSに接続されている。pMOS負荷およびnMOS負荷のゲートは、それぞれ制御電圧PCNTL、NCNTLで制御されている。また、発振回路１０４は、ローパワー信号NAPXの制御を受けるpMOSおよびnMOSを有している。ローパワー信号NAPXの活性化時に、これ等pMOSがオンすることで、リングオシレータ１０４ａの所定のノードは、高レベルに固定され、これ等nMOSがオフすることで、CMOSインバータのnMOSと接地線VSSとの接続が遮断される。この結果、低消費電力モード中、発振回路１０４は動作を停止する。
【０１２９】
図３４は、発振回路１０４に内蔵された制御電圧PCNTL、NCNTLの生成回路１１６を示している。
生成回路１１６は、内部電源線VIIと接地線VSSとの間に直列に接続されたpMOS、pMOSダイオード、および抵抗と、内部電源線VIIと接地線VSSとの間に直列に接続された抵抗、nMOSダイオード、およびnMOSと、制御電圧PCNTLを発生するノードと内部電源線VIIとの間に配置されたMOS容量と、制御電圧NCNTLを発生するノードと接地線VSSとの間に配置されたMOS容量とを有している。
【０１３０】
制御電圧PCNTLは、pMOSダイオードと抵抗との接続ノードから発生しており、内部電源電圧VIIの変動に対応して変化する。制御電圧NCNTLは、nMOSダイオードと抵抗との接続ノードから発生しており、接地電圧VSSの変動に対応して変化する。このため、図３３に示したCMOSインバータのpMOSおよびnMOSのソース・ゲート間電圧は常に一定になり、リングオシレータ１０４ａの発振周期は、内部電源電圧VIIの変動によらず一定になる。MOS容量は、内部電源線VIIおよび接地線VSSに発生する高周波ノイズが、制御電圧PCNTLおよび制御電圧NCNTLに影響することを防止する。この結果、内部電源電圧VIIおよび接地電圧VSSの変動がキャンセルされ、発振回路１０４の動作中（セルフリフレッシュモード中）、常に所定の周期で発振信号OSCZが生成される。
【０１３１】
pMOSおよびnMOSは、ローパワー信号NAPXの活性化時にオフする。すなわち、低消費電力モード中、生成回路１１６は非活性化される。このとき、制御電圧PCNTL、NCNTLは、それぞれ低レベル、高レベルになる。
上述したDRAMでは、第１の実施形態と同様に、図２２に示したローパワーエントリ回路８４は、外部から低レベルのチップイネーブル信号CE2を受けたときにローパワー信号NAPXを活性化（低レベル）し、チップを低消費電力モードに移行させる。
【０１３２】
ローパワー信号NAPXの活性化により、図２３に示した参照電圧発生回路２４は、参照電圧VRFV、VPREF、VPREFL、VPREFHのレベルを下げる。図２８に示したVPP検出回路９０は、差動入力部９０ｅを非活性化し、同時に差動入力部９０ｄに与える制御電圧VPP2のレベルを下げる。図２５に示した昇圧回路９２のユニット１０８および基板電圧発生回路１００のユニット１１２は、動作を停止する。図３１に示したVBB検出回路９８は、検出ユニット９８ｂを非活性化し、検出ユニット９８ａを活性化し、基板電圧VBBの検出レベルを上げる。すなわち、基板電圧検知信号VBBDETは、基板電圧VBBが−0.5Vまで上昇したときに活性化される。図３２に示したプリチャージ電圧発生回路９４の差動増幅回路９４ａ、９４ｂは、それぞれ差動入力部９４ｆ、９４ｉを非活性化する。図３３に示した発振回路１０４は、動作を停止する。図３４に示した生成回路１１６は、非活性化される。
【０１３３】
図３５は、発振回路１０４および分周回路１０２の動作を示している。
ローパワー信号NAPXが活性化すると、発振回路１０４は、発振信号OSCZを低レベルにする。発振信号OSCZがの発振が停止するため、分周回路１０２による分周動作が停止し、セルフリフレッシュのタイマ信号SRTZは低レベルになる。このため、分周回路１０２の消費電力はほぼゼロになる。
【０１３４】
このように、複数の制御回路が動作を停止し、または能力を低下することで、低消費電力モード中の消費電力が、従来に比べ大幅に低減される。一部の制御回路は、能力を低下した状態で動作し続けているため、低消費電力モードからの解除後、すぐに通常動作が開始可能である。
以上、この実施形態では、低消費電力モード中にセルフリフレッシュ用の発振回路１０４を停止し、セルフリフレッシュモードの動作を停止した。この結果、低消費電力モード中の消費電力を低減できる。
【０１３５】
リフレッシュが実行されないため、内部電圧発生回路８６は、周辺回路４０で消費する電力（リーク電流）を補う程度の能力で動作させればよい。この結果、低消費電力モード中の消費電力を低減できる。
内部電圧VPP、VBB、VPRは、低消費電力モード中も内部回路（周辺回路４０およびメモリコア３８等）に供給されている。このため、低消費電力モードの解除後すぐに周辺回路４０およびメモリコア３８を動作できる。
【０１３６】
低消費電力モード中に、昇圧回路９２のユニット１０８および基板電圧発生回路１００のユニット１１２の動作を停止したので、低消費電力モード中の消費電力をさらに低減できる。
低消費電力モード中に、内部電源線VIIと安定化容量９６ａとの接続を維持するとともに、内部電源線VIIと内部回路（周辺回路４０およびメモリコア３８）との接続を遮断した。周辺回路４０への電源の供給が停止するため、周辺回路４０のリーク電流はなくなり、消費電力をゼロにできる。低消費電力モードの解除後、内部電源線VIIと内部回路とを接続したときに、安定化容量に蓄えられた電荷に対応する電圧が、内部電源線VIIを介して内部回路に与えられる。このため、低消費電力モードの解除後、内部電源電圧発生回路９６が所定の内部電源電圧VIIを発生する前に、安定化容量９６ａに蓄えられた電荷に対応する電圧を、内部回路に与えることができる。この結果、内部回路は、低消費電力モードの解除後すぐに動作できる。
【０１３７】
低消費電力モード中に、VPP検出回路９０の差動増幅回路９０ａにおける差動入力部９０ｅおよびプリチャージ電圧発生回路９４の差動増幅回路９４ａ、９４ｂにおける差動入力部９４ｆ、９４ｉを非活性化したので、差動増幅回路９０ａ、９４ａ、９４ｂの消費電力を低減できる。
低消費電力モード中に、昇圧回路９２のユニット１０８および基板電圧発生回路１００のユニット１１２の動作を停止したので、ブースト電圧VPPおよび基板電圧VBBの過渡的なばらつきが抑えられる。すなわち、ブースト電圧VPPおよび基板電圧VBBの最大値と最小値との差を小さくできるため、リーク電流の削減が可能になる。
【０１３８】
参照電圧発生回路２４が発生する参照電圧VPREF、VRFV（VII）、VPRREFH、VPRREFLのレベルを低くすることで、VPP検出回路９０、VBB検出回路９８、およびプリチャージ電圧発生回路９４の検出レベルの絶対値を小さくし、昇圧回路９２、基板電圧発生回路１００、およびプリチャージ電圧発生回路９４が生成する昇圧電圧VPP、基板電圧VBB、プリチャージ電圧VPRのレベル（絶対値）を小さくした。電圧が低下することでリーク電流を削減できるため、消費電力を低減できる。
【０１３９】
なお、上述した実施形態では、本発明をDRAMに適用した例について述べた。本発明はこれに限定されず、例えば、SDRAM（Synchronous DRAM）、DDR SDRAM（Double Data Rate SDRAM）、あるいはFCRAM（Fast Cycle RAM）に適用してもよい。
本発明が適用される半導体製造プロセスは、CMOSプロセスに限られず、Bi-CMOSプロセスでもよい。
【０１４０】
また、上述した第２の実施形態では、複数の遅延回路５４ｃを直列に接続してローパワーエントリ回路５０を形成した例について述べた。本発明はこれに限定されず、例えば、STTCRX信号で制御されるラッチ回路を使用してローパワーエントリ回路を形成してもよい。この場合には、回路規模が小さくなる。
上述した第３の実施形態では、専用の低消費電力モード信号/LPを使用した例について述べた。例えば、チップ内部で/LP信号をプルアップし、/LP信号用の端子を設けないことで、低消費電力モードが必要のないユーザに対しても、このDRAMを供給できる。/LP信号は、ボンディングまたはヒューズを溶断により電源電圧VDDに接続してもよい。あるいは、配線層のホトマスクの切り替えにより、/LP信号を電源電圧VDDに接続してもよい。
【０１４１】
上述した第５の実施形態では、昇圧電圧VPPを電源電圧VDDと比較した例について述べた。本発明はこれに限定されず、例えば、昇圧電圧VPPを電源電圧VDDを降圧して生成される参照電圧VREFと比較してもよい。
上述した第６の実施形態では、低消費電力モードの解除時に、起動信号生成回路８２を期間T2を生成するタイマとして動作させ、この期間T2に内部回路を初期化するためのSTTPZ信号（リセット信号）を活性化した例について述べた。本発明はこれに限定されず、例えば、低消費電力モードの解除時に、通常動作時に動作するカウンタをタイマとして動作させ、このカウンタが所定の数を計数している期間に、内部回路を初期化するためのリセット信号を活性化してもよい。カウンタとして、例えば、メモリセルのリフレッシュアドレスを示すリフレッシュカウンタ等を利用できる。
【０１４２】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
以上の実施形態において説明した発明を整理して以下の付記を開示する。
（付記１） ダイナミック型のメモリセルを有し、リフレッシュ動作を禁止することによって前記メモリセルがデータを保持しない低消費電力モードを備えたメモリにおいて、
外部制御信号に応答して、前記低消費電力モードに移行することを特徴とする半導体記憶装置の動作方法。
（付記２） 付記１記載の半導体記憶装置の動作方法において、
前記外部制御信号は、専用の外部制御信号であることを特徴とする半導体記憶装置の動作方法。
（付記３） 付記２記載の半導体記憶装置の動作方法において、
前記外部制御信号は外部コマンドであり、該外部コマンドは複数の制御信号の組合せで構成されていることを特徴とする半導体記憶装置の動作方法。
（付記４） 付記３記載の半導体記憶装置の動作方法において、
前記半導体記憶装置は、アイドルモードの期間中に前記低消費電力モードに移行することを特徴とする半導体記憶装置の動作方法。
（付記５） 付記４記載の半導体記憶装置の動作方法において、
第２のコマンドに応答して、前記低消費電力モードを解除することを特徴とする半導体記憶装置の動作方法。
（付記６） 付記５記載の半導体記憶装置の動作方法において、
前記半導体記憶装置は、前記低消費電力モードが解除された後、初期化されることを特徴とする半導体記憶装置の動作方法。
（付記７） 付記２記載の半導体記憶装置の動作方法において、
前記半導体記憶装置は、前記専用の外部制御信号が第１の電圧から第２の電圧へ変化することに応答して、前記低消費電力モードに移行することを特徴とする半導体記憶装置の動作方法。
（付記８） 付記７記載の半導体記憶装置の動作方法において、
前記専用の外部制御信号が前記第２の電圧である期間、前記低消費電力モードを維持することを特徴とする半導体記憶装置の動作方法。
（付記９） 付記８記載の半導体記憶装置の動作方法において、
前記専用の外部制御信号が前記第２の電圧から前記第１の電圧に変化することに応答して、前記低消費電力モードを解除することを特徴とする半導体記憶装置の動作方法。
（付記１０） リフレッシュ動作を禁止することによりダイナミック型のメモリセルがデータを保持しない低消費電力モードを有する半導体記憶装置に対し専用の制御信号を出力することにより、前記半導体記憶装置を低消費電力モードに移行させることを特徴とする半導体記憶装置の制御方法。
（付記１１） 付記１０記載の半導体記憶装置の動作方法において、
前記専用の制御信号を出力する時、該専用の制御信号の電圧を第１の電圧から第２の電圧へ変化させることを特徴とする半導体記憶装置の制御方法。
（付記１２） 付記１１記載の半導体記憶装置の動作方法において、
前記半導体記憶装置が前記低消費電力モードの状態を保つために、前記専用の制御信号の電圧を前記第２の電圧に保つことを特徴とする半導体記憶装置の制御方法。
（付記１３） 付記１２記載の半導体記憶装置の動作方法において、
前記半導体記憶装置を前記低消費電力モードから解除するために、前記専用の制御信号の電圧を前記第２の電圧から前記第１の電圧に変化させることを特徴とする半導体記憶装置の制御方法。
（付記１４） ダイナミック型のメモリセルを有し、リフレッシュ動作を禁止することにより前記メモリセルがデータを保持しない低消費電力モードを備え、データ端子を有する第１のメモリと、
フラッシュメモリセルと、前記第１のメモリのデータ端子に接続されたデータ端子を備えた第２のメモリ
を有することを特徴とするメモリシステム。
（付記１５） 付記１４記載のメモリシステムにおいて、
前記第１のメモリが前記低消費電力モードに移行する前に、前記第１のメモリの前記ダイナミック型メモリセルに保持されたデータを前記第２のメモリの前記フレッシュメモリセルに転送することを特徴とするメモリシステム。
（付記１６） 付記１５記載のメモリシステムにおいて、
前記第１のメモリが前記低消費電力モードを解除した後、前記第２のメモリの前記フラッシュメモリセルに保持されたデータを前記第１のメモリの前記ダイナミック型メモリセルに転送することを特徴とするメモリシステム。
（付記１７） 待機状態と通話状態を有する携帯電話において、
ダイナミック型のメモリセルを有し、リフレッシュ動作を禁止することにより前記メモリセルがデータを保持しない低消費電力モードを備え、データ端子を有する第１のメモリと、
フラッシュメモリセルと、前記第１のメモリのデータ端子に接続されたデータ端子を備えた第２のメモリを備え、
前記通話状態から前記待機状態に移行前に、前記第１のメモリの前記ダイナミック型メモリセルに保持されたデータを前記第２のメモリの前記フレッシュメモリセルに転送し、その後前記第１のメモリは前記低消費電力モードへ移行し、
前記待機状態から前記通話状態に移行する時、前記第１のメモリは前記低消費電力モードを解除したのち、前記第２のメモリの前記フラッシュメモリセルに保持されたデータを前記第１のメモリの前記ダイナミック型メモリセルに転送することを特徴とする携帯電話。
（付記１８） ダイナミック型のメモリセルを有し、リフレッシュ動作を禁止することにより前記メモリセルがデータを保持しない低消費電力モードを備えた第１のメモリ及び、フラッシュメモリセルを有する第２のメモリの制御方法であって、
前記第１のメモリが前記低消費電力モードに移行する前に、前記第１のメモリの前記ダイナミック型メモリセルに保持されたデータを前記第２のメモリの前記フレッシュメモリセルに転送し、
前記第１のメモリが前記低消費電力モードから解除されたのち、前記第２のメモリの前記フラッシュメモリセルに保持されたデータを前記第１のメモリの前記 ダイナミック型メモリセルに転送することを特徴とするメモリの制御方法。
（付記１９） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
制御信号を外部から受け、前記内部電圧発生回路を非活性化し、チップを低消費電力モードに移行させるエントリ回路とを備えたことを特徴とする半導体記憶装置。
【０１４３】
（付記２０） 付記１９記載の半導体記憶装置において、
メモリセルに接続されるワード線を備え、
前記内部電圧発生回路は、前記ワード線に供給するブースト電圧を発生する昇圧回路を含むことを特徴とする半導体記憶装置。
（付記２１） 付記１９記載の半導体記憶装置において、
前記内部電圧発生回路は、基板に供給する基板電圧を発生する基板電圧発生回路を含むことを特徴とする半導体記憶装置。
【０１４４】
（付記２２） 付記１９記載の半導体記憶装置において、
複数のメモリセルを有するメモリコアを備え、
前記内部電圧発生回路は、前記電源電圧より低く前記メモリコアに供給される内部電源電圧を発生する内部電源電圧発生回路を含むことを特徴とする半導体記憶装置。
【０１４５】
（付記２３） 付記１９記載の半導体記憶装置において、
メモリセルと、該メモリセルに接続されるビット線を有するメモリコアを備え、
前記内部電圧発生回路は、前記ビット線に供給するプリチャージ電圧を発生するプリチャージ電圧発生回路を含むことを特徴とする半導体記憶装置。
（付記２４） 付記１９記載の半導体記憶装置において、
前記低消費電力モード時に、前記電源電圧を、前記内部電圧として前記所定の内部回路に供給する外部電圧供給回路を備えたことを特徴とする半導体記憶装置。
【０１４６】
（付記２５） 付記１９記載の半導体記憶装置において、
前記エントリ回路は、所定の内部回路を非活性化するリセット信号を外部から受けてチップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
（付記２６） 付記１９記載の半導体記憶装置において、
前記エントリ回路は、複数の制御信号を外部から受け、これ等制御信号の状態が低消費電力コマンドであるときに、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１４７】
（付記２７） 付記２６記載の半導体記憶装置において、
前記エントリ回路は、チップ内の所定の回路を非活性化するリセット信号と、読み書き動作時にチップの各回路を活性化するチップイネーブル信号とを外部から受け、これ等信号の状態が低消費電力コマンドであるときに、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１４８】
（付記２８） 付記２７記載の半導体記憶装置において、
前記エントリ回路は、前記リセット信号が所定の期間非活性化にされ、さらに前記チップイネーブル信号が所定の期間活性化されたときに低消費電力モードに移行することを特徴とする半導体記憶装置。
（付記２９） 付記２６記載の半導体記憶装置において、
前記エントリ回路は、低消費電力モード中に、前記複数の制御信号を受け、これ等制御信号の状態が低消費電力モードの解除を求めているときに、低消費電力モードを解除させることを特徴とする半導体記憶装置。
【０１４９】
（付記３０） 付記１９記載の半導体記憶装置において、
前記エントリ回路は、低消費電力モード信号の所定のレベルまたは遷移エッジを受けてチップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
（付記３１） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
制御信号を外部から受け、前記内部電圧発生回路を非活性化し、チップを低消費電力モードに移行させるエントリ回路とを備え、
前記エントリ回路は、前記低消費電力モード中に、前記制御信号を受け、該制御信号の状態が該低消費電力モードの解除を求めているときに、該低消費電力モードを解除させることを特徴とする半導体記憶装置。
【０１５０】
（付記３２） 付記３１記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、前記内部電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。
（付記３３） 付記３２記載の半導体記憶装置において、
前記所定の電圧は、前記電源電圧を降圧して生成される参照電圧であることを特徴とする半導体記憶装置。
【０１５１】
（付記３４） 付記３１記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、内部で生成される昇圧電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。
（付記３５） 付記３４記載の半導体記憶装置において、
前記所定の電圧は、前記電源電圧であることを特徴とする半導体記憶装置。
【０１５２】
（付記３６） 付記３４記載の半導体記憶装置において、
前記所定の電圧は、前記電源電圧を降圧して生成される参照電圧であることを特徴とする半導体記憶装置。
（付記３７） 付記３１記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、前記内部電圧および内部で生成される昇圧電圧の少なくとも一方が、それぞれ所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。
【０１５３】
（付記３８） 付記３１記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、所定の時間を計測するタイマを備え、前記タイマが計測している期間に、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。
（付記３９） 付記３８記載の半導体記憶装置において、
前記タイマは、ＣＲ時定数回路を有し、
前記所定の時間は、前記ＣＲ時定数回路に伝搬される信号の伝搬遅延時間に基づいて計測されることを特徴とする半導体記憶装置。
【０１５４】
（付記４０） 付記３８記載の半導体記憶装置において、
前記タイマは、通常の動作時に動作するカウンタを有し、
前記所定の時間は、前記カウンタのカウント値に基づいて計測されることを特徴とする半導体記憶装置。
（付記４１） 付記４０記載の半導体記憶装置において、
前記カウンタは、メモリセルのリフレッシュアドレスを示すリフレッシュカウンタであることを特徴とする半導体記憶装置。
【０１５５】
（付記４２） メモリセルを所定の周期で自動的にリフレッシュするセルフリフレッシュ制御回路と、
電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路とを備え、
制御信号を外部から受けたときに、前記セルフリフレッシュ制御回路を非活性化するとともに、前記内部電圧発生回路の前記内部電圧の供給能力を低くし、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１５６】
（付記４３） 付記４２記載の半導体記憶装置において、
前記内部電圧発生回路は、前記内部電圧を発生する複数のユニットを備え、
前記ユニットのうち一部は、前記低消費電力モード中に停止することを特徴とする半導体記憶装置。
（付記４４） 電源線に接続され、該電源線に供給される電荷の一部を蓄える安定化容量と、
前記電源線に接続された内部回路とを備え、
制御信号を外部から受けたときに、前記電源線と前記安定化容量との接続を維持するとともに、前記電源線と前記内部回路との接続を遮断し、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１５７】
（付記４５） 付記４４記載の半導体記憶装置において、
電源電圧を外部から受け、内部電圧を発生する内部電圧発生回路を備え、
前記内部電圧は、前記電源線を介して前記内部回路に供給されることを特徴とする半導体記憶装置。
（付記４６） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
前記内部電圧のレベルを検出し、その検出結果に基づいて前記内部電圧発生回路を制御する内部電圧検出回路とを備え、
制御信号を外部から受けたときに、前記内部電圧検出回路の能力を低下させ、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１５８】
（付記４７） 付記４６記載の半導体記憶装置において、
前記内部電圧検出回路は、前記内部電圧のレベルを検出する複数のユニットを備え、
前記ユニットのうち一部は、前記低消費電力モード中に停止することを特徴とする半導体記憶装置。
【０１５９】
（付記４８） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
前記内部電圧のレベルを検出し、その検出結果に基づいて前記内部電圧発生回路を制御する内部電圧検出回路とを備え、
制御信号を外部から受けたときに、前記内部電圧検出回路における前記内部電圧の検出レベルを低くすることで、前記内部電圧発生回路が生成する前記内部電圧の絶対値を小さくし、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置。
【０１６０】
（付記４９） 付記４８記載の半導体記憶装置において、
参照電圧を発生する参照電圧発生回路を備え、
前記内部電圧検出回路は、前記内部電圧と前記参照電圧とを比較することで、前記内部電圧のレベルを検出し、
制御信号を外部から受けたときに、前記参照電圧発生回路が発生する前記参照電圧のレベルを低くすることで、前記内部電圧検出回路における前記内部電圧の検出レベルを低くすることを特徴とする半導体記憶装置。
【０１６１】
（付記５０） 外部から電源電圧を受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路を備え、
外部から制御信号を受けたときに、前記内部電圧発生回路を非活性化し、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
（付記５１） 付記５０記載の半導体記憶装置の動作方法において、
複数の制御信号を外部から受け、これ等制御信号の状態が低消費電力コマンドであるときに、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
【０１６２】
（付記５２） 付記５１記載の半導体記憶装置の動作方法において、
チップ内の所定の回路を非活性化するリセット信号が所定の期間非活性化にされ、さらに読み書き動作時にチップの各回路を活性化するチップイネーブル信号が所定の期間活性化されたときに低消費電力モードに移行し、
パワーオン時には、前記リセット信号を所定の期間非活性化することを特徴とする半導体記憶装置の動作方法。
【０１６３】
（付記５３） 外部から電源電圧を受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路を備え、
外部から制御信号を受けたときに、前記内部電圧発生回路を非活性化し、チップを低消費電力モードに移行させ、
前記低消費電力モード中に、前記制御信号を受け、該制御信号の状態が該低消費電力モードの解除を求めているときに、該低消費電力モードを解除させることを特徴とする半導体記憶装置の動作方法。
【０１６４】
（付記５４） 付記５３記載の半導体記憶装置の動作方法において、
前記低消費電力モードの前記解除時に、前記内部電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号を活性化することを特徴とする半導体記憶装置の動作方法。
（付記５５） メモリセルを所定の周期で自動的にリフレッシュするセルフリフレッシュ制御回路と、
電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路とを備え、
制御信号を外部から受けたときに、前記セルフリフレッシュ制御回路を非活性化するとともに、前記内部電圧発生回路の前記内部電圧の供給能力を低くし、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
【０１６５】
（付記５６） 電源線に接続され、該電源線に供給される電荷の一部を蓄える安定化容量と、
前記電源線に接続された内部回路とを備え、
制御信号を外部から受けたときに、前記電源線と前記安定化容量との接続を維持するとともに、前記電源線と前記内部回路との接続を遮断し、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
【０１６６】
（付記５７） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
前記内部電圧のレベルを検出し、その検出結果に基づいて前記内部電圧発生回路を制御する内部電圧検出回路とを備え、
制御信号を外部から受けたときに、前記内部電圧検出回路の能力を低下させ、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
【０１６７】
（付記５８） 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
前記内部電圧のレベルを検出し、その検出結果に基づいて前記内部電圧発生回路を制御する内部電圧検出回路とを備え、
制御信号を外部から受けたときに、前記内部電圧検出回路における前記内部電圧の検出レベルを低くすることで、前記内部電圧発生回路が生成する前記内部電圧の絶対値を小さくし、チップを低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。
【０１６８】
付記２０の半導体記憶装置では、エントリ回路は、外部からの制御信号を受けて、昇圧回路の動作を停止し、ワード線に供給するブースト電圧の生成を停止させる。低消費電力モード時に、定常的に電力を消費する昇圧回路が停止するため、消費電力が大幅に低減される。
付記２１の半導体記憶装置では、エントリ回路は、外部からの制御信号を受けて、基板電圧発生回路の動作を停止し、基板に供給する基板電圧の生成を停止させる。低消費電力モード時に、定常的に電力を消費する基板電圧発生回路が停止するため、消費電力が大幅に低減される。
【０１６９】
付記２２の半導体記憶装置では、エントリ回路は、外部からの制御信号を受けて、内部電源電圧発生回路の動作を停止し、メモリコアに供給される内部電源電圧の生成を停止させる。低消費電力モード時に、定常的に電力を消費する内部電源電圧発生回路が停止するため、消費電力が大幅に低減される。
付記２３の半導体記憶装置では、エントリ回路は、外部からの制御信号を受けて、プリチャージ電圧発生回路の動作を停止し、ビット線に供給されるプリチャージ電圧の生成を停止させる。低消費電力モード時に、定常的に電力を消費するプリチャージ電圧発生回路が停止するため、消費電力が大幅に低減される。
【０１７０】
付記２７の半導体記憶装置では、エントリ回路は、外部からリセット信号とチップイネーブル信号とを受ける。エントリ回路は、これ等制御信号の状態が低消費電力コマンドであるときを認識したときに、チップを低消費電力モードに移行させる。このため、コマンド入力により、チップを低消費電力モードに移行できる。
付記２８の半導体記憶装置では、リセット信号が所定の期間非活性化にされ、この状態でさらにチップイネーブル信号が所定の期間活性化されたときに低消費電力モードに移行する。このため、電源ノイズ等でリセット信号またはチップイネーブル信号にグリッチが発生した場合にも、誤って低消費電力モードに移行することが防止される。
【０１７１】
付記２９の半導体記憶装置では、エントリ回路は、低消費電力モード中に外部から複数の制御信号を受ける。エントリ回路は、制御信号の状態が低消費電力モードの解除を求めているときに、チップを低消費電力モードから解除する。このため、コマンド入力により、低消費電力モードを解除できる。
付記３７の半導体記憶装置では、低消費電力モードの解除時に、内部電圧および内部で生成される昇圧電圧の少なくとも一方が、それぞれ所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化される。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路をさらに確実にリセットすることができ、内部回路の誤動作を防止できる。
【０１７２】
付記３９の半導体記憶装置では、タイマは、ＣＲ時定数回路を有している。タイマは、ＣＲ時定数回路に伝搬される信号の伝搬遅延時間に基づいて、所定の時間を計測する。このため、リセット信号の活性化期間を簡易な回路で設定できる。
付記４０および付記４１の半導体記憶装置では、低消費電力モードの解除時に、通常動作時に動作するカウンタが所定の数を計数している期間に、内部回路を初期化するためのリセット信号が活性化される。このため、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。カウンタとして、例えば、メモリセルのリフレッシュアドレスを示すリフレッシュカウンタ等が使用される。
【０１７３】
付記４３の半導体記憶装置では、内部電圧発生回路は、前記内部電圧を発生する複数のユニットを備えている。低消費電力モード中に、ユニットのうち一部は、動作を停止するため、低消費電力モード中の消費電力をさらに低減できる。
付記４５の半導体記憶装置では、内部電圧発生回路は、電源電圧を外部から受け、内部電圧を発生する。内部電圧は、電源線を介して前記内部回路に供給される。このため、低消費電力モードの解除後、安定化容量に蓄えられた電荷に対応する電圧を、内部回路に与えることができる。
【０１７４】
付記４７の半導体記憶装置では、内部電圧検出回路は、内部電圧のレベルを検出する複数のユニットを備えている。低消費電力モード中に、ユニットのうち一部は、動作を停止するため、低消費電力モード中の消費電力をさらに低減できる。
付記４９の半導体記憶装置では、参照電圧発生回路は、参照電圧を発生する。内部電圧検出回路は、内部電圧と参照電圧とを比較することで、内部電圧のレベルを検出する。
【０１７５】
半導体記憶装置は、制御信号を外部から受けたときに、参照電圧発生回路が発生する参照電圧のレベルを低くすることで、内部電圧検出回路における前記内部電圧の検出レベルを低くする。この結果、内部電圧のレベルが低下し、内部回路のトランジスタ等のオフ電流が減少するので、消費電力を低減できる。
【０１７６】
付記５２の半導体記憶装置の動作方法では、パワーオン時に電源電圧が所定の電圧になるまで、チップイネーブル信号が非活性化される。このため、パワーオン時に誤って低消費電力モードに移行することが防止される。
【０１７７】
【発明の効果】
本発明の半導体記憶装置では、外部からの制御信号によりチップを容易に低消費電力モードにできる。低消費電力モードには、内部電圧発生回路が停止するため、消費電流を大幅に低減できる。
【０１７８】
本発明の半導体記憶装置では、内部回路の各要素は、所定の状態に固定されるため、貫通電流の発生を防止できる。
本発明の半導体記憶装置では、既にある信号を利用して低消費電力モードに移行できる。したがって、低消費電力モードを追加することで使い勝手が低下することはない。
【０１７９】
本発明の半導体記憶装置では、低消費電力モードの移行用の専用信号を使用して、確実にチップを低消費電力モードに移行できる。
本発明の半導体記憶装置および半導体記憶装置の制御方法では、外部からの制御信号により、チップを容易に低消費電力モードから解除できる。
【０１８０】
本発明の半導体記憶装置では、低消費電力モードから通常の動作モードに移行する際に、内部回路を確実にリセットすることができ、内部回路の誤動作を防止できる。
【０１８１】
本発明の半導体記憶装置および半導体記憶装置の制御方法では、低消費電力モード中に内部回路の消費電力をゼロにでき、かつ低消費電力モードの解除後すぐに内部回路を動作できる。
本発明の半導体記憶装置および半導体記憶装置の制御方法では、低消費電力モード中に、内部電圧検出回路の消費電流を低下させることができ、消費電力を低減できる。
【０１８２】
本発明の半導体記憶装置の制御方法では、外部からの制御信号によりチップを容易に低消費電力モードにできる。低消費電力モードには、内部電圧発生回路が停止するためは、消費電力を大幅に低減できる。
【図面の簡単な説明】
【図１】本発明の半導体記憶装置の状態遷移図である。
【図２】第１の実施形態の基本原理を示すブロック図である。
【図３】第１の実施形態を示すブロック図である。
【図４】図３の昇圧回路およびプリチャージ電圧発生回路の詳細を示す回路図である。
【図５】図３の内部電源電圧発生回路および基板電圧発生回路の詳細を示す回路図である。
【図６】図３のメモリコアの要部の詳細を示す回路図である。
【図７】第１の実施形態におけるパワーオン時および低消費電力モードへのエントリ時、イグジット時の動作を示すタイミング図である。
【図８】第１の実施形態の半導体記憶装置を携帯電話に使用した例を示すブロック図である。
【図９】図８に示した携帯電話の使用状態を示す説明図である。
【図１０】図８に示した携帯電話の制御状態を示すフローチャートである。
【図１１】第２の実施形態を示すブロック図である。
【図１２】図１１のローパワーエントリ回路の詳細を示す回路図である。
【図１３】図１２のローパワーエントリ回路の動作を示すタイミング図である。
【図１４】第３の実施形態を示すブロック図である。
【図１５】第４の実施形態におけるVII起動回路を示す回路図である。
【図１６】第４の実施形態におけるVII起動回路を示す回路図である。
【図１７】第４の実施形態における低消費電力モードへのエントリ時、およびイグジット時の動作を示すタイミング図である。
【図１８】第５の実施形態におけるレベル検出回路を示す回路図である。
【図１９】第５の実施形態における低消費電力モードへのエントリ時、およびイグジット時の動作を示すタイミング図である。
【図２０】第６の実施形態における起動信号生成回路を示す回路図である。
【図２１】第６の実施形態における低消費電力モードへのエントリ時、およびイグジット時の動作を示すタイミング図である。
【図２２】第７の実施形態を示すブロック図である。
【図２３】図２２の参照電圧発生回路の詳細を示す回路図である。
【図２４】図２２の内部電源電圧発生回路の詳細を示す回路図である。
【図２５】昇圧回路、VPP検出回路、基板電圧発生回路、およびVBB検出回路を示すブロック図である。
【図２６】図２５の昇圧回路のユニットの詳細を示す回路図である。
【図２７】図２５の昇圧回路のユニットの詳細を示す回路図である。
【図２８】図２２のVPP検出回路の詳細を示す回路図である。
【図２９】図２５の基板電圧発生回路のユニットの詳細を示す回路図である。
【図３０】図２５の基板電圧発生回路のユニットの詳細を示す回路図である。
【図３１】図２２のVBB検出回路の詳細を示す回路図である。
【図３２】図２２のプリチャージ電圧発生回路の詳細を示す回路図である。
【図３３】図２２の発振回路の詳細を示す回路図である。
【図３４】図２３の発振回路に内蔵される生成回路の詳細を示す回路図である。
【図３５】第７の実施形態における発振回路および分周回路の動作を示すタイミング図である。
【符号の説明】
１０ VII起動回路
１２ VDD起動回路
１４ ローパワーエントリ回路
１６ コマンドデコーダ
１８ 内部電圧発生回路
２０ チップ本体
２２ ローパスフィルタ
２４ 参照電圧発生回路
２６ VDD供給回路
２８ 昇圧回路
３０ プリチャージ電圧発生回路
３２ 内部電源電圧発生回路
３４ 基板電圧発生回路
３６ VSS供給回路
３８ メモリコア
４０ 周辺回路
５０ ローパワーエントリ回路
５２ コマンドデコーダ
６２ ローパワーエントリ回路
７０ VII起動回路
７２ 解除検出回路
７２ａ 検出回路
７２ｂ レベルシフタ
７２ｃ フリップフロップ
７４ レベル検出回路
７４ａ 差動増幅回路
７４ｂ インバータ列
７６ パワーオン回路
７８ OR回路
８０ レベル検出回路
８０ａ、８０ｃ 差動増幅回路
８０ｂ、８０ｄ インバータ列
８０ｅ NANDゲート
８２ 起動信号生成回路
８２ａ CMOSインバータ
８２ｂ MOS容量
８２ｃ 差動増幅回路
８４ ローパワーエントリ回路
８６ 内部電圧発生回路
８８ チップ本体８８
９０ VPP検出回路
９２ 昇圧回路
９４ プリチャージ電圧発生回路
９６ 内部電源電圧発生回路
９８ VBB検出回路
１００ 基板電圧発生回路
１０２ 分周回路
１０４ 発振回路１０４
１０６ 発振回路
１０８、１１０ ユニット
１１２、１１４ ユニット
１１６ 生成回路
AD アドレス信号
BL、/BL ビット線
/CE1、CE2 チップイネーブル信号
CE2X チップイネーブル信号
CN 制御信号
DQ データ入出力信号
/LP 低消費電力モード信号
LPLS パルス
MC メモリセル
NAPX、NAPPX ローパワー信号
NCNTL 制御電圧
OSCZ 発振信号
PCNTL 制御電圧
PLS1〜PLS6 パルス信号
REL 解除信号
SRTZ タイマ信号
STTCRX 起動信号
STTPZ、STT 起動信号
STTVII 起動信号
ULP ローパワー信号
VBB 基板電圧
VDD 電源電圧
VII 内部電源電圧
VPP ブースト電圧
VPPEN 昇圧イネーブル信号
VPR プリチャージ電圧
VPREF、VPRREFL、VPRREFH、VRFV 参照電圧
VREF 参照電圧
VSS 接地電圧
WL0、WL1 ワード線
VBBDET 基板電圧検知信号
Claims (29)
- ダイナミック型のメモリセル、およびチップを活性化するための信号を受けるチップイネーブル端子を有し、リフレッシュ動作を禁止することによって前記メモリセルがデータを保持しない低消費電力モードを備えた半導体記憶装置の動作方法において、
前記低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号に応答して、前記低消費電力モードに移行することを特徴とする半導体記憶装置の動作方法。 - 請求項１記載の半導体記憶装置の動作方法において、
前記半導体記憶装置は、アイドルモードの期間中に前記低消費電力モードに移行することを特徴とする半導体記憶装置の動作方法。 - 請求項１記載の半導体記憶装置の動作方法において、
前記半導体記憶装置は、前記制御信号が第１の電圧から第２の電圧へ変化することに応答して、前記低消費電力モードに移行することを特徴とする半導体記憶装置の動作方法。 - 請求項３記載の半導体記憶装置の動作方法において、
前記制御信号が前記第２の電圧である期間、前記低消費電力モードを維持することを特徴とする半導体記憶装置の動作方法。 - 請求項４記載の半導体記憶装置の動作方法において、
前記制御信号が前記第２の電圧から前記第１の電圧に変化することに応答して、前記低消費電力モードを解除することを特徴とする半導体記憶装置の動作方法。 - チップを活性化するための信号を受けるチップイネーブル端子を有し、リフレッシュ動作を禁止することによりダイナミック型のメモリセルがデータを保持しない低消費電力モードを有する半導体記憶装置に対し、前記低消費電力モードの移行・解除のみに使用される専用の制御端子に制御信号を出力することにより、前記半導体記憶装置を前記低消費電力モードに移行させ、あるいは前記低消費電力モードから解除させることを特徴とする半導体記憶装置の制御方法。
- ダイナミック型のメモリセルを有し、リフレッシュ動作を禁止することにより前記メモリセルがデータを保持しない低消費電力モードを備え、チップを活性化するための信号を受けるチップイネーブル端子、データ端子および前記低消費電力モードの移行・解除のみに使用される専用の制御端子を有し、前記制御端子に供給される制御信号に応答して前記低消費電力モードに移行する第１のメモリと、
フラッシュメモリセルと、前記第１のメモリのデータ端子に接続されたデータ端子を備えた第２のメモリを有することを特徴とするメモリシステム。 - ダイナミック型のメモリセルを有し、リフレッシュ動作を禁止することにより前記メモリセルがデータを保持しない低消費電力モードを備え、チップを活性化するための信号を受けるチップイネーブル端子、前記低消費電力モードの移行・解除のみに使用される専用の制御端子を有し、前記専用の制御端子に供給される制御信号に応答して前記低消費電力モードに移行する第１のメモリ及び、フラッシュメモリセルを有する第２のメモリの制御方法であって、
前記第１のメモリが前記低消費電力モードに移行する前に、前記第１のメモリの前記ダイナミック型メモリセルに保持されたデータを前記第２のメモリの前記フレッシュメモリセルに転送し、
前記第１のメモリが前記低消費電力モードから解除されたのち、前記第２のメモリの前記フラッシュメモリセルに保持されたデータを前記第１のメモリの前記ダイナミック型メモリセルに転送することを特徴とするメモリの制御方法。 - 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
チップを活性化するための信号を受けるチップイネーブル端子と、
低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号を外部から受け、前記内部電圧発生回路を非活性化し、チップを前記低消費電力モードに移行させるエントリ回路とを備えたことを特徴とする半導体記憶装置。 - 請求項９記載の半導体記憶装置において、
前記低消費電力モード時に、前記電源電圧を、前記内部電圧として前記所定の内部回路に供給する外部電圧供給回路を備えたことを特徴とする半導体記憶装置。 - 請求項９記載の半導体記憶装置において、
前記低消費電力モード時に、接地電圧を、前記内部電圧として前記所定の内部回路に供給する外部電圧供給回路を備えたことを特徴とする半導体記憶装置。 - 請求項９記載の半導体記憶装置において、
前記エントリ回路は、所定の内部回路を非活性化するリセット信号を前記制御信号として受けてチップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置。 - 請求項９記載の半導体記憶装置において、
前記エントリ回路は、前記制御信号の所定のレベルまたは遷移エッジを受けてチップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置。 - 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
チップを活性化するための信号を受けるチップイネーブル端子と、
低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号を外部から受け、前記内部電圧発生回路を非活性化し、チップを前記低消費電力モードに移行させるエントリ回路とを備え、
前記エントリ回路は、前記低消費電力モード中に、前記制御信号を受け、該制御信号の状態が前記低消費電力モードの解除を求めているときに、前記低消費電力モードを解除させることを特徴とする半導体記憶装置。 - 請求項１４記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、前記内部電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。 - 請求項１４記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、内部で生成される昇圧電圧が所定の電圧より低い期間、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。 - 請求項１４記載の半導体記憶装置において、
前記低消費電力モードの前記解除時に、所定の時間を計測するタイマを備え、
前記タイマが計測している期間に、内部回路を初期化するためのリセット信号が活性化されることを特徴とする半導体記憶装置。 - メモリセルを所定の周期で自動的にリフレッシュするセルフリフレッシュ制御回路と、
電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
チップを活性化するための信号を受けるチップイネーブル端子とを備え、
低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号を外部から受けたときに、前記セルフリフレッシュ制御回路を非活性化するとともに、前記内部電圧発生回路の前記内部電圧の供給能力を低くし、チップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置。 - 電源線に接続され、該電源線に供給される電荷の一部を蓄える安定化容量と、
前記電源線に接続された内部回路と、
チップを活性化するための信号を受けるチップイネーブル端子とを備え、
低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号を外部から受けたときに、前記電源線と前記安定化容量との接続を維持するとともに、チップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置。 - 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
前記内部電圧のレベルを検出し、その検出結果に基づいて前記内部電圧発生回路を制御する内部電圧検出回路と、
チップを活性化するための信号を受けるチップイネーブル端子とを備え、
低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号の活性化を外部から受けたときに、前記内部電圧検出回路の能力を低くし、チップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置。 - 請求項２０記載の半導体記憶装置において、
前記制御信号を外部から受けたときに、前記内部電圧検出回路における前記内部電圧の検出レベルを低くすることで、前記内部電圧発生回路が生成する前記内部電圧の絶対値を小さくし、チップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置。 - 請求項２０記載の半導体記憶装置において、
前記内部電圧発生回路は、前記内部電圧を発生する複数のユニットを備え、
前記ユニットのうち一部は、前記低消費電力モード中に停止することを特徴とする半導体記憶装置。 - 外部から電源電圧を受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
チップを活性化するための信号を受けるチップイネーブル端子とを備え、
外部から低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号の活性化を受けたときに、前記内部電圧発生回路を非活性化し、チップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。 - 外部から電源電圧を受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
チップを活性化するための信号を受けるチップイネーブル端子とを備え、
外部から低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号の活性化を受けたときに、前記内部電圧発生回路を非活性化し、チップを前記低消費電力モードに移行させ、
前記低消費電力モード中に、前記制御信号を受け、該制御信号の状態が前記低消費電力モードの解除を求めているときに、前記低消費電力モードを解除させることを特徴とする半導体記憶装置の動作方法。 - メモリセルを所定の周期で自動的にリフレッシュするセルフリフレッシュ制御回路と、
電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
チップを活性化するための信号を受けるチップイネーブル端子とを備え、
低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号の活性化を外部から受けたときに、前記セルフリフレッシュ制御回路を非活性化するとともに、前記内部電圧発生回路の前記内部電圧の供給能力を低くし、チップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。 - 電源線に接続され、該電源線に供給される電荷の一部を蓄える安定化容量と、
前記電源線に接続された内部回路と、
チップを活性化するための信号を受けるチップイネーブル端子とを備え、
低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号を外部から受けたときに、前記電源線と前記安定化容量との接続を維持するとともに、チップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。 - 電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、
前記内部電圧のレベルを検出し、その検出結果に基づいて前記内部電圧発生回路を制御する内部電圧検出回路と、
チップを活性化するための信号を受けるチップイネーブル端子とを備え、
低消費電力モードの移行・解除のみに使用される専用の制御端子に供給される制御信号の活性化を外部から受けたときに、前記内部電圧検出回路の能力を低くし、チップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。 - 請求項２７記載の半導体記憶の動作方法において、
前記制御信号を外部から受けたときに、前記内部電圧検出回路における前記内部電圧の検出レベルを低くすることで、前記内部電圧発生回路が生成する前記内部電圧の絶対値を小さくし、チップを前記低消費電力モードに移行させることを特徴とする半導体記憶装置の動作方法。 - 請求項２７記載の半導体記憶装置の動作方法において、
前記内部電圧発生回路は、前記内部電圧を発生する複数のユニットを備え、
前記ユニットのうち一部は、前記低消費電力モード中に停止することを特徴とする半導体記憶装置の動作方法。
Priority Applications (23)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000329493A JP4064618B2 (ja) | 1999-11-09 | 2000-10-27 | 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 |
| US09/820,795 US6563746B2 (en) | 1999-11-09 | 2001-03-30 | Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode |
| CN 01124583 CN1207715C (zh) | 2000-08-09 | 2001-08-09 | 半导体存储器件及其控制方法 |
| CNB031784992A CN100362592C (zh) | 2000-08-09 | 2001-08-09 | 半导体存储器件及其操作方法和使用该存储器的蜂窝电话 |
| US09/949,847 US6584032B2 (en) | 1999-11-09 | 2001-09-12 | Dynamic random access memory having a low power consumption mode, and method of operating the same |
| US10/365,456 US6868026B2 (en) | 1999-11-09 | 2003-02-13 | Semiconductor memory device, and method of controlling the same |
| US10/387,393 US20030161190A1 (en) | 1999-11-09 | 2003-03-14 | Semiconductor memory device, and method of controlling the same |
| US10/623,544 US6947347B2 (en) | 1999-11-09 | 2003-07-22 | Semiconductor memory device, and method of controlling the same |
| US11/189,858 US7495986B2 (en) | 1999-11-09 | 2005-07-27 | Semiconductor memory device, and method of controlling the same |
| US11/515,853 US7483323B2 (en) | 1999-11-09 | 2006-09-06 | Semiconductor memory device, and method of controlling the same |
| US11/515,852 US7869296B2 (en) | 1999-11-09 | 2006-09-06 | Semiconductor memory device, and method of controlling the same |
| US12/201,922 US7903487B2 (en) | 1999-11-09 | 2008-08-29 | Semiconductor memory device, and method of controlling the same |
| US12/234,969 US7688661B2 (en) | 1999-11-09 | 2008-09-22 | Semiconductor memory device, and method of controlling the same |
| US12/847,955 US8130586B2 (en) | 1999-11-09 | 2010-07-30 | Semiconductor memory device and method of controlling the same |
| US13/356,341 US8619487B2 (en) | 1999-11-09 | 2012-01-23 | Semiconductor memory device and method of controlling the same |
| US13/960,650 US20130326248A1 (en) | 1999-11-09 | 2013-08-06 | Semiconductor memory device, and method of controlling the same |
| US13/960,630 US20130315020A1 (en) | 1999-11-09 | 2013-08-06 | Semiconductor memory device, and method of controlling the same |
| US13/960,458 US20130318293A1 (en) | 1999-11-09 | 2013-08-06 | Semiconductor memory device, and method of controlling the same |
| US13/960,618 US20130332761A1 (en) | 1999-11-09 | 2013-08-06 | Semiconductor memory device, and method of controlling the same |
| US13/960,612 US20130326246A1 (en) | 1999-11-09 | 2013-08-06 | Semiconductor memory device, and method of controlling the same |
| US13/960,657 US20130315012A1 (en) | 1999-11-09 | 2013-08-06 | Semiconductor memory device, and method of controlling the same |
| US13/960,616 US20130326247A1 (en) | 1999-11-09 | 2013-08-06 | Semiconductor memory device, and method of controlling the same |
| US13/960,478 US20130322198A1 (en) | 1999-11-09 | 2013-08-06 | Semiconductor memory device, and method of controlling the same |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31845899 | 1999-11-09 | ||
| JP11-318458 | 1999-11-09 | ||
| JP2000-241019 | 2000-08-09 | ||
| JP2000241019 | 2000-08-09 | ||
| JP2000329493A JP4064618B2 (ja) | 1999-11-09 | 2000-10-27 | 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007122320A Division JP4704389B2 (ja) | 1999-11-09 | 2007-05-07 | 半導体記憶装置、その制御方法 |
| JP2007122319A Division JP4983378B2 (ja) | 1999-11-09 | 2007-05-07 | 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124082A JP2002124082A (ja) | 2002-04-26 |
| JP4064618B2 true JP4064618B2 (ja) | 2008-03-19 |
Family
ID=27339658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000329493A Expired - Lifetime JP4064618B2 (ja) | 1999-11-09 | 2000-10-27 | 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4064618B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4983378B2 (ja) * | 1999-11-09 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 |
| JP5041631B2 (ja) * | 2001-06-15 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| KR100426443B1 (ko) * | 2002-06-29 | 2004-04-13 | 주식회사 하이닉스반도체 | 딥 파워다운 제어 회로 |
| EP1388864A3 (en) * | 2002-08-08 | 2005-02-09 | Fujitsu Limited | Semiconductor memory device and method for controlling semiconductor memory device |
| JP2007157199A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP5157310B2 (ja) * | 2007-08-09 | 2013-03-06 | 富士通セミコンダクター株式会社 | 内部電源回路 |
| JP5343540B2 (ja) * | 2008-12-05 | 2013-11-13 | 富士通セミコンダクター株式会社 | 半導体デバイスおよびシステム |
| JP5653315B2 (ja) * | 2011-07-28 | 2015-01-14 | 株式会社東芝 | 情報処理装置 |
| JP6275478B2 (ja) * | 2013-12-26 | 2018-02-07 | ラピスセミコンダクタ株式会社 | 電源装置、電源装置の制御方法、及び電源装置を含む通信装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02297790A (ja) * | 1989-05-12 | 1990-12-10 | Nec Corp | 半導体集積回路 |
| JPH05299616A (ja) * | 1992-04-16 | 1993-11-12 | Hitachi Ltd | 半導体記憶装置 |
| JPH0785677A (ja) * | 1993-06-25 | 1995-03-31 | Hitachi Ltd | 半導体記憶装置、及びデータ処理システム |
| JPH0778472A (ja) * | 1993-09-10 | 1995-03-20 | Toshiba Corp | 半導体集積回路 |
| JPH07169267A (ja) * | 1993-12-15 | 1995-07-04 | Ricoh Co Ltd | メモリ制御装置 |
| KR100234389B1 (ko) * | 1996-09-13 | 1999-12-15 | 윤종용 | 전압 검출 회로 |
| JP3544815B2 (ja) * | 1997-02-27 | 2004-07-21 | 株式会社東芝 | 電源回路及び不揮発性半導体記憶装置 |
| JP4094104B2 (ja) * | 1997-02-27 | 2008-06-04 | 株式会社東芝 | 半導体集積回路装置および記憶装置 |
| JP3070512B2 (ja) * | 1997-03-21 | 2000-07-31 | 日本電気株式会社 | メモリシステムの初期化診断方法 |
| JP3235516B2 (ja) * | 1997-06-12 | 2001-12-04 | 日本電気株式会社 | 半導体集積回路 |
| KR100269313B1 (ko) * | 1997-11-07 | 2000-12-01 | 윤종용 | 대기시전류소모가적은반도체메모리장치 |
| JPH11185471A (ja) * | 1997-12-17 | 1999-07-09 | Mitsubishi Electric Corp | 内部クロック信号生成回路 |
-
2000
- 2000-10-27 JP JP2000329493A patent/JP4064618B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002124082A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7483323B2 (en) | Semiconductor memory device, and method of controlling the same | |
| KR100592352B1 (ko) | 반도체 메모리 소자 및 그 제어 방법 | |
| JP4064618B2 (ja) | 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 | |
| JP4983378B2 (ja) | 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 | |
| JP4704389B2 (ja) | 半導体記憶装置、その制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4064618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |