JP4488962B2 - 光ディスク再生装置の制御回路 - Google Patents

Description

本発明は、ＣＤ（Compact Disc）やＤＶＤ（Digital Video Di sc）等の記録媒体からデータを読み出す光ディスク再生装置に関し、電源を切らないままで処理動作を一時的に停止し消費電力を低減させる、いわゆるスリープモードを有する光ディスク再生装置のスリープモード時消費電力の低減に関する。

デジタルオーディオに用いられるＣＤをデジタルデータの読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−ＲＯＭシステムを搭載したパーソナルコンピュータにおいて、電源を切らないままで情報処理動作を停止するスリープモードとする事で、スリープモード時の消費電力を低減し、例えば携帯型パーソナルコンピュータにおいては、バッテリーの持続時間を延長する機能を有するものが実用化されている。

図３は従来の光ディスク再生装置の構成を示すブロック図である。

ピックアップ部１は、ディスク２に照射される光の反射光を受け、その光の強弱を電圧値の変化として取り出す。ピックアップ制御部３は、ピックアップ部１がディスク２に記憶されたデータを正しい順序で読み出すことができるように、ディスク２に対するＣＤピックアップ部１の読みとり位置を制御する。ディスク２の再生では、ピックアップ部１で読みとられるトラックの線速度を一定に保つようにするため、ピックアップ制御部３によるピックアップ部１の位置の制御に合わせて、ディスク２を所定の速度で回転駆動するようにサーボ制御が行われる。

アナログ信号処理部４は、ピックアップ部１から出力される電圧値の変化を読みとり、５８８ビットを１フレームとするＥＦＭ（Eight to Fourteen Modulation）信号を生成する。

デジタル信号処理部５はアナログ信号処理部４から入力されるＥＦＭ信号に対してＥＦＭ復調を施す。更に復調された信号に対してＣＩＲＣ（Cross-Inter leave Reed-Solomon
Code）復号を施し、１フレーム２４バイトからなるＣＤ−ＲＯＭデータを生成する。

ＣＤ−ＲＯＭデコーダ６は、デジタル信号処理部５から入力される復調されたＣＤ−ＲＯＭデータに対して、読みとりエラーを検出して誤り訂正を行い、処理が完了したＣＤ−ＲＯＭデータをホストコンピュータへ出力する。

バッファＲＡＭ７は、ＣＤ−ＲＯＭデコーダ６に接続され、デジタル信号処理部５からＣＤ−ＲＯＭデコーダ６に入力されるＣＤ−ＲＯＭデータを１ブロック単位で一時的に記憶する。誤り訂正は１ブロック分のデータに対して行われるためＣＤ−ＲＯＭデコーダ６での処理には少なくとも１ブロック分のＣＤ−ＲＯＭデータが必要となる。ＣＤ−ＲＯＭデータの読み出しは逐次行われていくので、それぞれの処理で必要な１ブロック分のＣＤ−ＲＯＭデータをバッファＲＡＭ７が記憶する。制御マイコン８は、ＲＯＭ及びＲＡＭを内蔵したいわゆるワンチップマイコンで構成され、ＲＯＭに記憶された制御プログラムに従ってＣＤ−ＲＯＭデコーダ６の動作を制御する。同時に、制御マイコン８は、ホストコンピュータから入力されるコマンドデータあるいはデジタル信号処理部５から入力されるサブコードデータをいったん内蔵のＲＡＭに記憶する。これにより制御マイコン８はホストコンピュータからの指示に応答して各部の動作を制御し、ＣＤ−ＲＯＭデコーダ６からホストコンピュータへ所望のＣＤ−ＲＯＭデータを出力させる。

また、ディスク２には、どの位置にどのようなデータが記憶されているかを示すインデックス情報等を含むＴＯＣ（Table of Contents）も記憶されている。このインデックス情報は光ディスク２をマウントすると直ちに読み出され、バッファＲＡＭ７の所定アドレスに記憶される。ＴＯＣに基づいてデータを検索し読み出すことで、効率よくＣＤ−ＲＯＭデータを読み出すことができる。

図４はデジタル信号処理部５、ＣＤ−ＲＯＭデコーダ６、バッファＲＡＭ７、制御マイコン８をより詳細に示したブロック図である。デジタル信号処理部５及びＣＤ−ＲＯＭデコーダ６はそれぞれ入力インターフェイス１１、２１、信号処理部１２、２２、出力インターフェイス１３もしくはホストインターフェイス２３、メモリ制御部１４、２４、マイコンインターフェイス１５、２５を有しており、メモリ制御部１４にはＳＲＡＭ１６が、メモリ制御部２４にはＤＲＡＭであるバッファＲＡＭ７が接続されている。

アナログ信号処理部４で信号処理された光ディスクのデータは、メモリ制御部１４の制御に従って、入力インターフェイス１１を介してＳＲＡＭ１６に記憶される。信号処理部１２はＳＲＡＭ１６に記憶されたデータを読み出し、随時データの復調を行い１フレームが２４バイトからなるＣＤ−ＲＯＭデータを生成する。処理が終了したデータは出力インターフェイス１３を介してＣＤ−ＲＯＭデコーダ６に出力され、ＳＲＡＭ１６には次のデータが上書きされる。この処理はデータサイズがあまり大きくなく、また、ディスクのデータ読み出しと同時に随時行われるため、動作が高速なＳＲＡＭが用いられるのが主流である。従来のＳＲＡＭ１６の容量は例えば２１１２バイトである。メモリ制御部１４は、入力インターフェイス１１、信号処理部１２、出力インターフェイス１３に接続され、各部１１、１２、１３とＳＲＡＭ１６との間でＣＤ−ＲＯＭデータの受け渡しを制御する。

入力インターフェイス２１は、デジタル信号処理された所定のフォーマットのＣＤ−ＲＯＭデータが入力され、ディスクランブル処理を施して、メモリ制御部２４の制御に従ってバッファＲＡＭ７に出力する。信号処理部２２は、バッファＲＡＭ７に記憶された１ブロック分のＣＤ−ＲＯＭデータを読み出し、データのエラー検出と訂正を行う。１ブロックのＣＤ−ＲＯＭデータとは、同期信号や誤り訂正符号などを含み、通常２３５２バイトの容量を有する。訂正処理の結果、内容が変更されたデータについては、メモリ制御部２４の制御に従ってバッファＲＡＭ７の内容を書き換える。ホストインターフェイス２３は、ＣＤ−ＲＯＭデータを受けるホストコンピュータとのインターフェイスであり、バッファＲＡＭ７に記憶されたデータをホストコンピュータに出力する。また、ホストコンピュータから送られてくる各種の制御コマンドを受け取り、ＣＤ−ＲＯＭシステムを制御する制御マイコン８に供給する。メモリ制御部２４は、入力インターフェイス２１、信号処理部２２、ホストインターフェイス２３に接続され、各部２１、２２、２３とバッファＲＡＭ７との間でＣＤ−ＲＯＭデータの受け渡しを制御する。各部２１、２２、２３では、読み込み、訂正、出力のそれぞれの処理が異なるブロックのデータに関して並列して処理が行われており、各部２１、２２、２３の動作状況に合わせて、その内の一つからバッファＲＡＭ７へのアクセスを許可する。各部２１、２２、２３、２４は、所定のクロック信号に同期して動作する。

上述のように、バッファＲＡＭ７には複数のブロックのデータやＴＯＣを記憶しておく必要があるため、大きい容量が必要であるので、ＤＲＡＭによって構成される。ＤＲＡＭは記憶したデータを保持するためにリフレッシュが必要であり、メモリ制御部２４は、バッファＲＡＭ７へアクセスする際にＲＡＳ（Row address strobe）やＣＡＳ（Column address strobe）を出力し、バッファＲＡＭ７がリフレッシュされる。

マイコンインターフェイス１５、２５は制御マイコン８に接続され、制御マイコン８か
らのコマンドを受け取って各部に転送し、各部のステータス情報を制御マイコン８に送信する。

近年の携帯用パーソナルコンピュータは、情報処理動作を一時的に停止するスリープモードを有しているものが主流であるが、ＣＤ−ＲＯＭのインデックスデータなどを含むＴＯＣのような一部のデータはスリープモード時にも記憶し続けておく必要がある。ＴＯＣが消えると、スリープモードから回復して、ＣＤ−ＲＯＭからデータを読み出そうとした際、もう一度ＴＯＣを読み込まねばならず、ＣＤ−ＲＯＭをマウントし直すのと同様の処理が必要となり、データの読み出しに時間を要するためである。

このためには、スリープモード時においてもバッファＲＡＭ７をリフレッシュし続ける必要があり、メモリ制御部１４を動作させるためのクロック作成回路２６を停止することができない。クロックの作成は、一般的に、クリスタル発振子を振動させて行い、大きな電力を消費するので、スリープモードになっても十分に消費電力を低減する事ができなかった。

そこで本発明は、スリープモードにおいてＴＯＣ等のバッファＲＡＭに記憶された所定データを保持しつつクロックを停止して、消費電力を低減した光ディスク再生装置を提供することを目的とする。

光ディスクから読み出した変調信号を復調して復調データを生成する復調回路と、復調データを一時保存するリフレッシュが不要の第１のメモリと、第１のメモリが保存したデータを読み出して所定の処理を行う第１の信号処理部とを有するデジタル信号処理回路と、復調データを一時保存するリフレッシュを要する第２のメモリに接続され所定クロックに従って該第２のメモリを制御するメモリ制御回路と、第２のメモリに保存したデータを読み出して所定の処理を行う第２の信号処理部とを有するデコーダと、を有する光ディスク再生装置の制御回路において、光ディスクから読み出されたデータは光ディスク上のインデックスデータを含み、光ディスクからデータを読み出す際、第１の信号処理部は第１のメモリに記憶された所定データを読み出して所定の処理を行い、電源を切らないままで処理動作を一時的に停止するスリープモードに移行する際、第２のメモリに記憶されたインデックスデータを第１のメモリに転送し、スリープモード時には所定クロックを停止させ、スリープモードから復帰する際、第１のメモリに記憶されたインデックスデータを第２のメモリに転送することを特徴とする。

本発明はスリープモード時にクロックを停止するので、スリープモードの消費電力が大幅に低減される。

また、ＳＲＡＭによってＤＲＡＭの所定データをバックアップするので、クロックを停止してＤＲＡＭの内容が消去されても、スリープモードから復帰するときに所定データを再び読み込む必要がないので、素速く復帰することができる。

図１は本発明の第１の実施形態を示すブロック図である。本実施形態は、図３の光ディスク再生装置の一部である。デジタル信号処理部５及びＣＤ−ＲＯＭデコーダ６は、それぞれ入力インターフェイス１１、２１、信号処理部１２、２２、出力インターフェイス１３もしくはホストインターフェイス２３、メモリ制御部３１、３２、マイコンインターフェイス１５、３３を有し、メモリ制御部３１はＳＲＡＭ１６に、メモリ制御部３２はバッ
ファＲＡＭ７に接続されている。

入力インターフェイス１１、２１、信号処理部１２、２２、出力インターフェイス１３、ホストインターフェイス２３、マイコンインターフェイス１５及び回路の通常時の動作に関しては従来と同様であるので説明を省略する。

本実施形態と従来との構成上の差は、例えばフリップフロップからなるアドレスレジスタ３０を有し、マイコンインターフェイス３３とメモリ制御部３１、３２を接続するパスが新たに設置されている点である。ＴＯＣはＤＲＡＭの所定アドレスを先頭にした連続するアドレスに記憶されており、アドレスレジスタ３０はこの先頭アドレスと、ＴＯＣの大きさ（例えば２７３５バイト）を記憶している。

以下に本実施形態のスリープモード移行時の動作について説明する。ホストコンピュータからスリープモードに入るためのスリープコマンドがホストインターフェイス２３に入力されると、スリープコマンドはマイコンインターフェイス３３を介して制御マイコン８に転送される。スリープコマンドを受信した制御マイコン８は、マイコンインターフェイス３３を介してＴＯＣ転送指令をメモリ制御部３２に発信する。メモリ制御部３２は、アドレスレジスタ３０に記憶されている先頭アドレスからアドレスサイズ分のデータ、即ちＴＯＣを読み出し、マイコンインターフェイス３３へ送る。マイコンインターフェイス３３はレジスタを内蔵しており、読み込んだＴＯＣの一部を一時格納する。そしてデジタル信号処理回路５はメモリ制御部３１の制御に従ってマイコンインターフェイス３３に格納したＴＯＣをＳＲＡＭ１６の先頭アドレスから順に書き込んでいく。書き込みが終了した記憶領域にＴＯＣの次の一部を順次上書きし、書き込みを継続する。この後、制御マイコン８はクロック作成回路２６に指令を出し、各部のクロックを停止して各部の動作を停止させ、スリープモードとなる。

次にスリープモードから通常の動作モードへ復帰するときの移行時の動作について説明する。ホストコンピューターから通常動作モードへ復帰するための復帰コマンドが入力されると、復帰コマンドはマイコンインターフェイス３３を介して制御マイコン８に転送される。制御マイコン８はクロック作成回路２６に指令を出し、各部にクロックを供給させると共に、ＴＯＣ転送指令をメモリ制御部３１に発信する。メモリ制御部３１はＳＲＡＭ１６の先頭アドレスからアドレスレジスタ３０に記憶されているバイト数のデータ、即ちＴＯＣを読み出し、マイコンインターフェイス３３、メモリ制御部３２を介してバッファＲＡＭ７に書き込む。

なお、ＳＲＡＭ１６に書き込まれるデータはＴＯＣとして記述したがもちろんこの限りではなく、要は通常モードに復帰したときに再び読み込む必要が生じる、もしくはその可能性の高いデータである。通常のデータは、復帰後にもう一度読み込まれる可能性は低く、スリープモードの間保持しておく必要性は低い。従って、このようなデータはスリープモード時には消去し、復帰後は必要に応じて光ディスク２から再び読み出してくればよい。

本実施形態によれば、ＴＯＣをＳＲＡＭ１６によってスリープモードの間バックアップすることができる。従って、スリープモードでクロックが停止して、ＤＲＡＭの記憶内容が消去されても、復帰後必要となるＴＯＣが保存されているため、復帰に要する時間が短くて済む。また、従来ＤＲＡＭの記憶内容を消去しないためにスリープモードの間も動作させ続けていたクロックを停止することができるので、スリープモード時の消費電力が大幅に削減される。加えてＳＲＡＭは、記憶を保持するためにクロックを必要とせず、電源が投入されていればよく、記憶を保持するために電流を必要としない。従って、スリープモードの消費電力を低減することができる。一般的にＴＯＣは２７３５バイトの容量を有
する。従って本実施形態のＳＲＡＭの容量は、それ以上の大きさ、例えば２７５２バイトである。

本実施形態の第２のメリットは、高価なＳＲＡＭをスリープ時のバックアップ用に新規に設置せず、デジタル信号処理回路５に元々搭載されているＳＲＡＭを流用することによって、コストの増大を抑制できる点にある。上述のように、デジタル信号処理回路５は読み出したデータを逐次処理する必要がある。従って、信号処理するデータを一時的に保存するメモリには高速動作が要求され、動作が高速なＳＲＡＭが用いられている。しかし、従来このＳＲＡＭはスリープモード時には動作を停止していた。本実施形態は、このＳＲＡＭのもう一つの長所である、クロックを停止しても電源を切らない限り記憶内容を保持する特性に着目し、これを流用したものである。

本実施形態の第３のメリットは、スリープモードに移行するためのバックアップ動作やスリープモードからの復帰のためのデータ転送を、スリープコマンド、復帰コマンドを制御マイコン８が発したあとは、処理部１２、処理部２２や制御マイコン８を介さずに行える点にある。これらを介さずにダイレクトにバックアップを行うので、これらの動作状況に関わらず高速にバックアップ処理を行うことができる。

図２は本発明の第２の実施形態を示すブロック図である。第１の実施形態とは、マイコンインターフェイス４３からメモリ制御部４１へダイレクトへのパスを設けておらず、マイコンインターフェイス４４とメモリ制御部４１を接続するパスを設けている点で異なっている。本実施形態において、スリープモード移行時のＴＯＣ転送はマイコンインターフェイス４３、制御マイコン４５、マイコンインターフェイス４４を介して行われる。

ホストコンピュータからスリープモードに入るためのスリープコマンドがホストインターフェイス２３に入力されると、スリープコマンドはマイコンインターフェイス４３を介して制御マイコン４５に転送される。スリープコマンドを受信した制御マイコン４５はＴＯＣ転送指令をマイコンインターフェイス４３を介してメモリ制御部４２に発信する。メモリ制御部４２は、アドレスレジスタ３０に記憶されているアドレスを先頭に順次データを読み出し、マイコンインターフェイス４３へ送る。マイコンインターフェイス４３は読み込んだデータを制御マイコン４５に転送する。アドレスレジスタにはＴＯＣ等の保存すべきデータの先頭アドレスとデータサイズが記憶されており、制御マイコン４５はアドレスレジスタ３０に記憶されている保存すべきデータの先頭アドレスからデータサイズ分のデータをマイコンインターフェイス４３、メモリ制御部４２を介して読み出し、マイコンインターフェイス４４、メモリ制御部４１を介してＳＲＡＭ１６に保存する。

また、上述した実施形態においては、アドレスレジスタ３０に記憶されたアドレス情報を元にバックアップ動作を行うように説明したが、例えば最初にＴＯＣなどのバックアップを要するデータを読み込んだ時点でデータに所定のフラグを付与する等してバッファＲＡＭ７に記憶しておき、スリープモード移行時には、このフラグを元にバックアップデータを選別する選別回路を備えることによってアドレスレジスタ３０を省略してもよい。なお、選別回路としては、制御マイコン４５にこの機能を持たせるとよい。この場合、スリープモード移行時には、制御マイコン４５はバッファＲＡＭ７に保存されているデータをメモリ制御部４２、マイコンインターフェイス４３を介して逐次読み出し、フラグが付与されているデータ、即ち保存すべきＴＯＣ等のデータを選別して、マイコンインターフェイス４４、メモリ制御部４１を介してＳＲＡＭ１６に保存する。

本実施形態の特段のメリットとしては、以下の点が挙げられる。

まず、デジタル信号処理部５とＣＤ−ＲＯＭデコーダ６が別のチップで与えられている
場合、第１の実施形態のようにマイコンインターフェイス４３からメモリ制御部４１へダイレクトに接続するパスを設けることは、接続のためのピン数の増加につながる。これに対し、本実施形態では、マイコンインターフェイス４３から、制御マイコン４５、マイコンインターフェイス４４へつながる既存のパスを用いるので、ピン数の増加を抑えることができる。

次に、本実施形態においては、ＴＯＣ等の保存すべきデータがいくつかの領域に別れて記憶されている時に利点がある。上述のように、ひとつの領域のバックアップが終了すると、制御マイコン４５が次の領域のバックアップを開始するよう随時制御してバックアップするので、ＴＯＣやその他バックアップを要する情報が、ひとつの先頭アドレスから連続して記憶されていない場合であっても、余分なデータをバックアップすることなく、全てのバックアップすべきデータを選択して保存することができる。

本発明の第１の実施形態にかかる光ディスク再生装置の制御回路のブロック図である。 本発明の第２の実施形態にかかる光ディスク再生装置の制御回路のブロック図である。 光ディスク再生装置の制御回路のブロック図である。 従来の光ディスク再生装置の制御回路のブロック図である。

符号の説明

５：デジタル信号処理部、６：ＣＤ−ＲＯＭデコーダ、７：バッファＲＡＭ（ＤＲＡＭ）、８，４５：制御マイコン、１１，２１：入力インターフェイス、１２，２２：信号処理部、１３：出力インターフェイス、２３：ホストインターフェイス、１４，２４，３１，３２，４１，４２：メモリ制御部、１５，２５，３３，４３，４４：マイコンインターフェイス、１６：ＳＲＡＭ、３０：レジスタ

Claims (5)

1. 光ディスクから読み出した変調信号を復調して復調データを生成する復調回路と、前記復調データを受け取って、ＣＩＲＣ復号処理を行う信号処理回路と、を有し、
   前記信号処理回路は、
   リフレッシュが不要の第１のメモリと、
   該第１のメモリが保存した前記復調データを読み出して前記ＣＩＲＣ復号処理を行う第１の信号処理部と、
   リフレッシュを要する第２のメモリに接続され該第２のメモリを制御するメモリ制御回路と、
   該第２のメモリに保存したデータを読み出してＣＤ−ＲＯＭデータの生成を行う第２の信号処理部と
   を備える光ディスク再生装置の制御回路において、
   光ディスクから読み出されたデータはＴＯＣデータを含み、
   光ディスクからデータを読み出す際、前記第１の信号処理部は前記第１のメモリに記憶された前記復調データを読み出して前記ＣＩＲＣ復号処理を行い、
   電源を切らないままで処理動作を一時的に停止するスリープモードに移行する際前記第２のメモリに記憶されたＴＯＣデータを前記第１のメモリに転送しスリープモード時には前記所定クロックを停止させ、スリープモードから復帰する際前記第１のメモリに記憶された前記ＴＯＣデータを前記第２のメモリに転送することを特徴とする光ディスク再生装置の制御回路。
2. 前記第１のメモリはスタティックランダムアクセスメモリであり、前記第２のメモリはダイナミックランダムアクセスメモリであることを特徴とする請求項１に記載の光ディスク再生装置の制御回路。
3. 前記ＴＯＣデータは、スリープモード時以外は前記第２のメモリの所定アドレスを先頭に連続して記憶されており、該ＴＯＣデータの転送は前記先頭アドレスから開始され、前記所定の大きさだけ転送されることを特徴とする請求項１乃至２に記載の光ディスク再生装置の制御回路。
4. 前記ＴＯＣデータの先頭アドレスもしくは／及び大きさを記憶するアドレスレジスタを更に有することを特徴とする請求項３に記載の光ディスク再生装置の制御回路。
5. 前記ＴＯＣデータの先頭アドレスを記憶するアドレスレジスタと、
   前記第２のメモリのデータのうち前記第１のメモリに転送する前記ＴＯＣデータを選別する選別回路とを更に有することを特徴とする請求項１乃至３に記載の光ディスク再生装置の制御回路。

Images