JP2004095036A - 光ディスク再生装置及びその制御方法 - Google Patents
光ディスク再生装置及びその制御方法 Download PDFInfo
- Publication number
- JP2004095036A JP2004095036A JP2002253666A JP2002253666A JP2004095036A JP 2004095036 A JP2004095036 A JP 2004095036A JP 2002253666 A JP2002253666 A JP 2002253666A JP 2002253666 A JP2002253666 A JP 2002253666A JP 2004095036 A JP2004095036 A JP 2004095036A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- predetermined
- random access
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】電源を切らないまま各部の処理を一旦停止するスリープモードにおける消費電力を低減する。
【解決手段】バッファRAM7には、光ディスクのインデックス情報であるTOCが記憶されている。従来この記憶内容を保持するためにクロックを停止する事が出来なかったが、TOCのような、スリープモードから復帰したあとも使用するデータは、バッファRAM7からマイコンインターフェイス33、メモリ制御部31を介してデジタル信号処理部5に搭載されたSRAM16に転送され、バックアップされる。クロックを停止するとバッファRAM7はリフレッシュされなくなるので記憶内容が消去される。スリープモードから復帰するときはSRAM16の内容をあらためてバッファRAM7に転送する。
【選択図】 図1
【解決手段】バッファRAM7には、光ディスクのインデックス情報であるTOCが記憶されている。従来この記憶内容を保持するためにクロックを停止する事が出来なかったが、TOCのような、スリープモードから復帰したあとも使用するデータは、バッファRAM7からマイコンインターフェイス33、メモリ制御部31を介してデジタル信号処理部5に搭載されたSRAM16に転送され、バックアップされる。クロックを停止するとバッファRAM7はリフレッシュされなくなるので記憶内容が消去される。スリープモードから復帰するときはSRAM16の内容をあらためてバッファRAM7に転送する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、CD(Compact Disc)やDVD(Digital Video Di sc)等の記録媒体からデータを読み出す光ディスク再生装置に関し、電源を切らないままで処理動作を一時的に停止し消費電力を低減させる、いわゆるスリープモードを有する光ディスク再生装置のスリープモード時消費電力の低減に関する。
【0002】
【従来の技術】
デジタルオーディオに用いられるCDをデジタルデータの読み出し専用メモリ(ROM)として活用するCD−ROMシステムを搭載したパーソナルコンピュータにおいて、電源を切らないままで情報処理動作を停止するスリープモードとする事で、スリープモード時の消費電力を低減し、例えば携帯型パーソナルコンピュータにおいては、バッテリーの持続時間を延長する機能を有するものが実用化されている。
【0003】
図3は従来の光ディスク再生装置の構成を示すブロック図である。
【0004】
ピックアップ部1は、ディスク2に照射される光の反射光を受け、その光の強弱を電圧値の変化として取り出す。ピックアップ制御部3は、ピックアップ部1がディスク2に記憶されたデータを正しい順序で読み出すことができるように、ディスク2に対するCDピックアップ部1の読みとり位置を制御する。ディスク2の再生では、ピックアップ部1で読みとられるトラックの線速度を一定に保つようにするため、ピックアップ制御部3によるピックアップ部1の位置の制御に合わせて、ディスク2を所定の速度で回転駆動するようにサーボ制御が行われる。
アナログ信号処理部4は、ピックアップ部1から出力される電圧値の変化を読みとり、588ビットを1フレームとするEFM(Eight to Fourteen Modulation)信号を生成する 。
【0005】
デジタル信号処理部5はアナログ信号処理部4から入力されるEFM信号に対してEFM復調を施す。更に復調された信号に対してCIRC(Cross−Inter leave Reed−Solomon Code)復号を施し、1フレーム24バイトからなるCD−ROMデータを生成する。
【0006】
CD−ROMデコーダ6は、デジタル信号処理部5から入力される復調されたCD−ROMデータに対して、読みとりエラーを検出して誤り訂正を行い、処理が完了したCD−ROMデータをホストコンピュータへ出力する。
【0007】
バッファRAM7は、CD−ROMデコーダ6に接続され、デジタル信号処理部5からCD−ROMデコーダ6に入力されるCD−ROMデータを1ブロック単位で一時的に記憶する。誤り訂正は1ブロック分のデータに対して行われるためCD−ROMデコーダ6での処理には少なくとも1ブロック分のCD−ROMデータが必要となる。CD−ROMデータの読み出しは逐次行われていくので、それぞれの処理で必要な1ブロック分のCD−ROMデータをバッファRAM7が記憶する。制御マイコン8は、ROM及びRAMを内蔵したいわゆるワンチップマイコンで構成され、ROMに記憶された制御プログラムに従ってCD−ROMデコーダ6の動作を制御する。同時に、制御マイコン8は、ホストコンピュータから入力されるコマンドデータあるいはデジタル信号処理部5から入力されるサブコードデータをいったん内蔵のRAMに記憶する。これにより制御マイコン8はホストコンピュータからの指示に応答して各部の動作を制御し、CD−ROMデコーダ6からホストコンピュータへ所望のCD−ROMデータを出力させる。
【0008】
また、ディスク2には、どの位置にどのようなデータが記憶されているかを示すインデックス情報等を含むTOC(Table of Contents)も記憶されている。このインデックス情報は光ディスク2をマウントすると直ちに読み出され、バッファRAM7の所定アドレスに記憶される。TOCに基づいてデータを検索し読み出すことで、効率よくCD−ROMデータを読み出すことができる。
【0009】
図4はデジタル信号処理部5、CD−ROMデコーダ6、バッファRAM7、制御マイコン8をより詳細に示したブロック図である。デジタル信号処理部5及びCD−ROMデコーダ6はそれぞれ入力インターフェイス11、21、信号処理部12、22、出力インターフェイス13もしくはホストインターフェイス23、メモリ制御部14、24、マイコンインターフェイス15、25を有しており、メモリ制御部14にはSRAM16が、メモリ制御部24にはDRAMであるバッファRAM7が接続されている。
【0010】
アナログ信号処理部4で信号処理された光ディスクのデータは、メモリ制御部14の制御に従って、入力インターフェイス11を介してSRAM16に記憶される。信号処理部12はSRAM16に記憶されたデータを読み出し、随時データの復調を行い1フレームが24バイトからなるCD−ROMデータを生成する。処理が終了したデータは出力インターフェイス13を介してCD−ROMデコーダ6に出力され、SRAM16には次のデータが上書きされる。この処理はデータサイズがあまり大きくなく、また、ディスクのデータ読み出しと同時に随時行われるため、動作が高速なSRAMが用いられるのが主流である。従来のSRAM16の容量は例えば2112バイトである。メモリ制御部14は、入力インターフェイス11、信号処理部12、出力インターフェイス13に接続され、各部11、12、13とSRAM16との間でCD−ROMデータの受け渡しを制御する。
【0011】
入力インターフェイス21は、デジタル信号処理された所定のフォーマットのCD−ROMデータが入力され、ディスクランブル処理を施して、メモリ制御部24の制御に従ってバッファRAM7に出力する。信号処理部22は、バッファRAM7に記憶された1ブロック分のCD−ROMデータを読み出し、データのエラー検出と訂正を行う。1ブロックのCD−ROMデータとは、同期信号や誤り訂正符号などを含み、通常2352バイトの容量を有する。訂正処理の結果、内容が変更されたデータについては、メモリ制御部24の制御に従ってバッファRAM7の内容を書き換える。ホストインターフェイス23は、CD−ROMデータを受けるホストコンピュータとのインターフェイスであり、バッファRAM7に記憶されたデータをホストコンピュータに出力する。また、ホストコンピュータから送られてくる各種の制御コマンドを受け取り、CD−ROMシステムを制御する制御マイコン8に供給する。メモリ制御部24は、入力インターフェイス21、信号処理部22、ホストインターフェイス23に接続され、各部21、22、23とバッファRAM7との間でCD−ROMデータの受け渡しを制御する。各部21、22、23では、読み込み、訂正、出力のそれぞれの処理が異なるブロックのデータに関して並列して処理が行われており、各部21、22、23の動作状況に合わせて、その内の一つからバッファRAM7へのアクセスを許可する。各部21、22、23、24は、所定のクロック信号に同期して動作する。
【0012】
上述のように、バッファRAM7には複数のブロックのデータやTOCを記憶しておく必要があるため、大きい容量が必要であるので、DRAMによって構成される。DRAMは記憶したデータを保持するためにリフレッシュが必要であり、メモリ制御部24は、バッファRAM7へアクセスする際にRAS(Row address strobe)やCAS(Column address strobe)を出力し、バッファRAM7がリフレッシュされる。
【0013】
マイコンインターフェイス15、25は制御マイコン8に接続され、制御マイコン8からのコマンドを受け取って各部に転送し、各部のステータス情報を制御マイコン8に送信する。
【0014】
【発明が解決しようとする課題】
近年の携帯用パーソナルコンピュータは、情報処理動作を一時的に停止するスリープモードを有しているものが主流であるが、CD−ROMのインデックスデータなどを含むTOCのような一部のデータはスリープモード時にも記憶し続けておく必要がある。TOCが消えると、スリープモードから回復して、CD−ROMからデータを読み出そうとした際、もう一度TOCを読み込まねばならず、CD−ROMをマウントし直すのと同様の処理が必要となり、データの読み出しに時間を要するためである。
【0015】
このためには、スリープモード時においてもバッファRAM7をリフレッシュし続ける必要があり、メモリ制御部14を動作させるためのクロック作成回路26を停止することができない。クロックの作成は、一般的に、クリスタル発振子を振動させて行い、大きな電力を消費するので、スリープモードになっても十分に消費電力を低減する事ができなかった。
【0016】
そこで本発明は、スリープモードにおいてTOC等のバッファRAMに記憶された所定データを保持しつつクロックを停止して、消費電力を低減した光ディスク再生装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
本発明は上記目的を達成するためになされたものであり、光ディスクから読み出したデータを一時保存するSRAMとこれを読み出して所定の処理を行うデジタル信号処理回路、デジタル信号処理回路の出力したデータを一時保存するDRAM、DRAMが保存したデータを読み出して所定の処理を行うCD−ROMデコーダを有する光ディスク再生装置もしくはその制御回路において、電源を切らないままで処理動作を一時的に停止する際、DRAMに記憶された所定データをSRAMに転送し、一時停止時にはクロックを停止してDRAMのリフレッシュを停止し、処理動作を再開する際、SRAMに記憶された所定データをDRAMに転送する光ディスク再生装置もしくはその制御回路である。
【0018】
さらに、所定データは、光ディスクのインデックスデータを含み、スリープモード時以外はDRAMの所定アドレスを先頭に連続して記憶されており、所定データの転送は先頭アドレスから開始され、所定の大きさだけ転送される。
【0019】
そして、データの先頭アドレスもしくは/及び大きさを記憶するアドレスレジスタを更に有する。
【0020】
【発明の実施の形態】
図1は本発明の第1の実施形態を示すブロック図である。
本実施形態は、図3の光ディスク再生装置の一部である。デジタル信号処理部5及びCD−ROMデコーダ6は、それぞれ入力インターフェイス11、21、信号処理部12、22、出力インターフェイス13もしくはホストインターフェイス23、メモリ制御部31、32、マイコンインターフェイス15、33を有し、メモリ制御部31はSRAM16に、メモリ制御部32はバッファRAM7に接続されている。
【0021】
入力インターフェイス11、21、信号処理部12、22、出力インターフェイス13、ホストインターフェイス23、マイコンインターフェイス15及び回路の通常時の動作に関しては従来と同様であるので説明を省略する。
【0022】
本実施形態と従来との構成上の差は、例えばフリップフロップからなるアドレスレジスタ30を有し、マイコンインターフェイス33とメモリ制御部31、32を接続するパスが新たに設置されている点である。TOCはDRAMの所定アドレスを先頭にした連続するアドレスに記憶されており、アドレスレジスタ30はこの先頭アドレスと、TOCの大きさ(例えば2735バイト)を記憶している。
【0023】
以下に本実施形態のスリープモード移行時の動作について説明する。ホストコンピュータからスリープモードに入るためのスリープコマンドがホストインターフェイス23に入力されると、スリープコマンドはマイコンインターフェイス33を介して制御マイコン8に転送される。スリープコマンドを受信した制御マイコン8は、マイコンインターフェイス33を介してTOC転送指令をメモリ制御部32に発信する。メモリ制御部32は、アドレスレジスタ30に記憶されている先頭アドレスからアドレスサイズ分のデータ、即ちTOCを読み出し、マイコンインターフェイス33へ送る。マイコンインターフェイス33はレジスタを内蔵しており、読み込んだTOCの一部を一時格納する。そしてデジタル信号処理回路5はメモリ制御部31の制御に従ってマイコンインターフェイス33に格納したTOCをSRAM16の先頭アドレスから順に書き込んでいく。書き込みが終了した記憶領域にTOCの次の一部を順次上書きし、書き込みを継続する。この後、制御マイコン8はクロック作成回路26に指令を出し、各部のクロックを停止して各部の動作を停止させ、スリープモードとなる。
【0024】
次にスリープモードから通常の動作モードへ復帰するときの移行時の動作について説明する。ホストコンピューターから通常動作モードへ復帰するための復帰コマンドが入力されると、復帰コマンドはマイコンインターフェイス33を介して制御マイコン8に転送される。制御マイコン8はクロック作成回路26に指令を出し、各部にクロックを供給させると共に、TOC転送指令をメモリ制御部31に発信する。メモリ制御部31はSRAM16の先頭アドレスからアドレスレジスタ30に記憶されているバイト数のデータ、即ちTOCを読み出し、マイコンインターフェイス33、メモリ制御部32を介してバッファRAM7に書き込む。
【0025】
なお、SRAM16に書き込まれるデータはTOCとして記述したがもちろんこの限りではなく、要は通常モードに復帰したときに再び読み込む必要が生じる、もしくはその可能性の高いデータである。通常のデータは、復帰後にもう一度読み込まれる可能性は低く、スリープモードの間保持しておく必要性は低い。従って、このようなデータはスリープモード時には消去し、復帰後は必要に応じて光ディスク2から再び読み出してくればよい。
【0026】
本実施形態によれば、TOCをSRAM16によってスリープモードの間バックアップすることができる。従って、スリープモードでクロックが停止して、DRAMの記憶内容が消去されても、復帰後必要となるTOCが保存されているため、復帰に要する時間が短くて済む。また、従来DRAMの記憶内容を消去しないためにスリープモードの間も動作させ続けていたクロックを停止することができるので、スリープモード時の消費電力が大幅に削減される。加えてSRAMは、記憶を保持するためにクロックを必要とせず、電源が投入されていればよく、記憶を保持するために電流を必要としない。従って、スリープモードの消費電力を低減することができる。一般的にTOCは2735バイトの容量を有する。従って本実施形態のSRAMの容量は、それ以上の大きさ、例えば2752バイトである。
【0027】
本実施形態の第2のメリットは、高価なSRAMをスリープ時のバックアップ用に新規に設置せず、デジタル信号処理回路5に元々搭載されているSRAMを流用することによって、コストの増大を抑制できる点にある。上述のように、デジタル信号処理回路5は読み出したデータを逐次処理する必要がある。従って、信号処理するデータを一時的に保存するメモリには高速動作が要求され、動作が高速なSRAMが用いられている。しかし、従来このSRAMはスリープモード時には動作を停止していた。本実施形態は、このSRAMのもう一つの長所である、クロックを停止しても電源を切らない限り記憶内容を保持する特性に着目し、これを流用したものである。
【0028】
本実施形態の第3のメリットは、スリープモードに移行するためのバックアップ動作やスリープモードからの復帰のためのデータ転送を、スリープコマンド、復帰コマンドを制御マイコン8が発したあとは、処理部12、処理部22や制御マイコン8を介さずに行える点にある。これらを介さずにダイレクトにバックアップを行うので、これらの動作状況に関わらず高速にバックアップ処理を行うことができる。
【0029】
図2は本発明の第2の実施形態を示すブロック図である。第1の実施形態とは、マイコンインターフェイス43からメモリ制御部41へダイレクトへのパスを設けておらず、マイコンインターフェイス44とメモリ制御部41を接続するパスを設けている点で異なっている。本実施形態において、スリープモード移行時のTOC転送はマイコンインターフェイス43、制御マイコン45、マイコンインターフェイス44を介して行われる。
【0030】
ホストコンピュータからスリープモードに入るためのスリープコマンドがホストインターフェイス23に入力されると、スリープコマンドはマイコンインターフェイス43を介して制御マイコン45に転送される。スリープコマンドを受信した制御マイコン45はTOC転送指令をマイコンインターフェイス43を介してメモリ制御部42に発信する。メモリ制御部42は、アドレスレジスタ30に記憶されているアドレスを先頭に順次データを読み出し、マイコンインターフェイス43へ送る。マイコンインターフェイス43は読み込んだデータを制御マイコン45に転送する。アドレスレジスタにはTOC等の保存すべきデータの先頭アドレスとデータサイズが記憶されており、制御マイコン45はアドレスレジスタ30に記憶されている保存すべきデータの先頭アドレスからデータサイズ分のデータをマイコンインターフェイス43、メモリ制御部42を介して読み出し、マイコンインターフェイス44、メモリ制御部41を介してSRAM16に保存する。
【0031】
また、上述した実施形態においては、アドレスレジスタ30に記憶されたアドレス情報を元にバックアップ動作を行うように説明したが、例えば最初にTOCなどのバックアップを要するデータを読み込んだ時点でデータに所定のフラグを付与する等してバッファRAM7に記憶しておき、スリープモード移行時には、このフラグを元にバックアップデータを選別する選別回路を備えることによってアドレスレジスタ30を省略してもよい。なお、選別回路としては、制御マイコン45にこの機能を持たせるとよい。この場合、スリープモード移行時には、制御マイコン45はバッファRAM7に保存されているデータをメモリ制御部42、マイコンインターフェイス43を介して逐次読み出し、フラグが付与されているデータ、即ち保存すべきTOC等のデータを選別して、マイコンインターフェイス44、メモリ制御部41を介してSRAM16に保存する。
【0032】
本実施形態の特段のメリットとしては、以下の点が挙げられる。
【0033】
まず、デジタル信号処理部5とCD−ROMデコーダ6が別のチップで与えられている場合、第1の実施形態のようにマイコンインターフェイス43からメモリ制御部41へダイレクトに接続するパスを設けることは、接続のためのピン数の増加につながる。これに対し、本実施形態では、マイコンインターフェイス43から、制御マイコン45、マイコンインターフェイス44へつながる既存のパスを用いるので、ピン数の増加を抑えることができる。
【0034】
次に、本実施形態においては、TOC等の保存すべきデータがいくつかの領域に別れて記憶されている時に利点がある。上述のように、ひとつの領域のバックアップが終了すると、制御マイコン45が次の領域のバックアップを開始するよう随時制御してバックアップするので、TOCやその他バックアップを要する情報が、ひとつの先頭アドレスから連続して記憶されていない場合であっても、余分なデータをバックアップすることなく、全てのバックアップすべきデータを選択して保存することができる。
【0035】
【発明の効果】
以上に説明したように、本発明はスリープモード時にクロックを停止するので、スリープモードの消費電力が大幅に低減される。
【0036】
また、SRAMによってDRAMの所定データをバックアップするので、クロックを停止してDRAMの内容が消去されても、スリープモードから復帰するときに所定データを再び読み込む必要がないので、素速く復帰することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかる光ディスク再生装置の制御回路のブロック図である。
【図2】本発明の第2の実施形態にかかる光ディスク再生装置の制御回路のブロック図である。
【図3】光ディスク再生装置の制御回路のブロック図である。
【図4】従来の光ディスク再生装置の制御回路のブロック図である。
【符号の説明】
5:デジタル信号処理部、6:CD−ROMデコーダ、
7:バッファRAM(DRAM)、8,45:制御マイコン、
11,21:入力インターフェイス、12,22:信号処理部、
13:出力インターフェイス、23:ホストインターフェイス、
14,24,31,32,41,42:メモリ制御部、
15,25,33,43,44:マイコンインターフェイス、
16:SRAM、30:レジスタ
【発明の属する技術分野】
本発明は、CD(Compact Disc)やDVD(Digital Video Di sc)等の記録媒体からデータを読み出す光ディスク再生装置に関し、電源を切らないままで処理動作を一時的に停止し消費電力を低減させる、いわゆるスリープモードを有する光ディスク再生装置のスリープモード時消費電力の低減に関する。
【0002】
【従来の技術】
デジタルオーディオに用いられるCDをデジタルデータの読み出し専用メモリ(ROM)として活用するCD−ROMシステムを搭載したパーソナルコンピュータにおいて、電源を切らないままで情報処理動作を停止するスリープモードとする事で、スリープモード時の消費電力を低減し、例えば携帯型パーソナルコンピュータにおいては、バッテリーの持続時間を延長する機能を有するものが実用化されている。
【0003】
図3は従来の光ディスク再生装置の構成を示すブロック図である。
【0004】
ピックアップ部1は、ディスク2に照射される光の反射光を受け、その光の強弱を電圧値の変化として取り出す。ピックアップ制御部3は、ピックアップ部1がディスク2に記憶されたデータを正しい順序で読み出すことができるように、ディスク2に対するCDピックアップ部1の読みとり位置を制御する。ディスク2の再生では、ピックアップ部1で読みとられるトラックの線速度を一定に保つようにするため、ピックアップ制御部3によるピックアップ部1の位置の制御に合わせて、ディスク2を所定の速度で回転駆動するようにサーボ制御が行われる。
アナログ信号処理部4は、ピックアップ部1から出力される電圧値の変化を読みとり、588ビットを1フレームとするEFM(Eight to Fourteen Modulation)信号を生成する 。
【0005】
デジタル信号処理部5はアナログ信号処理部4から入力されるEFM信号に対してEFM復調を施す。更に復調された信号に対してCIRC(Cross−Inter leave Reed−Solomon Code)復号を施し、1フレーム24バイトからなるCD−ROMデータを生成する。
【0006】
CD−ROMデコーダ6は、デジタル信号処理部5から入力される復調されたCD−ROMデータに対して、読みとりエラーを検出して誤り訂正を行い、処理が完了したCD−ROMデータをホストコンピュータへ出力する。
【0007】
バッファRAM7は、CD−ROMデコーダ6に接続され、デジタル信号処理部5からCD−ROMデコーダ6に入力されるCD−ROMデータを1ブロック単位で一時的に記憶する。誤り訂正は1ブロック分のデータに対して行われるためCD−ROMデコーダ6での処理には少なくとも1ブロック分のCD−ROMデータが必要となる。CD−ROMデータの読み出しは逐次行われていくので、それぞれの処理で必要な1ブロック分のCD−ROMデータをバッファRAM7が記憶する。制御マイコン8は、ROM及びRAMを内蔵したいわゆるワンチップマイコンで構成され、ROMに記憶された制御プログラムに従ってCD−ROMデコーダ6の動作を制御する。同時に、制御マイコン8は、ホストコンピュータから入力されるコマンドデータあるいはデジタル信号処理部5から入力されるサブコードデータをいったん内蔵のRAMに記憶する。これにより制御マイコン8はホストコンピュータからの指示に応答して各部の動作を制御し、CD−ROMデコーダ6からホストコンピュータへ所望のCD−ROMデータを出力させる。
【0008】
また、ディスク2には、どの位置にどのようなデータが記憶されているかを示すインデックス情報等を含むTOC(Table of Contents)も記憶されている。このインデックス情報は光ディスク2をマウントすると直ちに読み出され、バッファRAM7の所定アドレスに記憶される。TOCに基づいてデータを検索し読み出すことで、効率よくCD−ROMデータを読み出すことができる。
【0009】
図4はデジタル信号処理部5、CD−ROMデコーダ6、バッファRAM7、制御マイコン8をより詳細に示したブロック図である。デジタル信号処理部5及びCD−ROMデコーダ6はそれぞれ入力インターフェイス11、21、信号処理部12、22、出力インターフェイス13もしくはホストインターフェイス23、メモリ制御部14、24、マイコンインターフェイス15、25を有しており、メモリ制御部14にはSRAM16が、メモリ制御部24にはDRAMであるバッファRAM7が接続されている。
【0010】
アナログ信号処理部4で信号処理された光ディスクのデータは、メモリ制御部14の制御に従って、入力インターフェイス11を介してSRAM16に記憶される。信号処理部12はSRAM16に記憶されたデータを読み出し、随時データの復調を行い1フレームが24バイトからなるCD−ROMデータを生成する。処理が終了したデータは出力インターフェイス13を介してCD−ROMデコーダ6に出力され、SRAM16には次のデータが上書きされる。この処理はデータサイズがあまり大きくなく、また、ディスクのデータ読み出しと同時に随時行われるため、動作が高速なSRAMが用いられるのが主流である。従来のSRAM16の容量は例えば2112バイトである。メモリ制御部14は、入力インターフェイス11、信号処理部12、出力インターフェイス13に接続され、各部11、12、13とSRAM16との間でCD−ROMデータの受け渡しを制御する。
【0011】
入力インターフェイス21は、デジタル信号処理された所定のフォーマットのCD−ROMデータが入力され、ディスクランブル処理を施して、メモリ制御部24の制御に従ってバッファRAM7に出力する。信号処理部22は、バッファRAM7に記憶された1ブロック分のCD−ROMデータを読み出し、データのエラー検出と訂正を行う。1ブロックのCD−ROMデータとは、同期信号や誤り訂正符号などを含み、通常2352バイトの容量を有する。訂正処理の結果、内容が変更されたデータについては、メモリ制御部24の制御に従ってバッファRAM7の内容を書き換える。ホストインターフェイス23は、CD−ROMデータを受けるホストコンピュータとのインターフェイスであり、バッファRAM7に記憶されたデータをホストコンピュータに出力する。また、ホストコンピュータから送られてくる各種の制御コマンドを受け取り、CD−ROMシステムを制御する制御マイコン8に供給する。メモリ制御部24は、入力インターフェイス21、信号処理部22、ホストインターフェイス23に接続され、各部21、22、23とバッファRAM7との間でCD−ROMデータの受け渡しを制御する。各部21、22、23では、読み込み、訂正、出力のそれぞれの処理が異なるブロックのデータに関して並列して処理が行われており、各部21、22、23の動作状況に合わせて、その内の一つからバッファRAM7へのアクセスを許可する。各部21、22、23、24は、所定のクロック信号に同期して動作する。
【0012】
上述のように、バッファRAM7には複数のブロックのデータやTOCを記憶しておく必要があるため、大きい容量が必要であるので、DRAMによって構成される。DRAMは記憶したデータを保持するためにリフレッシュが必要であり、メモリ制御部24は、バッファRAM7へアクセスする際にRAS(Row address strobe)やCAS(Column address strobe)を出力し、バッファRAM7がリフレッシュされる。
【0013】
マイコンインターフェイス15、25は制御マイコン8に接続され、制御マイコン8からのコマンドを受け取って各部に転送し、各部のステータス情報を制御マイコン8に送信する。
【0014】
【発明が解決しようとする課題】
近年の携帯用パーソナルコンピュータは、情報処理動作を一時的に停止するスリープモードを有しているものが主流であるが、CD−ROMのインデックスデータなどを含むTOCのような一部のデータはスリープモード時にも記憶し続けておく必要がある。TOCが消えると、スリープモードから回復して、CD−ROMからデータを読み出そうとした際、もう一度TOCを読み込まねばならず、CD−ROMをマウントし直すのと同様の処理が必要となり、データの読み出しに時間を要するためである。
【0015】
このためには、スリープモード時においてもバッファRAM7をリフレッシュし続ける必要があり、メモリ制御部14を動作させるためのクロック作成回路26を停止することができない。クロックの作成は、一般的に、クリスタル発振子を振動させて行い、大きな電力を消費するので、スリープモードになっても十分に消費電力を低減する事ができなかった。
【0016】
そこで本発明は、スリープモードにおいてTOC等のバッファRAMに記憶された所定データを保持しつつクロックを停止して、消費電力を低減した光ディスク再生装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
本発明は上記目的を達成するためになされたものであり、光ディスクから読み出したデータを一時保存するSRAMとこれを読み出して所定の処理を行うデジタル信号処理回路、デジタル信号処理回路の出力したデータを一時保存するDRAM、DRAMが保存したデータを読み出して所定の処理を行うCD−ROMデコーダを有する光ディスク再生装置もしくはその制御回路において、電源を切らないままで処理動作を一時的に停止する際、DRAMに記憶された所定データをSRAMに転送し、一時停止時にはクロックを停止してDRAMのリフレッシュを停止し、処理動作を再開する際、SRAMに記憶された所定データをDRAMに転送する光ディスク再生装置もしくはその制御回路である。
【0018】
さらに、所定データは、光ディスクのインデックスデータを含み、スリープモード時以外はDRAMの所定アドレスを先頭に連続して記憶されており、所定データの転送は先頭アドレスから開始され、所定の大きさだけ転送される。
【0019】
そして、データの先頭アドレスもしくは/及び大きさを記憶するアドレスレジスタを更に有する。
【0020】
【発明の実施の形態】
図1は本発明の第1の実施形態を示すブロック図である。
本実施形態は、図3の光ディスク再生装置の一部である。デジタル信号処理部5及びCD−ROMデコーダ6は、それぞれ入力インターフェイス11、21、信号処理部12、22、出力インターフェイス13もしくはホストインターフェイス23、メモリ制御部31、32、マイコンインターフェイス15、33を有し、メモリ制御部31はSRAM16に、メモリ制御部32はバッファRAM7に接続されている。
【0021】
入力インターフェイス11、21、信号処理部12、22、出力インターフェイス13、ホストインターフェイス23、マイコンインターフェイス15及び回路の通常時の動作に関しては従来と同様であるので説明を省略する。
【0022】
本実施形態と従来との構成上の差は、例えばフリップフロップからなるアドレスレジスタ30を有し、マイコンインターフェイス33とメモリ制御部31、32を接続するパスが新たに設置されている点である。TOCはDRAMの所定アドレスを先頭にした連続するアドレスに記憶されており、アドレスレジスタ30はこの先頭アドレスと、TOCの大きさ(例えば2735バイト)を記憶している。
【0023】
以下に本実施形態のスリープモード移行時の動作について説明する。ホストコンピュータからスリープモードに入るためのスリープコマンドがホストインターフェイス23に入力されると、スリープコマンドはマイコンインターフェイス33を介して制御マイコン8に転送される。スリープコマンドを受信した制御マイコン8は、マイコンインターフェイス33を介してTOC転送指令をメモリ制御部32に発信する。メモリ制御部32は、アドレスレジスタ30に記憶されている先頭アドレスからアドレスサイズ分のデータ、即ちTOCを読み出し、マイコンインターフェイス33へ送る。マイコンインターフェイス33はレジスタを内蔵しており、読み込んだTOCの一部を一時格納する。そしてデジタル信号処理回路5はメモリ制御部31の制御に従ってマイコンインターフェイス33に格納したTOCをSRAM16の先頭アドレスから順に書き込んでいく。書き込みが終了した記憶領域にTOCの次の一部を順次上書きし、書き込みを継続する。この後、制御マイコン8はクロック作成回路26に指令を出し、各部のクロックを停止して各部の動作を停止させ、スリープモードとなる。
【0024】
次にスリープモードから通常の動作モードへ復帰するときの移行時の動作について説明する。ホストコンピューターから通常動作モードへ復帰するための復帰コマンドが入力されると、復帰コマンドはマイコンインターフェイス33を介して制御マイコン8に転送される。制御マイコン8はクロック作成回路26に指令を出し、各部にクロックを供給させると共に、TOC転送指令をメモリ制御部31に発信する。メモリ制御部31はSRAM16の先頭アドレスからアドレスレジスタ30に記憶されているバイト数のデータ、即ちTOCを読み出し、マイコンインターフェイス33、メモリ制御部32を介してバッファRAM7に書き込む。
【0025】
なお、SRAM16に書き込まれるデータはTOCとして記述したがもちろんこの限りではなく、要は通常モードに復帰したときに再び読み込む必要が生じる、もしくはその可能性の高いデータである。通常のデータは、復帰後にもう一度読み込まれる可能性は低く、スリープモードの間保持しておく必要性は低い。従って、このようなデータはスリープモード時には消去し、復帰後は必要に応じて光ディスク2から再び読み出してくればよい。
【0026】
本実施形態によれば、TOCをSRAM16によってスリープモードの間バックアップすることができる。従って、スリープモードでクロックが停止して、DRAMの記憶内容が消去されても、復帰後必要となるTOCが保存されているため、復帰に要する時間が短くて済む。また、従来DRAMの記憶内容を消去しないためにスリープモードの間も動作させ続けていたクロックを停止することができるので、スリープモード時の消費電力が大幅に削減される。加えてSRAMは、記憶を保持するためにクロックを必要とせず、電源が投入されていればよく、記憶を保持するために電流を必要としない。従って、スリープモードの消費電力を低減することができる。一般的にTOCは2735バイトの容量を有する。従って本実施形態のSRAMの容量は、それ以上の大きさ、例えば2752バイトである。
【0027】
本実施形態の第2のメリットは、高価なSRAMをスリープ時のバックアップ用に新規に設置せず、デジタル信号処理回路5に元々搭載されているSRAMを流用することによって、コストの増大を抑制できる点にある。上述のように、デジタル信号処理回路5は読み出したデータを逐次処理する必要がある。従って、信号処理するデータを一時的に保存するメモリには高速動作が要求され、動作が高速なSRAMが用いられている。しかし、従来このSRAMはスリープモード時には動作を停止していた。本実施形態は、このSRAMのもう一つの長所である、クロックを停止しても電源を切らない限り記憶内容を保持する特性に着目し、これを流用したものである。
【0028】
本実施形態の第3のメリットは、スリープモードに移行するためのバックアップ動作やスリープモードからの復帰のためのデータ転送を、スリープコマンド、復帰コマンドを制御マイコン8が発したあとは、処理部12、処理部22や制御マイコン8を介さずに行える点にある。これらを介さずにダイレクトにバックアップを行うので、これらの動作状況に関わらず高速にバックアップ処理を行うことができる。
【0029】
図2は本発明の第2の実施形態を示すブロック図である。第1の実施形態とは、マイコンインターフェイス43からメモリ制御部41へダイレクトへのパスを設けておらず、マイコンインターフェイス44とメモリ制御部41を接続するパスを設けている点で異なっている。本実施形態において、スリープモード移行時のTOC転送はマイコンインターフェイス43、制御マイコン45、マイコンインターフェイス44を介して行われる。
【0030】
ホストコンピュータからスリープモードに入るためのスリープコマンドがホストインターフェイス23に入力されると、スリープコマンドはマイコンインターフェイス43を介して制御マイコン45に転送される。スリープコマンドを受信した制御マイコン45はTOC転送指令をマイコンインターフェイス43を介してメモリ制御部42に発信する。メモリ制御部42は、アドレスレジスタ30に記憶されているアドレスを先頭に順次データを読み出し、マイコンインターフェイス43へ送る。マイコンインターフェイス43は読み込んだデータを制御マイコン45に転送する。アドレスレジスタにはTOC等の保存すべきデータの先頭アドレスとデータサイズが記憶されており、制御マイコン45はアドレスレジスタ30に記憶されている保存すべきデータの先頭アドレスからデータサイズ分のデータをマイコンインターフェイス43、メモリ制御部42を介して読み出し、マイコンインターフェイス44、メモリ制御部41を介してSRAM16に保存する。
【0031】
また、上述した実施形態においては、アドレスレジスタ30に記憶されたアドレス情報を元にバックアップ動作を行うように説明したが、例えば最初にTOCなどのバックアップを要するデータを読み込んだ時点でデータに所定のフラグを付与する等してバッファRAM7に記憶しておき、スリープモード移行時には、このフラグを元にバックアップデータを選別する選別回路を備えることによってアドレスレジスタ30を省略してもよい。なお、選別回路としては、制御マイコン45にこの機能を持たせるとよい。この場合、スリープモード移行時には、制御マイコン45はバッファRAM7に保存されているデータをメモリ制御部42、マイコンインターフェイス43を介して逐次読み出し、フラグが付与されているデータ、即ち保存すべきTOC等のデータを選別して、マイコンインターフェイス44、メモリ制御部41を介してSRAM16に保存する。
【0032】
本実施形態の特段のメリットとしては、以下の点が挙げられる。
【0033】
まず、デジタル信号処理部5とCD−ROMデコーダ6が別のチップで与えられている場合、第1の実施形態のようにマイコンインターフェイス43からメモリ制御部41へダイレクトに接続するパスを設けることは、接続のためのピン数の増加につながる。これに対し、本実施形態では、マイコンインターフェイス43から、制御マイコン45、マイコンインターフェイス44へつながる既存のパスを用いるので、ピン数の増加を抑えることができる。
【0034】
次に、本実施形態においては、TOC等の保存すべきデータがいくつかの領域に別れて記憶されている時に利点がある。上述のように、ひとつの領域のバックアップが終了すると、制御マイコン45が次の領域のバックアップを開始するよう随時制御してバックアップするので、TOCやその他バックアップを要する情報が、ひとつの先頭アドレスから連続して記憶されていない場合であっても、余分なデータをバックアップすることなく、全てのバックアップすべきデータを選択して保存することができる。
【0035】
【発明の効果】
以上に説明したように、本発明はスリープモード時にクロックを停止するので、スリープモードの消費電力が大幅に低減される。
【0036】
また、SRAMによってDRAMの所定データをバックアップするので、クロックを停止してDRAMの内容が消去されても、スリープモードから復帰するときに所定データを再び読み込む必要がないので、素速く復帰することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかる光ディスク再生装置の制御回路のブロック図である。
【図2】本発明の第2の実施形態にかかる光ディスク再生装置の制御回路のブロック図である。
【図3】光ディスク再生装置の制御回路のブロック図である。
【図4】従来の光ディスク再生装置の制御回路のブロック図である。
【符号の説明】
5:デジタル信号処理部、6:CD−ROMデコーダ、
7:バッファRAM(DRAM)、8,45:制御マイコン、
11,21:入力インターフェイス、12,22:信号処理部、
13:出力インターフェイス、23:ホストインターフェイス、
14,24,31,32,41,42:メモリ制御部、
15,25,33,43,44:マイコンインターフェイス、
16:SRAM、30:レジスタ
Claims (9)
- 光ディスクから読み出したデータをリフレッシュが不要の第1のメモリに一時保存し、該第1のメモリが保存したデータを読み出して所定の処理を行うデジタル信号処理回路、
該デジタル信号処理回路の出力したデータをリフレッシュを要する第2のメモリに一時保存し、該第2のメモリが保存したデータを読み出して所定の処理を行うCD−ROMデコーダを有する光ディスク再生装置の制御方法であって、
電源を切らないままで処理動作を一時的に停止する際、前記第2のメモリに記憶された所定データを前記第1のメモリに転送し、一時的に停止している間前記第2のメモリのリフレッシュを停止し、
処理動作を再開する際、前記第1のメモリに記憶された前記所定データを前記第2のメモリに転送することを特徴とする光ディスク再生装置の制御方法。 - 前記第1のメモリはスタティックランダムアクセスメモリであり、前記第2のメモリはダイナミックランダムアクセスメモリであることを特徴とする請求項1に記載の光ディスク再生装置の制御方法。
- 前記所定データは、前記光ディスクのインデックスデータを含み、一時停止時以外は前記第2のメモリの所定アドレスを先頭に連続して記憶されており、
該所定データの転送は前記先頭アドレスから開始され、前記所定の大きさだけ転送されることを特徴とする請求項1もしくは請求項2に記載の光ディスク再生装置の制御方法。 - 前記データの先頭アドレスもしくは/及び大きさを記憶するアドレスレジスタを更に有することを特徴とする請求項3に記載の光ディスク再生装置の制御方法。
- 前記所定データの先頭アドレスを記憶するアドレスレジスタと、
前記第2のメモリのデータのうち前記第1のメモリに転送するデータを選別する選別回路とを更に有することを特徴とする請求項1もしくは請求項2に記載の光ディスク再生装置の制御方法。 - 光ディスクからデータを読み出すピックアップと、
該ピックアップから読み出されたデータに対して所定の処理を施す信号処理回路と、
該信号処理回路の出力したデータを一時保存するダイナミックランダムアクセスメモリと、
該メモリに保存されたデータを読み出して所定の処理を行う第2の信号処理部とを有するCD−ROMデコーダと
を有する光ディスク再生装置において、
前記信号処理回路は、処理動作を行っている間、前記ピックアップから読み出されたデータを一時的に保存し、処理動作を停止している間、前記ダイナミックランダムアクセスメモリに記憶された所定データを一時的に保存するスタティックランダムアクセスメモリを備え、
前記信号処理回路が動作を停止する前に、前記ダイナミックランダムアクセスメモリに記憶された前記所定データが前記スタティックランダムアクセスメモリに転送され、
前記信号処理回路が動作を停止している間、前記ダイナミックランダムアクセスメモリのリフレッシュを停止し、
前記信号処理回路が処理動作を再開する際に、前記スタティックランダムアクセスメモリに記憶された前記所定データを前記ダイナミックランダムアクセスメモリに転送することを特徴とする光ディスク再生装置。 - 前記所定データは、前記光ディスクのインデックスデータを含み、一時停止時以外は前記ダイナミックランダムアクセスメモリの所定アドレスを先頭に連続して記憶されており、
該所定データの転送は前記先頭アドレスから開始され、前記所定の大きさだけ転送されることを特徴とする請求項6に記載の光ディスク再生装置。 - 前記データの先頭アドレスもしくは/及び大きさを記憶するアドレスレジスタを更に有することを特徴とする請求項7に記載の光ディスク再生装置。
- 前記所定データの先頭アドレスを記憶するアドレスレジスタと、
前記ダイナミックランダムアクセスメモリのデータのうち前記スタティックランダムアクセスメモリに転送するデータを選別する選別回路とを更に有することを特徴とする請求項6もしくは請求項7に記載の光ディスク再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002253666A JP2004095036A (ja) | 2002-08-30 | 2002-08-30 | 光ディスク再生装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002253666A JP2004095036A (ja) | 2002-08-30 | 2002-08-30 | 光ディスク再生装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004095036A true JP2004095036A (ja) | 2004-03-25 |
Family
ID=32059609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002253666A Pending JP2004095036A (ja) | 2002-08-30 | 2002-08-30 | 光ディスク再生装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004095036A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7657687B2 (en) | 2004-10-01 | 2010-02-02 | Panasonic Corporation | Memory card controller, memory card drive device, and computer program |
-
2002
- 2002-08-30 JP JP2002253666A patent/JP2004095036A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7657687B2 (en) | 2004-10-01 | 2010-02-02 | Panasonic Corporation | Memory card controller, memory card drive device, and computer program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3594547B2 (ja) | データ記録装置 | |
KR100457205B1 (ko) | 슬립 모드를 갖는 광 디스크 재생 장치의 제어 장치 | |
JP3653459B2 (ja) | 制御装置 | |
US6430127B1 (en) | Disk player for performing data reproduction recorded on a disk | |
JP2008021283A (ja) | メモリおよび制御装置 | |
JP3070512B2 (ja) | メモリシステムの初期化診断方法 | |
JP2001216647A (ja) | 制御装置 | |
JP4488962B2 (ja) | 光ディスク再生装置の制御回路 | |
JP2004095036A (ja) | 光ディスク再生装置及びその制御方法 | |
JP2000276830A (ja) | 光ディスク再生装置の制御回路 | |
JP2000348433A (ja) | 光ディスク再生装置の制御回路 | |
JPH06309118A (ja) | 情報処理装置 | |
JP3594525B2 (ja) | データ記録装置およびその制御回路 | |
JP2913594B2 (ja) | 記録再生システム | |
JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
JP3986754B2 (ja) | 情報記録再生装置と情報記録再生方法 | |
JPH0935417A (ja) | 情報記憶装置の一時記憶情報バックアップ装置及びその方法 | |
JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
KR100904431B1 (ko) | 기록매체의 데이터 재생장치 및 재생방법 | |
JP2002334508A (ja) | 光ディスク装置 | |
JPH03141030A (ja) | 光ディスク装置 | |
JPH05189326A (ja) | 電子機器装置 | |
JPH1116298A (ja) | 符号誤り訂正検出装置 | |
JPS61283074A (ja) | 光学式情報装置 | |
JPH0793912A (ja) | 光ディスク記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20050927 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
RD01 | Notification of change of attorney |
Effective date: 20051227 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060207 |