JPH05189326A - 電子機器装置 - Google Patents
電子機器装置Info
- Publication number
- JPH05189326A JPH05189326A JP4024376A JP2437692A JPH05189326A JP H05189326 A JPH05189326 A JP H05189326A JP 4024376 A JP4024376 A JP 4024376A JP 2437692 A JP2437692 A JP 2437692A JP H05189326 A JPH05189326 A JP H05189326A
- Authority
- JP
- Japan
- Prior art keywords
- data
- power
- sram
- written
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【構成】 テープレコーダのシステム制御回路２５の内
部のバッファＲＡＭ２５ｃの内容を、一定周期あるいは
データ変更毎にスタティックメモリ（ＳＲＡＭ）３７に
書き込み、電源オフ時に不揮発性メモリ（ＮＶＲＡＭ）
３６に書き込む。ＳＲＡＭ３７はバックアップ用電池４
５でバックアップされている。電源オン時には、ＳＲＡ
Ｍ３７からのデータを優先して用い、ＳＲＡＭ３７のデ
ータにエラーがあるときには、ＮＶＲＡＭ３６からのデ
ータを用いる。 【効果】 ＳＲＡＭ３７とＮＶＲＡＭ３６とを用いるこ
とにより、ＮＶＲＡＭ３６へのデータ書き込み中に電源
を落とされた場合や、バックアップ用電池４５が切れた
場合にも、有効なデータを引き出すことができる。
部のバッファＲＡＭ２５ｃの内容を、一定周期あるいは
データ変更毎にスタティックメモリ（ＳＲＡＭ）３７に
書き込み、電源オフ時に不揮発性メモリ（ＮＶＲＡＭ）
３６に書き込む。ＳＲＡＭ３７はバックアップ用電池４
５でバックアップされている。電源オン時には、ＳＲＡ
Ｍ３７からのデータを優先して用い、ＳＲＡＭ３７のデ
ータにエラーがあるときには、ＮＶＲＡＭ３６からのデ
ータを用いる。 【効果】 ＳＲＡＭ３７とＮＶＲＡＭ３６とを用いるこ
とにより、ＮＶＲＡＭ３６へのデータ書き込み中に電源
を落とされた場合や、バックアップ用電池４５が切れた
場合にも、有効なデータを引き出すことができる。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器装置に関し、
特に、例えば電源オフ時に不揮発性メモリに情報を保存
するような電子機器装置に関する。
特に、例えば電源オフ時に不揮発性メモリに情報を保存
するような電子機器装置に関する。
【０００２】
【従来の技術】電子機器の状態（ステータス）情報等の
一部データを電源オフ時も保持させるために、いわゆる
不揮発性メモリ（ＮＶＲＡＭ）が用いられることがあ
る。この不揮発性メモリは、電源バックアップが不要で
あるため、電池切れによるデータ消失の虞れがないとい
う利点を有している。しかしながら、読み書き可能な回
数が例えば一万〜十万回程度と制限があり、また書き込
み所要時間が通常のＲＡＭ（ランダムアクセスメモリ）
等に比べて比較的長く（速度が遅く）、書き込み電流も
比較的大きいため、上記保持しようとするデータが変化
する毎に書き込みを行うのでは、メモリ自体の寿命、応
答速度、消費電力等の点で不利であることから、電子機
器の電源オフ時に書き込むようにしている。
一部データを電源オフ時も保持させるために、いわゆる
不揮発性メモリ（ＮＶＲＡＭ）が用いられることがあ
る。この不揮発性メモリは、電源バックアップが不要で
あるため、電池切れによるデータ消失の虞れがないとい
う利点を有している。しかしながら、読み書き可能な回
数が例えば一万〜十万回程度と制限があり、また書き込
み所要時間が通常のＲＡＭ（ランダムアクセスメモリ）
等に比べて比較的長く（速度が遅く）、書き込み電流も
比較的大きいため、上記保持しようとするデータが変化
する毎に書き込みを行うのでは、メモリ自体の寿命、応
答速度、消費電力等の点で不利であることから、電子機
器の電源オフ時に書き込むようにしている。
【０００３】例えば電子機器として小型回転ヘッド型デ
ィジタルテープレコーダ（ＤＡＴ）を想定する場合、操
作性向上や小型化等の観点から、電子式のテープカウン
タや電子ボリューム等が用いられることが多く、電源オ
フ時にもこれらのテープカウンタ値や電子ボリューム値
を保持しておくことが必要とされる。これらのデータの
保持用に上記不揮発性メモリが用いられるわけである。
このようなＤＡＴにおいては、電源オフ操作に応じて、
所要のデータを不揮発性メモリに書き込んだ後に回路電
源等を実際にオフ制御するようにしている。
ィジタルテープレコーダ（ＤＡＴ）を想定する場合、操
作性向上や小型化等の観点から、電子式のテープカウン
タや電子ボリューム等が用いられることが多く、電源オ
フ時にもこれらのテープカウンタ値や電子ボリューム値
を保持しておくことが必要とされる。これらのデータの
保持用に上記不揮発性メモリが用いられるわけである。
このようなＤＡＴにおいては、電源オフ操作に応じて、
所要のデータを不揮発性メモリに書き込んだ後に回路電
源等を実際にオフ制御するようにしている。
【０００４】これに対して、スタティックメモリ（ＳＲ
ＡＭ）は、バックアップ電源がデータ保持のために必要
とされるが、書き込み速度が例えば数μsec 程度と速
く、また書き込み回数の制限が無いという利点を有して
いる。
ＡＭ）は、バックアップ電源がデータ保持のために必要
とされるが、書き込み速度が例えば数μsec 程度と速
く、また書き込み回数の制限が無いという利点を有して
いる。
【０００５】
【発明が解決しようとする課題】ところで、上記不揮発
性メモリの書き込み動作中に電源を落とされたような場
合、例えば電源となる電池が抜かれたり電池の接触不良
等の事故が生じた場合等には、上記不揮発性メモリに最
新データが書き込まれないまま、あるいは書き込みの途
中で、電源が落ちてしまうことになる。特に、書き込み
の途中で電源が落ちた場合には、書き込まれたデータの
一部がエラーとなってしまう可能性もあり、次に電源オ
ンしたときの動作に対して悪影響を及ぼす虞れがある。
性メモリの書き込み動作中に電源を落とされたような場
合、例えば電源となる電池が抜かれたり電池の接触不良
等の事故が生じた場合等には、上記不揮発性メモリに最
新データが書き込まれないまま、あるいは書き込みの途
中で、電源が落ちてしまうことになる。特に、書き込み
の途中で電源が落ちた場合には、書き込まれたデータの
一部がエラーとなってしまう可能性もあり、次に電源オ
ンしたときの動作に対して悪影響を及ぼす虞れがある。
【０００６】ここで、不揮発性メモリにデータ書き込ん
でいる途中で電源が落ちる場合としては、停止（ストッ
プ）操作を行った直後に電池を取り出した場合等が考え
られる。これは、停止操作した時点から、マイコン等の
制御部が所定時間（例えば５秒程度）経過後に不揮発性
メモリに所要データを書き込んで電源をオフするような
一連の制御を行うが、上述したように不揮発性メモリへ
のデータ書き込み速度が遅いことから、全データの書き
込み動作中に電池を抜いてしまうことがあるからであ
る。特に、小型ＤＡＴ等においては、小型化や低価格化
の要求から８ピン程度の小型メモリチップを用いること
が多く、データ転送がシリアルで行われるため、１ワー
ド当たり１０〜２０ｍsec ものデータ書き込み時間を要
し、全データを書き込むのに例えば０．５秒から１秒程
度、あるいはさらにそれ以上の時間がかかることがあ
り、電池を抜き取るタイミングがこの全データの書き込
み動作に一致する確率が高くなる。
でいる途中で電源が落ちる場合としては、停止（ストッ
プ）操作を行った直後に電池を取り出した場合等が考え
られる。これは、停止操作した時点から、マイコン等の
制御部が所定時間（例えば５秒程度）経過後に不揮発性
メモリに所要データを書き込んで電源をオフするような
一連の制御を行うが、上述したように不揮発性メモリへ
のデータ書き込み速度が遅いことから、全データの書き
込み動作中に電池を抜いてしまうことがあるからであ
る。特に、小型ＤＡＴ等においては、小型化や低価格化
の要求から８ピン程度の小型メモリチップを用いること
が多く、データ転送がシリアルで行われるため、１ワー
ド当たり１０〜２０ｍsec ものデータ書き込み時間を要
し、全データを書き込むのに例えば０．５秒から１秒程
度、あるいはさらにそれ以上の時間がかかることがあ
り、電池を抜き取るタイミングがこの全データの書き込
み動作に一致する確率が高くなる。
【０００７】本発明は、このような実情に鑑みてなされ
たものであり、不揮発性メモリの書き込み動作中の電源
ダウンによる悪影響を防止し得るような電子機器装置の
提供を目的とする。
たものであり、不揮発性メモリの書き込み動作中の電源
ダウンによる悪影響を防止し得るような電子機器装置の
提供を目的とする。
【０００８】
【課題を解決するための手段】本発明に係る電子機器装
置は、電源オフ時に所要データを書き込んで保持する不
揮発性メモリ（ＮＶＲＡＭ）と、上記所要データの一部
が上記電源オフ時以外にも書き込まれるスタティックメ
モリ（ＳＲＡＭ）と、このスタティックメモリをバック
アップするバックアップ電源とを有することにより、上
述の課題を解決する。
置は、電源オフ時に所要データを書き込んで保持する不
揮発性メモリ（ＮＶＲＡＭ）と、上記所要データの一部
が上記電源オフ時以外にも書き込まれるスタティックメ
モリ（ＳＲＡＭ）と、このスタティックメモリをバック
アップするバックアップ電源とを有することにより、上
述の課題を解決する。
【０００９】また、本発明に係る電子機器装置は、上記
スタティックメモリに書き込まれたデータにエラーが検
出されたときには上記不揮発性メモリの対応するデータ
を使用することにより、上述の課題を解決する。
スタティックメモリに書き込まれたデータにエラーが検
出されたときには上記不揮発性メモリの対応するデータ
を使用することにより、上述の課題を解決する。
【００１０】ここで、上記スタティックメモリには、動
作中に定期的あるいはデータ変化時に必要データを書き
込むようにし、電源が不用意に落とされて不揮発性メモ
リにデータ書き込みが行われなくとも、スタティックメ
モリからデータを読み出して使用することにより、有効
なデータに基づく動作を行わせることができる。なお上
記スタティックメモリにはエラー検出ワード等を書き込
むようにし、上記バックアップ電源の電池切れ等により
スタティックメモリのデータにエラーが検出されたとき
は、上記不揮発性メモリのデータを用いることができ
る。
作中に定期的あるいはデータ変化時に必要データを書き
込むようにし、電源が不用意に落とされて不揮発性メモ
リにデータ書き込みが行われなくとも、スタティックメ
モリからデータを読み出して使用することにより、有効
なデータに基づく動作を行わせることができる。なお上
記スタティックメモリにはエラー検出ワード等を書き込
むようにし、上記バックアップ電源の電池切れ等により
スタティックメモリのデータにエラーが検出されたとき
は、上記不揮発性メモリのデータを用いることができ
る。
【００１１】
【作用】電源オフの際の不揮発性メモリへのデータ書き
込みが有効に行えない場合でもスタティックメモリに保
持されているデータを用いることができ、次に電源投入
されたとき、正常なデータを用いて正常な動作を行わせ
ることができる。また、スタティックメモリにエラーが
検出されたときには、不揮発性メモリのデータを用いる
ことにより、正常な動作を行わせることができる。
込みが有効に行えない場合でもスタティックメモリに保
持されているデータを用いることができ、次に電源投入
されたとき、正常なデータを用いて正常な動作を行わせ
ることができる。また、スタティックメモリにエラーが
検出されたときには、不揮発性メモリのデータを用いる
ことにより、正常な動作を行わせることができる。
【００１２】
【実施例】以下、本発明の好ましい実施例について、図
面を参照しながら説明する。図１は、本発明に係る電子
機器装置の一実施例として、本件出願人が先に特願平０
３−５０５１８号の明細書及び図面において提案してい
る小型回転ヘッド型のディジタルオーディオテープレコ
ーダ（ＤＡＴ）に本発明を適用した概略的なブロック回
路構成を示している。
面を参照しながら説明する。図１は、本発明に係る電子
機器装置の一実施例として、本件出願人が先に特願平０
３−５０５１８号の明細書及び図面において提案してい
る小型回転ヘッド型のディジタルオーディオテープレコ
ーダ（ＤＡＴ）に本発明を適用した概略的なブロック回
路構成を示している。
【００１３】この図１において、上記ＤＡＴの録音再生
系として、アナログオーディオ信号入力端子１１からの
信号がアンプ１２で増幅され、ボリューム１３でレベル
調整されてＡ／Ｄ（アナログ／ディジタル）変換器１４
に送られ、ディジタル出力信号がＤＳＰ（ディジタル信
号プロセッサ）１５に送られる。ＤＳＰ１６にはメモリ
（ＲＡＭ）１６、変復調器１７が接続されている。ＤＳ
Ｐ１６で処理された信号は、変復調器１７で変調され、
記録再生アンプ回路１８で増幅されて記録再生ヘッド１
９に送られ、記録媒体（テープ）に記録される。またテ
ープに記録された信号は、記録再生ヘッド１９で再生さ
れ、記録再生アンプ回路１８で増幅されて変復調器１７
で復調され、ＤＳＰ１５に送られる。ＤＳＰ１５で処理
された信号は、Ｄ／Ａ（ディジタル／アナログ）変換器
２０でアナログ信号に変換され、ボリューム２１でレベ
ル調整されてアンプ２２で増幅され、アナログ信号出力
端子２３から取り出される。
系として、アナログオーディオ信号入力端子１１からの
信号がアンプ１２で増幅され、ボリューム１３でレベル
調整されてＡ／Ｄ（アナログ／ディジタル）変換器１４
に送られ、ディジタル出力信号がＤＳＰ（ディジタル信
号プロセッサ）１５に送られる。ＤＳＰ１６にはメモリ
（ＲＡＭ）１６、変復調器１７が接続されている。ＤＳ
Ｐ１６で処理された信号は、変復調器１７で変調され、
記録再生アンプ回路１８で増幅されて記録再生ヘッド１
９に送られ、記録媒体（テープ）に記録される。またテ
ープに記録された信号は、記録再生ヘッド１９で再生さ
れ、記録再生アンプ回路１８で増幅されて変復調器１７
で復調され、ＤＳＰ１５に送られる。ＤＳＰ１５で処理
された信号は、Ｄ／Ａ（ディジタル／アナログ）変換器
２０でアナログ信号に変換され、ボリューム２１でレベ
ル調整されてアンプ２２で増幅され、アナログ信号出力
端子２３から取り出される。
【００１４】これらのボリューム１３、２１、Ａ／Ｄ変
換器１４、ＤＳＰ１５、変復調器１７、記録再生アンプ
１８及びＤ／Ａ変換器２０は、いわゆるマイクロプロセ
ッサ等を用いて成るシステム制御回路２５により制御さ
れている。このシステム制御回路２５は、モータドライ
ブ（駆動）回路２６を制御してモータ２７を駆動制御
し、表示ドライバ２８を制御してＬＣＤ（液晶表示装
置）等の表示部２９を表示駆動制御する。また、スイッ
チ検出回路３０からのスイッチ検出信号がシステム制御
回路２５に送られている。スイッチ検出回路３０には、
例えば上記ＤＡＴの動作モードを切換制御するためのモ
ード切換スイッチとして、フォワード送りスイッチ３
１、録音スイッチ３２、早送りスイッチ、巻戻しスイッ
チ３４及び一時停止（ポーズ）スイッチ３５等が接続さ
れている。
換器１４、ＤＳＰ１５、変復調器１７、記録再生アンプ
１８及びＤ／Ａ変換器２０は、いわゆるマイクロプロセ
ッサ等を用いて成るシステム制御回路２５により制御さ
れている。このシステム制御回路２５は、モータドライ
ブ（駆動）回路２６を制御してモータ２７を駆動制御
し、表示ドライバ２８を制御してＬＣＤ（液晶表示装
置）等の表示部２９を表示駆動制御する。また、スイッ
チ検出回路３０からのスイッチ検出信号がシステム制御
回路２５に送られている。スイッチ検出回路３０には、
例えば上記ＤＡＴの動作モードを切換制御するためのモ
ード切換スイッチとして、フォワード送りスイッチ３
１、録音スイッチ３２、早送りスイッチ、巻戻しスイッ
チ３４及び一時停止（ポーズ）スイッチ３５等が接続さ
れている。
【００１５】システム制御回路２５は、いわゆるマイク
ロプロセッサ等のＣＰＵ２５ａ、プログラムやデータ等
が書き込まれたＲＯＭ２５ｂ、及びバッファＲＡＭ２５
ｃを有して成っている。このシステム制御回路２５に
は、不揮発性メモリ（ＮＶＲＡＭ）３６が接続され、電
源オフ時にも保持を必要とされるデータが双方向に転送
されるようになっていると共に、スタティックメモリ
（ＳＲＡＭ）３７が接続され、データ転送が行われるよ
うになっている。また、クロック発生器３８からのクロ
ック信号がシステム制御回路２５に供給されている。
ロプロセッサ等のＣＰＵ２５ａ、プログラムやデータ等
が書き込まれたＲＯＭ２５ｂ、及びバッファＲＡＭ２５
ｃを有して成っている。このシステム制御回路２５に
は、不揮発性メモリ（ＮＶＲＡＭ）３６が接続され、電
源オフ時にも保持を必要とされるデータが双方向に転送
されるようになっていると共に、スタティックメモリ
（ＳＲＡＭ）３７が接続され、データ転送が行われるよ
うになっている。また、クロック発生器３８からのクロ
ック信号がシステム制御回路２５に供給されている。
【００１６】乾電池や充電式電池等のメインバッテリ４
０からの電源は、いわゆるＤＣ−ＤＣコンバータ等より
成る電源回路４１に送られて電源ＶDDとして各回路部等
に供給されると共に、その一部が逆流防止用ダイオード
４３を介してＳＲＡＭ３７及びクロック発生器３８に供
給されている。また、ＳＲＡＭ３７及びクロック発生器
３８には、例えばリチウム電池のようなバックアップ用
電池４５からの電源が逆流防止用ダイオード４６を介し
て供給されるようになっている。
０からの電源は、いわゆるＤＣ−ＤＣコンバータ等より
成る電源回路４１に送られて電源ＶDDとして各回路部等
に供給されると共に、その一部が逆流防止用ダイオード
４３を介してＳＲＡＭ３７及びクロック発生器３８に供
給されている。また、ＳＲＡＭ３７及びクロック発生器
３８には、例えばリチウム電池のようなバックアップ用
電池４５からの電源が逆流防止用ダイオード４６を介し
て供給されるようになっている。
【００１７】ここで、ＮＶＲＡＭ３６には、例えばボリ
ューム値やテープカウント値等のような電源オフ時にも
保持しておく必要のあるデータが、例えばＤＡＴの電源
スイッチがオフ操作された際に、あるいは動作モードが
停止状態に切り換えられた後に所定時間経過して自動的
に電源オフ（いわゆるオートオフ）される際に、システ
ム制御回路２５内のバッファＲＡＭ２５ｃから転送され
て書き込まれる。またＳＲＡＭ３７には、上記ＮＶＲＡ
Ｍ３６に書き込まれるデータの内の最小限必要なデータ
が、ＤＡＴ動作中の一定周期で、あるいはデータが変更
される毎に書き込まれる。そして、この最小限必要とさ
れるデータについては、電源オン時にＳＲＡＭ３７から
優先して読み出して使用するようにしている。
ューム値やテープカウント値等のような電源オフ時にも
保持しておく必要のあるデータが、例えばＤＡＴの電源
スイッチがオフ操作された際に、あるいは動作モードが
停止状態に切り換えられた後に所定時間経過して自動的
に電源オフ（いわゆるオートオフ）される際に、システ
ム制御回路２５内のバッファＲＡＭ２５ｃから転送され
て書き込まれる。またＳＲＡＭ３７には、上記ＮＶＲＡ
Ｍ３６に書き込まれるデータの内の最小限必要なデータ
が、ＤＡＴ動作中の一定周期で、あるいはデータが変更
される毎に書き込まれる。そして、この最小限必要とさ
れるデータについては、電源オン時にＳＲＡＭ３７から
優先して読み出して使用するようにしている。
【００１８】ここで、上記ＳＲＡＭ３７、ＮＶＲＡＭ３
６、及び上記バッファＲＡＭ２５ｃのそれぞれメモリマ
ップの一例を図２に示す。ＳＲＡＭ３７は、例えば６ワ
ード分の記憶容量を有し、テープカウント値、再生ボリ
ューム値、録音ボリューム値の３ワードと、３ワードの
エラーフラグ（エラー訂正ワード）ＥＦａ、ＥＦｂ、Ｅ
Ｆｃとを記憶するようになっている。ＮＶＲＡＭ３６
は、具体例として、所定ワード数毎（例えば８ワード
毎）にブロック化されており、各ブロック毎にパリティ
ワードが付加されている。例えば、１６（ビット）×６
４（ワード）、すなわちいわゆる１Ｋ（１０２４）ビッ
トのメモリ容量のものを使用し、８ワード毎に８つのブ
ロックＢＬａ〜ＢＬｈに分けている。また、図示しない
が、メモリ容量をさらに増やして、各ブロック毎のデー
タがそれぞれ多重書き（例えば２重書き）されるように
してもよい。例えば、１６（ビット）×１２８（ワー
ド）、すなわちいわゆる２Ｋ（２０４８）ビットのメモ
リ容量のものを使用し、２Ｋビットの内の１Ｋずつを表
と裏（あるいは第１、第２ページ）のエリアとし、各エ
リアの中をそれぞれ８ブロックに分けるようにして、こ
れらのエリアに同じデータを２重書きするようにしても
よい。
６、及び上記バッファＲＡＭ２５ｃのそれぞれメモリマ
ップの一例を図２に示す。ＳＲＡＭ３７は、例えば６ワ
ード分の記憶容量を有し、テープカウント値、再生ボリ
ューム値、録音ボリューム値の３ワードと、３ワードの
エラーフラグ（エラー訂正ワード）ＥＦａ、ＥＦｂ、Ｅ
Ｆｃとを記憶するようになっている。ＮＶＲＡＭ３６
は、具体例として、所定ワード数毎（例えば８ワード
毎）にブロック化されており、各ブロック毎にパリティ
ワードが付加されている。例えば、１６（ビット）×６
４（ワード）、すなわちいわゆる１Ｋ（１０２４）ビッ
トのメモリ容量のものを使用し、８ワード毎に８つのブ
ロックＢＬａ〜ＢＬｈに分けている。また、図示しない
が、メモリ容量をさらに増やして、各ブロック毎のデー
タがそれぞれ多重書き（例えば２重書き）されるように
してもよい。例えば、１６（ビット）×１２８（ワー
ド）、すなわちいわゆる２Ｋ（２０４８）ビットのメモ
リ容量のものを使用し、２Ｋビットの内の１Ｋずつを表
と裏（あるいは第１、第２ページ）のエリアとし、各エ
リアの中をそれぞれ８ブロックに分けるようにして、こ
れらのエリアに同じデータを２重書きするようにしても
よい。
【００１９】このような８つのブロックに書き込まれる
各データの具体例としては、ａ．書換えデータ、ｂ．製
造時定数第１データ、ｃ．製造時定数第２データ、ｄ．
サービス用データ、ｅ．設計定数第１データ、ｆ．設計
定数第２データ、ｇ．設計定数第３データ、ｈ．設計定
数第４データ、のようなものが挙げられる。上記ａ．書
換えデータは、例えば図２に示すように、テープカウン
ト値、再生ボリューム値、録音ボリューム値、調整デー
タ等が７ワードと、８ワード目にこのブロック内データ
のパリティ、例えば奇数（オッド）パリティから成る。
各データの具体例としては、ａ．書換えデータ、ｂ．製
造時定数第１データ、ｃ．製造時定数第２データ、ｄ．
サービス用データ、ｅ．設計定数第１データ、ｆ．設計
定数第２データ、ｇ．設計定数第３データ、ｈ．設計定
数第４データ、のようなものが挙げられる。上記ａ．書
換えデータは、例えば図２に示すように、テープカウン
ト値、再生ボリューム値、録音ボリューム値、調整デー
タ等が７ワードと、８ワード目にこのブロック内データ
のパリティ、例えば奇数（オッド）パリティから成る。
【００２０】このようなＮＶＲＡＭ１６の内部構成（メ
モリマップ）に対して、バッファＲＡＭ２５ｃのメモリ
マップも、ＮＶＲＡＭ３６と同様な８ブロック分の記憶
エリアを有している。すなわち、アドレス０〜６３まで
の６４ワードの記憶エリアは８ワード（１ブロック）毎
に８つのブロックＢＬａ〜ＢＬｈに分けられている。な
お、上記ブロック化やパリティ付加をしないで、６４ワ
ード全体に自由にデータを書き込むようにしてもよい。
モリマップ）に対して、バッファＲＡＭ２５ｃのメモリ
マップも、ＮＶＲＡＭ３６と同様な８ブロック分の記憶
エリアを有している。すなわち、アドレス０〜６３まで
の６４ワードの記憶エリアは８ワード（１ブロック）毎
に８つのブロックＢＬａ〜ＢＬｈに分けられている。な
お、上記ブロック化やパリティ付加をしないで、６４ワ
ード全体に自由にデータを書き込むようにしてもよい。
【００２１】次に、ＤＡＴの電源のオン、オフ動作に伴
うＮＶＲＡＭ３６、ＳＲＡＭ３７へのデータ書き込み動
作について図３のタイムチャートを参照しながら説明す
る。この図３において、Ａは上記メインバッテリ４０及
び電源回路４１による電源供給の状態を、Ｂはバックア
ップ用電池４５による電源供給の状態を、ＣはＮＶＲＡ
Ｍ３６に対する書き込み（Ｗ）及び読み出し（Ｒ）動作
を、またＤはＳＲＡＭ３７に対する書き込み（上向きの
矢印）及び読み出し（Ｒ）動作を、それぞれ示してい
る。
うＮＶＲＡＭ３６、ＳＲＡＭ３７へのデータ書き込み動
作について図３のタイムチャートを参照しながら説明す
る。この図３において、Ａは上記メインバッテリ４０及
び電源回路４１による電源供給の状態を、Ｂはバックア
ップ用電池４５による電源供給の状態を、ＣはＮＶＲＡ
Ｍ３６に対する書き込み（Ｗ）及び読み出し（Ｒ）動作
を、またＤはＳＲＡＭ３７に対する書き込み（上向きの
矢印）及び読み出し（Ｒ）動作を、それぞれ示してい
る。
【００２２】この図３において、時刻ｔ1 までのパワー
オン動作中は、一定周期であるいはデータが更新される
毎にＳＲＡＭ３７に最新データを書き込んでいる。ＤＡ
Ｔが例えば停止（ストップ）操作されていわゆるオート
オフにより電源をオフする際に、時刻ｔ1 の直前で、上
記バッファＲＡＭ２５ｃからＮＶＲＡＭ３６にデータを
転送して書き込みを行う。次にモード切換スイッチの操
作等により電源がオンされる際に、時刻ｔ2 の直後でＮ
ＶＲＡＭ３６からデータを読み出し、必要に応じてエラ
ーチェック等をした後バッファＲＡＭ２５ｃに書き込ま
れ、次にＳＲＡＭ３７からデータを読み出してエラーチ
ェックによりエラー無しとされたとき、バッファＲＡＭ
２５ｃに書き込む。従って、ＮＶＲＡＭ３６からのデー
タの内のＳＲＡＭ３６からのデータと重複する部分につ
いては、ＳＲＡＭ３７からのデータがバッファＲＡＭ２
５ｃに上書きされることになる。ＤＡＴの動作中はバッ
ファＲＡＭ２５ｃのデータが用いられるから、上記ＳＲ
ＡＭ３７からのデータが優先的に使用されることにな
る。
オン動作中は、一定周期であるいはデータが更新される
毎にＳＲＡＭ３７に最新データを書き込んでいる。ＤＡ
Ｔが例えば停止（ストップ）操作されていわゆるオート
オフにより電源をオフする際に、時刻ｔ1 の直前で、上
記バッファＲＡＭ２５ｃからＮＶＲＡＭ３６にデータを
転送して書き込みを行う。次にモード切換スイッチの操
作等により電源がオンされる際に、時刻ｔ2 の直後でＮ
ＶＲＡＭ３６からデータを読み出し、必要に応じてエラ
ーチェック等をした後バッファＲＡＭ２５ｃに書き込ま
れ、次にＳＲＡＭ３７からデータを読み出してエラーチ
ェックによりエラー無しとされたとき、バッファＲＡＭ
２５ｃに書き込む。従って、ＮＶＲＡＭ３６からのデー
タの内のＳＲＡＭ３６からのデータと重複する部分につ
いては、ＳＲＡＭ３７からのデータがバッファＲＡＭ２
５ｃに上書きされることになる。ＤＡＴの動作中はバッ
ファＲＡＭ２５ｃのデータが用いられるから、上記ＳＲ
ＡＭ３７からのデータが優先的に使用されることにな
る。
【００２３】ここで、時刻ｔ3 で電源オフされてから時
刻ｔ5 で電源オンされるまでの間の時刻ｔ4 で、上記バ
ックアップ用電池４５が電池寿命や電池抜取り等により
電源ダウン状態になると、ＳＲＡＭ３７のデータは保持
されなくなるが、ＮＶＲＡＭ３６のデータは保持され
る。従って、時刻ｔ5 で電源オンされた後のＳＲＡＭ３
７から読み出されたデータにエラーが生じると、このデ
ータはバッファＲＡＭ２５ｃには書き込まれず、時刻ｔ
5 の直後で読み出されたＮＶＲＡＭ３６からのデータが
使用されることになる。
刻ｔ5 で電源オンされるまでの間の時刻ｔ4 で、上記バ
ックアップ用電池４５が電池寿命や電池抜取り等により
電源ダウン状態になると、ＳＲＡＭ３７のデータは保持
されなくなるが、ＮＶＲＡＭ３６のデータは保持され
る。従って、時刻ｔ5 で電源オンされた後のＳＲＡＭ３
７から読み出されたデータにエラーが生じると、このデ
ータはバッファＲＡＭ２５ｃには書き込まれず、時刻ｔ
5 の直後で読み出されたＮＶＲＡＭ３６からのデータが
使用されることになる。
【００２４】また、時刻ｔ6 で、上述した電源オフの操
作（オートオフも含む）を行うことなく電池を抜き取っ
た場合や、オフ操作を行っても書き込み動作が行われる
前や途中で電池を抜き取った場合には、ＮＶＲＡＭ３６
にデータが有効に書き込まれないが、ＳＲＡＭ３７には
時刻ｔ6 の直前までのデータが書き込まれている。従っ
て、次に時刻ｔ7 で電源をオンしたとき、ＮＶＲＡＭ３
６が読み出された後にＳＲＡＭ３７が読み出され、エラ
ーが無ければこのＳＲＡＭ３７からのデータがバッファ
ＲＡＭ２５ｃに書き込まれるから、有効なデータを使用
できる。
作（オートオフも含む）を行うことなく電池を抜き取っ
た場合や、オフ操作を行っても書き込み動作が行われる
前や途中で電池を抜き取った場合には、ＮＶＲＡＭ３６
にデータが有効に書き込まれないが、ＳＲＡＭ３７には
時刻ｔ6 の直前までのデータが書き込まれている。従っ
て、次に時刻ｔ7 で電源をオンしたとき、ＮＶＲＡＭ３
６が読み出された後にＳＲＡＭ３７が読み出され、エラ
ーが無ければこのＳＲＡＭ３７からのデータがバッファ
ＲＡＭ２５ｃに書き込まれるから、有効なデータを使用
できる。
【００２５】次に、図４を参照しながら電源起動（オ
ン）時の動作を説明する。図４のＡのフローチャートの
ステップＳ１において、システム制御回路２５内のバッ
ファＲＡＭ２５ｃを初期化（例えばオールクリア）す
る。次のステップＳ２で、ＮＶＲＡＭ３６からデータを
読み出し、必要に応じてエラーチェック等を施し、バッ
ファＲＡＭ２５ｃに転送して書き込む。次のステップＳ
３で、ＳＲＡＭ３７からデータを読み出してバッファＲ
ＡＭ内の上記ブロックデータ書き込み領域とは別のテン
ポラリバッファエリアに書き込む。このデータを次のス
テップＳ４でエラーチェックし、ＯＫ（エラー無し）の
ときはステップＳ５に進んで、上記テンポラリバッファ
エリアに書き込まれたデータを上記ブロックデータ書き
込み領域の対応するアドレスに書き込んだ後、ステップ
Ｓ６のメイン処理に移行する。ステップＳ４でＮＧ（エ
ラー有り）と判別されたときは、ステップＳ５を通らず
にステップＳ６のメイン処理に移行する。なお、メイン
処理動作中には、図４のＢに示すように、一定時間周期
で、あるいはデータ変更がある毎に割込が入り、バッフ
ァＲＡＭ２５ｃからＳＲＡＭ３７へのデータ転送及び書
き込みがなされて、最新のデータに更新される。
ン）時の動作を説明する。図４のＡのフローチャートの
ステップＳ１において、システム制御回路２５内のバッ
ファＲＡＭ２５ｃを初期化（例えばオールクリア）す
る。次のステップＳ２で、ＮＶＲＡＭ３６からデータを
読み出し、必要に応じてエラーチェック等を施し、バッ
ファＲＡＭ２５ｃに転送して書き込む。次のステップＳ
３で、ＳＲＡＭ３７からデータを読み出してバッファＲ
ＡＭ内の上記ブロックデータ書き込み領域とは別のテン
ポラリバッファエリアに書き込む。このデータを次のス
テップＳ４でエラーチェックし、ＯＫ（エラー無し）の
ときはステップＳ５に進んで、上記テンポラリバッファ
エリアに書き込まれたデータを上記ブロックデータ書き
込み領域の対応するアドレスに書き込んだ後、ステップ
Ｓ６のメイン処理に移行する。ステップＳ４でＮＧ（エ
ラー有り）と判別されたときは、ステップＳ５を通らず
にステップＳ６のメイン処理に移行する。なお、メイン
処理動作中には、図４のＢに示すように、一定時間周期
で、あるいはデータ変更がある毎に割込が入り、バッフ
ァＲＡＭ２５ｃからＳＲＡＭ３７へのデータ転送及び書
き込みがなされて、最新のデータに更新される。
【００２６】次に、図５は、電源オフ時の動作の一例を
示している。この図５のステップＳ１１において、バッ
ファＲＡＭ２５ｃからＳＲＡＭ３７へのデータ転送及び
書き込みが行われ、次のステップＳ１２でバッファＲＡ
Ｍ２５ｃからＮＶＲＡＭ３６へのデータ転送及び書き込
みが行われる。次に、必要に応じてステップＳ１３でポ
ートオフ処理がなされた後、ステップＳ１４に進んで電
源（パワー）オフ処理が行われる。
示している。この図５のステップＳ１１において、バッ
ファＲＡＭ２５ｃからＳＲＡＭ３７へのデータ転送及び
書き込みが行われ、次のステップＳ１２でバッファＲＡ
Ｍ２５ｃからＮＶＲＡＭ３６へのデータ転送及び書き込
みが行われる。次に、必要に応じてステップＳ１３でポ
ートオフ処理がなされた後、ステップＳ１４に進んで電
源（パワー）オフ処理が行われる。
【００２７】以上の説明からも明らかなように、テープ
レコーダの電源が不用意に落とされたとき、例えばテー
プレコーダの電池を動作中等に抜かれた場合でも、機器
の最小限必要なデータがＳＲＡＭ３７に保持されるた
め、次に電源投入されたとき、正常なデータを使用する
ことができ、機器への悪影響を防止できる。また、ＳＲ
ＡＭ３７のバックアップ用電池４５が切れた場合には、
ＮＶＲＡＭ３６によりデータが保持されているため、電
源投入後の動作等に悪影響を及ぼす虞れがなく、機器故
障率を低下させることができる。
レコーダの電源が不用意に落とされたとき、例えばテー
プレコーダの電池を動作中等に抜かれた場合でも、機器
の最小限必要なデータがＳＲＡＭ３７に保持されるた
め、次に電源投入されたとき、正常なデータを使用する
ことができ、機器への悪影響を防止できる。また、ＳＲ
ＡＭ３７のバックアップ用電池４５が切れた場合には、
ＮＶＲＡＭ３６によりデータが保持されているため、電
源投入後の動作等に悪影響を及ぼす虞れがなく、機器故
障率を低下させることができる。
【００２８】なお、本発明は上記実施例のみに限定され
るものではなく、例えば、適用装置は小型回転ヘッド型
ＤＡＴに限定されず、種々の電子機器装置に適用でき、
特に小型ディスク再生装置や小型テープレコーダ等のよ
うな電池駆動タイプの小型電子機器装置に適用して好ま
しいものである。
るものではなく、例えば、適用装置は小型回転ヘッド型
ＤＡＴに限定されず、種々の電子機器装置に適用でき、
特に小型ディスク再生装置や小型テープレコーダ等のよ
うな電池駆動タイプの小型電子機器装置に適用して好ま
しいものである。
【００２９】
【発明の効果】以上の説明からも明らかなように、本発
明に係る電子機器装置によれば、電源オフ時に所要デー
タを書き込んで保持する不揮発性メモリ（ＮＶＲＡＭ）
と、上記所要データの一部が上記電源オフ時以外にも書
き込まれるスタティックメモリ（ＳＲＡＭ）と、このス
タティックメモリをバックアップするバックアップ電源
とを有しているため、電源オフの際の不揮発性メモリへ
のデータ書き込みが有効に行えない場合でもスタティッ
クメモリに保持されているデータを用いることができ、
次に電源投入されたとき、正常なデータを用いて正常な
動作を行わせることができる。
明に係る電子機器装置によれば、電源オフ時に所要デー
タを書き込んで保持する不揮発性メモリ（ＮＶＲＡＭ）
と、上記所要データの一部が上記電源オフ時以外にも書
き込まれるスタティックメモリ（ＳＲＡＭ）と、このス
タティックメモリをバックアップするバックアップ電源
とを有しているため、電源オフの際の不揮発性メモリへ
のデータ書き込みが有効に行えない場合でもスタティッ
クメモリに保持されているデータを用いることができ、
次に電源投入されたとき、正常なデータを用いて正常な
動作を行わせることができる。
【００３０】また、本発明に係る電子機器装置によれ
ば、上記スタティックメモリに書き込まれたデータにエ
ラーが検出されたときには上記不揮発性メモリの対応す
るデータを使用することにより、正常な動作を行わせる
ことができる。
ば、上記スタティックメモリに書き込まれたデータにエ
ラーが検出されたときには上記不揮発性メモリの対応す
るデータを使用することにより、正常な動作を行わせる
ことができる。
【図１】本発明に係る電子機器装置の一実施例となる小
型回転ヘッド型ディジタルオーディオテープレコーダ
（ＤＡＴ）の概略構成を示すブロック図である。
型回転ヘッド型ディジタルオーディオテープレコーダ
（ＤＡＴ）の概略構成を示すブロック図である。
【図２】上記実施例に用いられるスタティックメモリ
（ＳＲＡＭ）、不揮発性メモリ（ＮＶＲＡＭ）、及びバ
ッファＲＡＭのそれぞれのメモリマップの具体例を示す
図である。
（ＳＲＡＭ）、不揮発性メモリ（ＮＶＲＡＭ）、及びバ
ッファＲＡＭのそれぞれのメモリマップの具体例を示す
図である。
【図３】上記実施例の電源のオン、オフ動作に伴うデー
タの読み書き動作の具体例を示すタイムチャートであ
る。
タの読み書き動作の具体例を示すタイムチャートであ
る。
【図４】上記実施例の電源オン時の動作を説明するため
のフローチャートである。
のフローチャートである。
【図５】上記実施例の電源オフ時の動作を説明するため
のフローチャートである。
のフローチャートである。
２５・・・・・システム制御回路 ２５ｃ・・・・・バッファＲＡＭ ３０・・・・・スイッチ検出回路 ３６・・・・・ＮＶＲＡＭ（不揮発性メモリ） ３７・・・・・ＳＲＡＭ（スタティックメモリ） ４０・・・・・メインバッテリ ４１・・・・・電源回路 ４５・・・・・バックアップ用電池
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年４月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】乾電池や充電式電池等のメインバッテリ４
０からの電源は、いわゆるＤＣ−ＤＣコンバータ等より
成る電源回路４１に送られて電源ＶＤＤとして各回路部
等に供給されると共に、その一部が逆流防止用ダイオー
ド４３を介してＳＲＡＭ３７に供給されている。また、
ＳＲＡＭ３７には、例えばリチウム電池のようなバック
アップ用電池４５からの電源が逆流防止用ダイオード４
６を介して供給されるようになっている。
０からの電源は、いわゆるＤＣ−ＤＣコンバータ等より
成る電源回路４１に送られて電源ＶＤＤとして各回路部
等に供給されると共に、その一部が逆流防止用ダイオー
ド４３を介してＳＲＡＭ３７に供給されている。また、
ＳＲＡＭ３７には、例えばリチウム電池のようなバック
アップ用電池４５からの電源が逆流防止用ダイオード４
６を介して供給されるようになっている。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
Claims (2)
- 【請求項１】 電源オフ時に所要データを書き込んで保
持する不揮発性メモリと、 上記所要データの一部が上記電源オフ時以外にも書き込
まれるスタティックメモリと、 このスタティックメモリをバックアップするバックアッ
プ電源とを有することを特徴とする電子機器装置。 - 【請求項２】 上記スタティックメモリに書き込まれた
データにエラーが検出されたときには上記不揮発性メモ
リの対応するデータを使用することを特徴とする請求項
１記載の電子機器装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4024376A JPH05189326A (ja) | 1992-01-16 | 1992-01-16 | 電子機器装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4024376A JPH05189326A (ja) | 1992-01-16 | 1992-01-16 | 電子機器装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05189326A true JPH05189326A (ja) | 1993-07-30 |
Family
ID=12136476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4024376A Withdrawn JPH05189326A (ja) | 1992-01-16 | 1992-01-16 | 電子機器装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05189326A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003259475A (ja) * | 2002-02-27 | 2003-09-12 | Kenwood Corp | 無線ヘッドセット |
-
1992
- 1992-01-16 JP JP4024376A patent/JPH05189326A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003259475A (ja) * | 2002-02-27 | 2003-09-12 | Kenwood Corp | 無線ヘッドセット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277452B2 (ja) | メモリバックアップ装置、メモリバックアップ方法、および、音声・映像データ記録・再生装置 | |
| JPH02297770A (ja) | 光ディスク装置 | |
| JP2003317387A (ja) | 情報記録装置および記録媒体への情報記録方法 | |
| JPH05189326A (ja) | 電子機器装置 | |
| US20070064514A1 (en) | Control unit and portable terminal | |
| JPH05189837A (ja) | 電子機器装置 | |
| JPH1145105A (ja) | Ｃｎｃ装置のデータのバックアップ方式 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JP2859205B2 (ja) | 携帯型情報処理システムのフラッシュ・メモリのデータ記録装置及びデータ記録方法 | |
| JPH0744982A (ja) | データ記録再生装置及びデータ書込み制御方法 | |
| JPH09311827A (ja) | データバックアップ装置 | |
| JP3893304B2 (ja) | 更新システム及びそれを用いたナビゲーションシステム | |
| JP2001318829A (ja) | フラッシュメモリの書換制御装置、及び、フラッシュメモリの書換制御方法 | |
| JPS63106960A (ja) | 磁気デイスク制御装置 | |
| JP4488962B2 (ja) | 光ディスク再生装置の制御回路 | |
| JP2004095036A (ja) | 光ディスク再生装置及びその制御方法 | |
| JPH11282432A (ja) | 液晶表示装置及びこれを用いた計算機システム | |
| JP3053270B2 (ja) | 電源バックアップ方法及びその装置 | |
| KR100904431B1 (ko) | 기록매체의 데이터 재생장치 및 재생방법 | |
| JP2005063047A (ja) | Ｆａｔファイルシステム書換方法および装置 | |
| JPH05241674A (ja) | ポータブル電子機器 | |
| JPH0519883A (ja) | 電子機器 | |
| JPH06282384A (ja) | ディスクドライブの制御方式 | |
| JPH04268256A (ja) | 電子機器装置 | |
| JPH11222365A (ja) | エレベータ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |