JP2000090004A - メモリ管理テーブル作成方法及びメモリ装置 - Google Patents

メモリ管理テーブル作成方法及びメモリ装置

Info

Publication number
JP2000090004A
JP2000090004A JP10258216A JP25821698A JP2000090004A JP 2000090004 A JP2000090004 A JP 2000090004A JP 10258216 A JP10258216 A JP 10258216A JP 25821698 A JP25821698 A JP 25821698A JP 2000090004 A JP2000090004 A JP 2000090004A
Authority
JP
Japan
Prior art keywords
memory
management table
memory management
logical address
creation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10258216A
Other languages
English (en)
Other versions
JP3544476B2 (ja
Inventor
Shogo Shibazaki
省吾 柴崎
Takeshi Nagase
健 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25821698A priority Critical patent/JP3544476B2/ja
Priority to KR1020017003078A priority patent/KR100590150B1/ko
Priority to PCT/JP1999/002471 priority patent/WO2000016199A1/ja
Publication of JP2000090004A publication Critical patent/JP2000090004A/ja
Priority to US09/801,671 priority patent/US6625712B2/en
Application granted granted Critical
Publication of JP3544476B2 publication Critical patent/JP3544476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】本発明は、電源遮断時にもデータを保持する機
能を持つメモリを管理対象として、ホストの発行する論
理アドレスの指すデータの格納先となるメモリ域の識別
子情報を管理するメモリ管理テーブルの作成処理を司る
メモリ管理テーブル作成方法に関し、メモリ装置の立ち
上げ時間の短縮の実現を目的とする。 【解決手段】初期設定を行った後、メモリ管理テーブル
を作成せずに、直ちに、ホスト装置にビジー解除を通知
したり、メモリ管理テーブルの一部分だけを作成して、
ホスト装置にビジー解除を通知し、その後、ホスト装置
が処理要求を発行するまでの間、メモリ管理テーブルの
未作成部分を作成したり、ホスト装置が処理要求が発行
するときに、その処理要求で指定される論理アドレスの
指すメモリ管理テーブルの未作成部分を作成すること
で、メモリ管理テーブルを作成していくように構成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電源遮断時にもデ
ータを保持する機能を持つメモリを管理対象として、ホ
ストの発行する論理アドレスの指すデータの格納先とな
るメモリ域の識別子情報を管理するメモリ管理テーブル
の作成処理を司るメモリ管理テーブル作成方法と、その
メモリ管理テーブル作成方法を実装するメモリ装置とに
関し、特に、メモリ装置の立ち上げ時間の短縮を実現す
るとともに、それによりシステムが確実に正常動作に入
ることを実現するメモリ管理テーブル作成方法と、その
メモリ管理テーブル作成方法を実装するメモリ装置とに
関する。
【０００２】
【従来の技術】フラッシュメモリやＦＲＡＭやＥＥＰＲ
ＯＭといった不揮発性メモリや、バッテリでバックアッ
プされたＲＡＭなどのメモリを、メモリカードなどに搭
載する場合には、ホストの発行するアクセス要求を処理
するために、どの論理アドレスのデータがどの物理アド
レスに格納されているのかということを管理するメモリ
管理テーブルを作成していく必要がある。
【０００３】フラッシュメモリを具体例にして説明する
ならば、フラッシュメモリは、図２３に示すように、デ
ータ消去の単位となる例えば５１２個のブロックに分割
されており、そして、これらの各ブロックは、データの
格納単位となる例えば８個のセクタを持っている。各セ
クタに格納されるデータ（例えば５１２バイトで構成さ
れる）には、図２４に示すように、ホストの発行した論
理アドレスが付加されており、１つのブロックに格納さ
れるデータには、全て同一の論理アドレスが付加されて
いる。
【０００４】メモリ管理テーブルは、この論理アドレス
とブロック番号との対応関係を管理することで、論理ア
ドレスから物理アドレスへの変換処理を実行するために
用意されるものであり、フラッシュメモリが４個搭載さ
れる場合を具体例にして説明するならば、図２５や図２
６に示すようなデータ構造を持つ。
【０００５】図２５に示すメモリ管理テーブルについて
具体的に説明するならば、このメモリ管理テーブルは、
論理アドレス０，４・・・を持つデータはチップ番号０
のフラッシュメモリに格納され、論理アドレス１，５・
・・を持つデータはチップ番号１のフラッシュメモリに
格納され、論理アドレス２，６・・・を持つデータはチ
ップ番号２のフラッシュメモリに格納され、論理アドレ
ス３，７・・・を持つデータはチップ番号３のフラッシ
ュメモリに格納されるという規約を前提にして作成され
ており、チップ番号０のフラッシュメモリに対応付けら
れるテーブル部分で、論理アドレス０の格納先ブロック
番号、論理アドレス４の格納先ブロック番号、・・・を
管理し、チップ番号１のフラッシュメモリに対応付けら
れるテーブル部分で、論理アドレス１の格納先ブロック
番号、論理アドレス５の格納先ブロック番号、・・・を
管理し、チップ番号２のフラッシュメモリに対応付けら
れるテーブル部分で、論理アドレス２の格納先ブロック
番号、論理アドレス６の格納先ブロック番号、・・・を
管理し、チップ番号３のフラッシュメモリに対応付けら
れるテーブル部分で、論理アドレス３の格納先ブロック
番号、論理アドレス７の格納先ブロック番号、・・・を
管理するというデータ構造を持っている。
【０００６】このようなデータ構造を持つメモリ管理テ
ーブルに従って、ホストから論理アドレスを指定してア
クセス要求が発行されると、その論理アドレスの指すチ
ップ番号及びブロック番号を特定することで、アクセス
先となる物理アドレスを求めることができることにな
る。
【０００７】このメモリ管理テーブルは、フラッシュメ
モリのブロックに順番にアクセスして、データの格納さ
れているブロックのブロック番号を検出するとともに、
そのデータに付加されている論理アドレスを検出して、
その論理アドレスの指すメモリ管理テーブルのエントリ
ーに、検出したブロック番号を格納していくことで生成
されることになる。
【０００８】従来のメモリカードなどでは、不揮発性メ
モリやバッテリでバックアップされたメモリを搭載する
場合、メモリに電源を投入することでメモリを立ち上げ
るときに、内部レジスタに初期値を設定することで初期
設定を行うと、それに続けて、メモリにアクセスするこ
とでこのメモリ管理テーブルを作成するという構成を採
っていた。
【０００９】そして、このメモリ管理テーブルの作成を
完了した時点に、ホストへビジー解除を通知すること
で、ホストに対して処理要求を許可していくという構成
を採っていた。
【００１０】
【発明が解決しようとする課題】しかしながら、従来技
術のように、メモリを立ち上げるときに、メモリ管理テ
ーブルの作成を完了させてから、ホストへビジー解除を
通知するという構成を採っていると、メモリ管理テーブ
ルが完成するまでに時間がかかることから、ホストは、
なかなか処理に入れないという問題点があった。
【００１１】そして、ホストは、アクセス先のメモリカ
ードなどがなかなか立ち上がらないことで、メモリカー
ドなどにエラーが発生したと誤認識してしまうことが起
こるという問題点があった。
【００１２】本発明はかかる事情に鑑みてなされたもの
であって、電源遮断時にもデータを保持する機能を持つ
メモリを管理対象として、ホストの発行する論理アドレ
スの指すデータの格納先となるメモリ域の識別子情報を
管理するメモリ管理テーブルの作成処理を司るときにあ
って、メモリ装置の立ち上げ時間の短縮を実現するとと
もに、それによりシステムが確実に正常動作に入ること
を実現する新たなメモリ管理テーブル作成方法の提供
と、そのメモリ管理テーブル作成方法を実装する新たな
メモリ装置の提供とを目的とする。
【００１３】
【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明を具備するメモリ装置で
あって、電源遮断時にもデータを保持する機能を持つ１
つ又は複数のメモリ１０と、ホスト装置２の発行する処
理要求を受け取るＣＰＵ１１と、ＣＰＵ１１の指示に応
答してメモリ制御のコマンドを発行することでメモリ１
０を制御するコントローラ１２と、メモリ１０とＣＰＵ
１１とコントローラ１２との間を接続するバス１３とを
備えるもの、２はホスト装置であって、メモリ装置１に
対して処理要求を発行するものである。
【００１４】１４はメモリ管理テーブルであって、例え
ばＣＰＵ１１に展開されて、ホスト装置２の発行する論
理アドレスの指すデータの格納先となるメモリ域の識別
子情報を管理するもの、１５は作成手段であって、ＣＰ
Ｕ１１上で動作して、メモリ管理テーブル１４を作成す
るもの、１６は検出手段であって、ＣＰＵ１１上で動作
して、ホスト装置２から処理要求が発行されたのか否か
を検出するもの、１７は通知手段であって、ホスト装置
２に対してビジー状態の解除を通知するものである。
【００１５】このように構成される本発明のメモリ装置
１では、電源が投入されて初期設定が終了すると、通知
手段１７は、直ちに、ホスト装置２に対してビジー状態
の解除を通知し、それに続けて、作成手段１５は、メモ
リ管理テーブル１４の作成に入って、ホスト装置２から
処理要求が発行されるまでの間、メモリ域を単位にして
メモリ１０にアクセスすることで、メモリ域に格納され
るデータの持つ論理アドレスを取得して、その取得した
論理アドレスと、アクセスしたメモリ域の識別子情報と
からメモリ管理テーブル１４を作成していく。
【００１６】そして、メモリ管理テーブル１４に未作成
部分が残されているときには、その後、作成手段１５
は、ホスト装置２の発行する処理要求に対する処理を終
了することで、ホスト装置２に対してビジー解除を通知
した後、次の処理要求が発行されるまでの間、メモリ管
理テーブル１４の未作成部分を作成していったり、ホス
ト装置２の処理要求が発行されるときに、その処理要求
で指定される論理アドレスの割り付けられるメモリ１０
にアクセスすることで、メモリ管理テーブル１４の未作
成部分を作成していく。
【００１７】また、このように構成される本発明のメモ
リ装置１では、電源が投入されて初期設定が終了する
と、作成手段１５は、メモリ管理テーブル１４の一部分
の作成に入って、メモリ域を単位にしてメモリ１０にア
クセスすることで、メモリ域に格納されるデータの持つ
論理アドレスを取得して、その取得した論理アドレス
と、アクセスしたメモリ域の識別子情報とからメモリ管
理テーブル１４の一部分を作成する。このとき、作成手
段１５は、アクセスするメモリ域の数に制限を課するこ
とで、作成するメモリ管理テーブル部分を決定したり、
アクセスする時間に制限を課することで、作成するメモ
リ管理テーブル部分を決定していく。
【００１８】作成手段１５がメモリ管理テーブル１４の
一部分を作成すると、通知手段１７は、ホスト装置２に
対してビジー状態の解除を通知し、それに続けて、作成
手段１５は、メモリ管理テーブル１４の残りの部分の作
成に入って、ホスト装置２が処理要求を発行するまでの
間、メモリ域を単位にしてメモリ１０にアクセスするこ
とで、メモリ域に格納されるデータの持つ論理アドレス
を取得して、その取得した論理アドレスと、アクセスし
たメモリ域の識別子情報とからメモリ管理テーブル１４
を作成していく。
【００１９】そして、メモリ管理テーブル１４に未作成
部分が残されているときには、その後、作成手段１５
は、ホスト装置２の発行する処理要求に対する処理を終
了することで、ホスト装置２に対してビジー解除を通知
した後、次の処理要求が発行されるまでの間、メモリ管
理テーブル１４の未作成部分を作成していったり、ホス
ト装置２の処理要求が発行されるときに、その処理要求
で指定される論理アドレスの割り付けられるメモリ１０
にアクセスすることで、メモリ管理テーブル１４の未作
成部分を作成していく。
【００２０】また、このように構成される本発明のメモ
リ装置１では、電源が投入されて初期設定が終了する
と、通知手段１７は、直ちに、ホスト装置２に対してビ
ジー状態の解除を通知し、その後、作成手段１５は、ホ
スト装置２から処理要求が発行されるときに、メモリ管
理テーブル１４の未作成部分の作成に入って、メモリ域
を単位にして、その処理要求で指定される論理アドレス
の割り付けられるメモリ１０にアクセスすることで、メ
モリ域に格納されるデータの持つ論理アドレスを取得し
て、その取得した論理アドレスと、アクセスしたメモリ
域の識別子情報とからメモリ管理テーブル１４の未作成
部分を作成していく。
【００２１】このとき、作成手段１５は、処理要求で指
定される論理アドレスの割り付けられるメモリ１０の持
つ全メモリ域へのアクセスを終了するときに、メモリ管
理テーブル１４の未作成部分の作成を中断したり、処理
要求で指定される論理アドレスを持つメモリ域へのアク
セスを検出するときに、メモリ管理テーブル１４の未作
成部分の作成を中断したり、処理要求で指定される論理
アドレスを持つメモリ域へのアクセスを検出した後、ア
クセスするメモリ域の数に制限を課することで、メモリ
管理テーブル１４の未作成部分の作成を中断したり、処
理要求で指定される論理アドレスを持つメモリ域へのア
クセスを検出した後、アクセスする時間に制限を課する
ことで、メモリ管理テーブル１４の未作成部分の作成を
中断していく。
【００２２】また、このように構成される本発明のメモ
リ装置１では、電源が投入されて初期設定が終了する
と、作成手段１５は、メモリ管理テーブル１４の一部分
の作成に入って、メモリ域を単位にしてメモリ１０にア
クセスすることで、メモリ域に格納されるデータの持つ
論理アドレスを取得して、その取得した論理アドレス
と、アクセスしたメモリ域の識別子情報とからメモリ管
理テーブル１４の一部分を作成する。このとき、作成手
段１５は、アクセスするメモリ域の数に制限を課するこ
とで、作成するメモリ管理テーブル部分を決定したり、
アクセスする時間に制限を課することで、作成するメモ
リ管理テーブル部分を決定していく。
【００２３】作成手段１５がメモリ管理テーブル１４の
一部分を作成すると、通知手段１７は、ホスト装置２に
対してビジー状態の解除を通知し、その後、作成手段１
５は、ホスト装置２から処理要求が発行されるときに、
メモリ管理テーブル１４の未作成部分の作成に入って、
メモリ域を単位にして、その処理要求で指定される論理
アドレスの割り付けられるメモリ１０にアクセスするこ
とで、メモリ域に格納されるデータの持つ論理アドレス
を取得して、その取得した論理アドレスと、アクセスし
たメモリ域の識別子情報とからメモリ管理テーブル１４
の未作成部分を作成していく。
【００２４】このとき、作成手段１５は、処理要求で指
定される論理アドレスの割り付けられるメモリ１０の持
つ全メモリ域へのアクセスを終了するときに、メモリ管
理テーブル１４の未作成部分の作成を中断したり、処理
要求で指定される論理アドレスを持つメモリ域へのアク
セスを検出するときに、メモリ管理テーブル１４の未作
成部分の作成を中断したり、処理要求で指定される論理
アドレスを持つメモリ域へのアクセスを検出した後、ア
クセスするメモリ域の数に制限を課することで、メモリ
管理テーブル１４の未作成部分の作成を中断したり、処
理要求で指定される論理アドレスを持つメモリ域へのア
クセスを検出した後、アクセスする時間に制限を課する
ことで、メモリ管理テーブル１４の未作成部分の作成を
中断していく。
【００２５】このように、本発明のメモリ装置１では、
従来技術のように、初期設定を行った後、メモリ管理テ
ーブル１４を完成させてからホスト装置２にビジー解除
を通知するという構成を採るのではなくて、メモリ管理
テーブル１４を作成せずに、直ちに、ホスト装置２にビ
ジー解除を通知したり、メモリ管理テーブル１４の一部
分だけを作成して、ホスト装置２にビジー解除を通知
し、その後、ホスト装置２が処理要求を発行するまでの
間、メモリ管理テーブル１４の未作成部分を作成した
り、ホスト装置２が処理要求が発行するときに、その処
理要求で指定される論理アドレスの指すメモリ管理テー
ブル１４の未作成部分を作成することで、メモリ管理テ
ーブル１４を作成するという構成を採ることから、ホス
ト装置２は、メモリ装置１が起動された後、迅速に処理
に入れるようになる。
【００２６】そして、ホスト装置２は、迅速にメモリ装
置１が正常であることを認識できることで、メモリ装置
１にエラーが発生しているという誤認識を起こすことな
く、処理に入れるようになる。
【００２７】
【発明の実施の形態】以下、実施の形態に従って本発明
を詳細に説明する。図２に、本発明の適用されるメモリ
カード１ａを図示する。
【００２８】このメモリカード１ａは、パーソナルコン
ピュータ２ａの持つスロットに着脱自在に装着され、複
数のフラッシュメモリ２０（１つしか搭載されないこと
もある）を搭載して、パーソナルコンピュータ２ａの発
行するアクセス要求に応答して、このフラッシュメモリ
２０へのアクセス処理を実行するものであり、この処理
を実現するために、フラッシュメモリ２０の他に、ＲＯ
Ｍ２２及びＳＲＡＭ領域２３を持つＣＰＵ２１、フラッ
シュコントローラ２４、ホストコントローラ２５、バッ
ファ２６、ＲＡＭ２７などを備えるとともに、それらを
接続する共通バス２８を備えている。
【００２９】このＲＯＭ２２には、フラッシュメモリ２
０へのアクセスを実現するプログラムが格納されてお
り、ＣＰＵ２１は、パーソナルコンピュータ２ａがアク
セス要求を発行するときに、そのプログラムに従って、
フラッシュコントローラ２４に対してアクセス指示を発
行することで、フラッシュメモリ２０へのアクセスを実
行する処理を行う。
【００３０】更に詳細に説明するならば、先頭のフラッ
シュメモリ２０には、搭載されるフラッシュメモリ２０
の個数などの構成情報が格納されているので、ＣＰＵ２
１は、メモリカード１ａの起動時に、ＲＯＭ２２に格納
されるプログラムに従って、フラッシュメモリ２０に記
録される１チップ当たりのメモリ容量とその構成情報と
を読み出すことで全メモリ容量を特定して、それをパー
ソナルコンピュータ２ａに通知したり、通常の動作時
に、パーソナルコンピュータ２ａがアドレスを指定して
アクセス要求を発行すると、ＲＯＭ２２に格納されるプ
ログラムに従って、その１チップ当たりのメモリ容量か
ら、アクセス先となるフラッシュメモリ２０のチップ番
号を特定して、そのチップ番号の指すフラッシュメモリ
２０をイネーブル化しつつ、フラッシュコントローラ２
４に対してアクセス指示を発行することで、フラッシュ
メモリ２０へのアクセスを実行するなどの処理を行う。
【００３１】フラッシュコントローラ２４は、ＣＰＵ２
１からフラッシュメモリ２０へのアクセス指示が発行さ
れるときに、フラッシュメモリ２０にコマンドを発行す
ることで、フラッシュメモリ２０へのアクセスを実行す
る。ホストコントローラ２５は、パーソナルコンピュー
タ２ａとの間のインタフェース処理を実行する。バッフ
ァ２６は、フラッシュメモリ２０に書き込むデータや、
フラッシュメモリ２０から読み出したデータを格納す
る。ＲＡＭ２７は、ＣＰＵ２１の作業用メモリなどに用
いられる。
【００３２】ＣＰＵ２１の持つＳＲＡＭ領域２３には、
図２５に示したようなデータ構造を持つメモリ管理テー
ブル２３０（図１に示したメモリ管理テーブル１４に相
当する）が展開されるとともに、フラッシュメモリ２０
の各ブロックにデータが格納されているのか否かを管理
する図３に示すようなデータ構造を持つデータ格納管理
テーブル２３１が展開されている。
【００３３】以下説明の便宜上、フラッシュメモリ２０
として、図２３及び図２４に説明したものを想定すると
ともに、メモリ管理テーブル２３０として、図２５に説
明したものを想定する。
【００３４】すなわち、メモリカード１ａの備えるフラ
ッシュメモリ２０は、図２３に示すように、データ消去
の単位となる５１２個のブロックに分割されており、こ
れらの各ブロックは、データの格納単位となる８個のセ
クタを持っている。そして、各セクタは、図２４に示す
ように、５２８バイトの領域を有しており、５１２バイ
トのデータと、そのデータの持つ論理アドレスとを格納
する。
【００３５】また、ＳＲＡＭ領域２３に展開されるメモ
リ管理テーブル２３０は、図２５に示すように、チップ
番号０のフラッシュメモリに対応付けられるテーブル部
分で、論理アドレス０の格納先ブロック番号、論理アド
レス４の格納先ブロック番号、・・・を管理し、チップ
番号１のフラッシュメモリに対応付けられるテーブル部
分で、論理アドレス１の格納先ブロック番号、論理アド
レス５の格納先ブロック番号、・・・を管理し、チップ
番号２のフラッシュメモリに対応付けられるテーブル部
分で、論理アドレス２の格納先ブロック番号、論理アド
レス６の格納先ブロック番号、・・・を管理し、チップ
番号３のフラッシュメモリに対応付けられるテーブル部
分で、論理アドレス３の格納先ブロック番号、論理アド
レス７の格納先ブロック番号、・・・を管理している。
【００３６】このメモリ管理テーブル２３０は、図４に
示すように、２バイトの領域を有しており、１５ビット
で表されるブロック番号と、そのエントリーが空いてい
るときに“１”を表示し、そのエントリーが使用中ある
いは未作成のときに“０”を表示する最上位ビット（以
下、ｐビットと称する）とを格納する。
【００３７】ここで、このｐビットが“０”で、そのエ
ントリーが使用中のときには、そのエントリーに正規の
ブロック番号が登録されることになるが、そのエントリ
ーが未作成のときには、そのエントリーにあり得ない非
正規のブロック番号が登録されることになる。なお、こ
のメモリ管理テーブル２３０は、メモリカード１ａの電
源投入時に、未作成の状態に初期化されることになる。
【００３８】図１で説明したように、本発明では、初期
設定を行った後、メモリ管理テーブル２３０を完成させ
てからパーソナルコンピュータ２ａにビジー解除を通知
するのではなくて、メモリ管理テーブル２３０を作成せ
ずに、直ちに、パーソナルコンピュータ２ａにビジー解
除を通知したり、メモリ管理テーブル２３０の一部分だ
けを作成して、パーソナルコンピュータ２ａにビジー解
除を通知し、その後、メモリ管理テーブル２３０の未作
成部分を作成していくように処理する構成を採ってい
る。
【００３９】このメモリ管理テーブル２３０の未作成部
分の作成処理は、パーソナルコンピュータ２ａから処理
要求が発行されない間に実行したり、パーソナルコンピ
ュータ２ａがアクセス要求が発行するときにそれと同期
して実行する構成を採っている。
【００４０】メモリ管理テーブル２３０の全体的な作成
処理の実施例の説明に入る前に、図５ないし図７に示す
処理フローに従って、このメモリ管理テーブル２３０の
未作成部分の作成処理について説明する。
【００４１】すなわち、前者の構成に従って、メモリ管
理テーブル２３０の未作成部分の作成処理を行うときに
は、初期化を実行してパーソナルコンピュータ２ａにビ
ジー状態の解除を通知したり、パーソナルコンピュータ
２ａの処理要求に応答して処理を行って、その処理の終
了に同期してパーソナルコンピュータ２ａにビジー状態
の解除を通知すると、ＣＰＵ２１は、ＲＯＭ２２に格納
されるプログラムに従って、図５の処理フローに示すよ
うに、先ず最初に、ステップ１で、未処理のフラッシュ
メモリ２０のブロックから、規定の順番に従ってブロッ
クを１つ選択する。例えば、若いチップ番号のフラッシ
ュメモリ２０からの順番に従いつつ、先頭ブロックから
の順番に従って未処理のブロックを１つ選択するのであ
る。
【００４２】続いて、ステップ２で、そのブロックに格
納される論理アドレス（但し、データがないときには、
論理アドレスも書き込まれていない）を取得して、その
論理アドレスの指すメモリ管理テーブル２３０のエント
リーに、そのブロックのブロック番号を書き込むととも
に、ｐビットに使用中を表示する“０”を書き込む（但
し、初期値として未作成を表示する“０”が書き込まれ
ているので、実際にはｐビットに対しての書き込み処理
は行わない）ことで、そのエントリー部分のテーブルを
作成する。
【００４３】続いて、ステップ３で、１つのフラッシュ
メモリ２０の持つ全ブロックの選択を終了したのか否か
を判断して、全ブロックの選択を終了したことを判断す
るときには、ステップ４に進んで、そのフラッシュメモ
リ２０に書き込まれていない論理アドレスの指すメモリ
管理テーブル２３０のエントリーのｐビットに、空きを
示す“１”を書き込む。一方、ステップ３で、１つのフ
ラッシュメモリ２０の持つ全ブロックの選択を終了して
いないことを判断するときには、このステップ４の処理
は行わない。
【００４４】続いて、ステップ５で、全フラッシュメモ
リ２０の持つ全ブロックの選択を終了したのか否かを判
断して、選択の終了を判断するときには、処理を終了
し、選択の終了を判断しないときには、ステップ６に進
んで、パーソナルコンピュータ２ａから処理要求が発行
されたのか否かを判断して、処理要求が発行されていな
いことを判断するときには、ステップ１に戻ってテーブ
ル作成処理を続行し、処理要求が発行されたことを判断
するときには、後の処理のためにどこまでのテーブル作
成処理を行ったのかを記録してから、処理を終了する。
【００４５】このようにして、ＣＰＵ２１は、図５の処
理フローを実行することで、パーソナルコンピュータ２
ａから処理要求が発行されない間、メモリ管理テーブル
２３０の未作成部分を作成していくように処理するので
ある。
【００４６】また、後者の構成に従って、メモリ管理テ
ーブル２３０の未作成部分の作成処理を行うときには、
パーソナルコンピュータ２ａがアクセス要求（フラッシ
ュメモリ２０に対するアクセスを指示する処理要求であ
り、論理アドレスが指定されることになる）が発行する
と、ＣＰＵ２１は、ＲＯＭ２２に格納されるプログラム
に従って、図６及び図７の処理フローに示すように、先
ず最初に、ステップ１で、アクセス要求で指定される論
理アドレスの指すメモリ管理テーブル２３０の管理デー
タ（ブロック番号／ｐビット）を読み出す。例えば、論
理アドレス８が発行されるときには、図２５に示すメモ
リ管理テーブル２３０に従って、チップ番号０及び行２
の指すメモリ管理テーブル２３０のエントリーに格納さ
れる管理データを読み出すのである。
【００４７】続いて、ステップ２で、読み出したｐビッ
トが“１”を表示しているのか否かを判断して、“１”
を表示していることを判断するとき、すなわち、発行さ
れた論理アドレスの指すメモリ管理テーブル２３０のエ
ントリーが空いていることを判断するときには、ステッ
プ３に進んで、アクセス要求でライトコマンドが発行さ
れたのか否かを判断する。
【００４８】この判断処理に従って、ライトコマンドが
発行されたことを判断するときには、ステップ４に進ん
で、データ格納管理テーブル２３１を参照することで、
発行された論理アドレスの割り付けられるフラッシュメ
モリ２０の持つ空きブロックを探し出して、そのブロッ
クにライトデータを書き込む。例えば、論理アドレス８
が発行されるときには、チップ番号０のフラッシュメモ
リ２０の持つ空きブロックを探し出して、その空きブロ
ックにライトデータを書き込むのである。そして、続く
ステップ５で、発行された論理アドレスの指すメモリ管
理テーブル２３０のエントリーに、データ格納先のブロ
ック番号を書き込むとともに、ｐビットに、使用中を示
す“０”を書き込んで処理を終了する。
【００４９】一方、ステップ３の判断処理に従って、発
行されたコマンドがライトコマンドでないことを判断す
るときには、ステップ６に進んで、そのコマンドに応じ
た処理を実行する。この処理ルートを経由してステップ
６に入る場合、リードコマンドが発行されるときには、
データがないことを示すコードをパーソナルコンピュー
タ２ａに転送する処理を行い、消去コマンドが発行され
るときには、既に消去されているので、処理終了を示す
コードをパーソナルコンピュータ２ａに転送する処理を
行う。
【００５０】一方、ステップ２でｐビットが“１”を表
示していないことを判断するとき、すなわち、発行され
た論理アドレスの指すメモリ管理テーブル２３０のエン
トリーが使用中か未作成のどちらかであることを判断す
るときには、ステップ７（図７の処理フロー）に進ん
で、そのエントリーに正規のブロック番号が登録されて
いるのか否かを判断する。この判断処理に従って、発行
された論理アドレスの指すメモリ管理テーブル２３０の
エントリーに正規のブロック番号が登録されていること
を判断するとき、すなわち、そのエントリーが使用中で
あることを判断するときには、ステップ３に進んで、上
述した処理を行う。ここで、フラッシュメモリ２０は上
書きできないので、ライトコマンドが発行されるときに
は、発行された論理アドレスの割り付けられるフラッシ
ュメモリ２０の持つ空きブロックを探し出して、その空
きブロックにライトデータを書き込むとともに、そのラ
イトデータにより更新される古いデータを消去する処理
を行う。
【００５１】なお、この処理ルートを経由するときに
は、ｐビットは既に“０”を表示しているので、ステッ
プ５ではｐビットに“０”を書き込むことは行わない。
また、ステップ６では、リードコマンドが発行されると
きには、発行された論理アドレスの割り付けられるフラ
ッシュメモリ２０から、ステップ７で取得したブロック
番号の指すデータを読み出してパーソナルコンピュータ
２ａに転送する処理を行い、消去コマンドが発行される
ときには、そのデータを消去するとともに、ｐビットに
“１”を書き込む処理を行う。
【００５２】一方、ステップ７の判断処理に従って、発
行された論理アドレスの指すメモリ管理テーブル２３０
のエントリーに正規のブロック番号が登録されていない
ことを判断するとき、すなわち、そのエントリーが未作
成であることを判断するときには、ステップ８に進ん
で、発行された論理アドレスの割り付けられるフラッシ
ュメモリ２０の持つブロックを規定の順番（例えば先頭
からの順番）に従って１つ選択する。
【００５３】続いて、ステップ９で、ステップ８の選択
処理に従ってブロックを選択できたのか否かを判断し
て、ブロックを選択できたことを判断するときには、ス
テップ１０に進んで、そのブロックに格納される論理ア
ドレス（但し、データがないときには、論理アドレスも
書き込まれていない）を取得して、その論理アドレスの
指すメモリ管理テーブル２３０のエントリーに、そのブ
ロックのブロック番号を書き込むとともに、ｐビットに
使用中を表示する“０”を書き込む（但し、初期値とし
て未作成を表示する“０”が書き込まれているので、実
際にはｐビットに対しての書き込み処理は行わない）こ
とで、そのエントリー部分のテーブルを作成してから、
ステップ８に戻っていく。
【００５４】一方、ステップ９で、ステップ８の選択処
理に従ってブロックを選択できないことを判断すると
き、すなわち、発行された論理アドレスの割り付けられ
るフラッシュメモリ２０の持つ全ブロックを選択したこ
とを判断するときには、ステップ１１に進んで、そのフ
ラッシュメモリ２０に書き込まれていない論理アドレス
の指すメモリ管理テーブル２３０のエントリーのｐビッ
トに、空きを示す“１”を書き込む。
【００５５】続いて、ステップ１２で、ステップ１０で
取得した論理アドレスに、発行された論理アドレスがあ
るのか否かを判断して、発行された論理アドレスがある
ことを判断するときには、ステップ３に進んで、上述し
た処理を行う。このときには、発行された論理アドレス
の指すメモリ管理テーブル２３０のエントリーに正規の
ブロック番号が格納された状態となるので、ステップ３
以降の処理では、ステップ７を経由してステップ３の処
理に入るときと同じ処理を行うことになる。
【００５６】一方、ステップ１２の判断処理で、ステッ
プ１０で取得した論理アドレスに、発行された論理アド
レスがないことを判断するときには、ステップ３に進ん
で、上述した処理を行う。このときには、発行された論
理アドレスの指すメモリ管理テーブル２３０のエントリ
ーが空いていることになるので、ステップ３以降の処理
では、ステップ２を経由してステップ３の処理に入ると
きと同じ処理を行うことになる。
【００５７】このようにして、ＣＰＵ２１は、図６及び
図７の処理フローを実行することで、パーソナルコンピ
ュータ２ａからアクセス要求が発行されると、そのアク
セス要求で指定される論理アドレスを使って、メモリ管
理テーブル２３０の未作成部分を作成していくように処
理するのである。
【００５８】この図６及び図７の処理フローでは、パー
ソナルコンピュータ２ａがアクセス要求を発行するとき
に、そのアクセス要求で指定される論理アドレスの指す
メモリ管理テーブル２３０のエントリーが未作成である
ときには、その論理アドレスの割り付けられるフラッシ
ュメモリ２０の持つ全ブロックをサーチして、メモリ管
理テーブル２３０を作成していくという構成を採った
が、図７の処理フローに代えて図８の処理フローを実行
することで、その論理アドレスを持つデータが検索され
た時点で、そのサーチを打ち切ってメモリ管理テーブル
２３０の作成を中断していくという構成を採ることも可
能である。
【００５９】更に、このとき、図９（ａ）に示すよう
に、その論理アドレスを持つデータが検索された時点か
ら、規定の数のブロックまでサーチを続けて、それが終
了する時点でメモリ管理テーブル２３０の作成を中断し
ていくという構成を採ったり、図９（ｂ）に示すよう
に、その論理アドレスを持つデータが検索された時点か
ら、規定時間の間だけサーチを続けて、それが終了する
時点でメモリ管理テーブル２３０の作成を中断していく
という構成を採ることも可能である。
【００６０】ここで、アクセス要求で指定される論理ア
ドレスの指すメモリ管理テーブル２３０のエントリーが
未作成であるときに、その論理アドレスの割り付けられ
るフラッシュメモリ２０の持つ全ブロックをサーチする
という方法を採ると、そのフラッシュメモリ２０を再び
サーチする必要がないという利点が得られる。一方、ア
クセス要求で指定される論理アドレスの指すメモリ管理
テーブル２３０のエントリーが未作成であるときに、そ
の論理アドレスを持つデータが検索された時点で、その
サーチを打ち切るという方法を採ると、アクセス要求に
対して迅速に応答できるという利点が得られる。
【００６１】次に、メモリ管理テーブル２３０の全体的
な作成処理の実施例について説明する。図１０に、メモ
リ管理テーブル２３０の作成処理の処理フローの一実施
例を図示する。
【００６２】この処理フローでは、図１１に示すよう
に、初期設定を終了すると、パーソナルコンピュータ２
ａに対して直ちにビジー解除を通知してから、メモリ管
理テーブル２３０の作成処理に入って、パーソナルコン
ピュータ２ａから立ち上げに必要となる処理要求が発行
されると、その作成処理を一時停止して、その処理要求
に対する処理を行ってパーソナルコンピュータ２ａに対
してビジー解除を通知した後、メモリ管理テーブル２３
０が完成されていないときには、パーソナルコンピュー
タ２ａから次の処理要求が発行されるまでの間、メモリ
管理テーブル２３０の作成を続行していくことで、メモ
リ管理テーブル２３０を作成するという構成を採ってい
る。
【００６３】すなわち、ＣＰＵ２１は、メモリカード１
ａに電源が投入されることで立ち上げられると、ＲＯＭ
２２に格納されるプログラムに従って、図１０の処理フ
ローに示すように、先ず最初に、ステップ１で、パーソ
ナルコンピュータ２ａに対してビジーを通知し、続くス
テップ２で、内部の各レジスタに初期値を設定すること
で初期化処理を行い、その初期化処理を終了すると、続
くステップ３で、パーソナルコンピュータ２ａに対して
ビジー解除を通知する。
【００６４】続いて、ステップ４で、メモリ管理テーブ
ル２３０の作成に入って、図５の処理フローで説明した
ように、フラッシュメモリ２０の格納データにアクセス
することでメモリ管理テーブル２３０を作成し、続くス
テップ５で、パーソナルコンピュータ２ａからコマンド
や割り込みが発行されることが検出されるまでの間、そ
の作成処理を続けていく。
【００６５】続いて、ステップ５で、パーソナルコンピ
ュータ２ａからコマンドや割り込みが発行（この時点で
発行される処理要求は、立ち上げに関するもので、メモ
リ管理テーブル２３０を使用するアクセス要求ではな
い）されることが検出されると、ステップ６に進んで、
パーソナルコンピュータ２ａに対してビジーを通知し、
続くステップ７で、メモリ管理テーブル２３０が作成中
であるのか否かを判断して、作成中であることを判断す
るときには、ステップ８に進んで、メモリ管理テーブル
２３０の作成を一時停止する。
【００６６】続いて、ステップ９で、パーソナルコンピ
ュータ２ａの発行したコマンドや割り込みに対する処理
を行い、その処理を終了すると、続くステップ１０で、
パーソナルコンピュータ２ａに対してビジー解除を通知
し、続くステップ１１で、メモリ管理テーブル２３０が
作成中であるのか否かを判断して、作成中でないことを
判断するときには、直ちにステップ５に戻り、作成中で
あることを判断するときには、ステップ１２に進んで、
メモリ管理テーブル２３０の作成を再開してから、ステ
ップ５に戻っていく。
【００６７】このようにして、図１０の処理フローで
は、初期設定を終了すると、メモリ管理テーブル２３０
の作成に入らずに、パーソナルコンピュータ２ａに対し
て直ちにビジー解除を通知して、その後、パーソナルコ
ンピュータ２ａが処理要求を発行してこない間、メモリ
管理テーブル２３０を作成していくように処理するので
ある。
【００６８】図１２及び図１３に、メモリ管理テーブル
２３０の作成処理の処理フローの他の実施例を図示す
る。この処理フローでは、図１４に示すように、初期設
定を終了すると、メモリ管理テーブル２３０を一部作成
した後、パーソナルコンピュータ２ａに対してビジー解
除を通知し、それに続けて、メモリ管理テーブル２３０
の作成を再開して、パーソナルコンピュータ２ａから立
ち上げに必要となる処理要求が発行されると、その作成
処理を一時停止し、その処理要求に対する処理を行って
パーソナルコンピュータ２ａに対してビジー解除を通知
した後、メモリ管理テーブル２３０が完成されていない
ときには、パーソナルコンピュータ２ａから次の処理要
求が発行されるまでの間、メモリ管理テーブル２３０の
作成を続行していくことで、メモリ管理テーブル２３０
を作成するという構成を採っている。
【００６９】すなわち、ＣＰＵ２１は、メモリカード１
ａに電源が投入されることで立ち上げられると、ＲＯＭ
２２に格納されるプログラムに従って、図１２及び図１
３の処理フローに示すように、先ず最初に、ステップ１
で、パーソナルコンピュータ２ａに対してビジーを通知
し、続くステップ２で、内部の各レジスタに初期値を設
定することで初期化処理を行い、その初期化処理を終了
すると、続いて、ステップ３で、メモリ管理テーブル２
３０の作成を開始し、続くステップ４で、その作成を一
時停止することで、メモリ管理テーブル２３０を一部作
成する。
【００７０】続いて、ステップ５で、パーソナルコンピ
ュータ２ａに対してビジー解除を通知し、続くステップ
６で、メモリ管理テーブル２３０の作成を再開して、続
くステップ７で、パーソナルコンピュータ２ａからコマ
ンドや割り込みが発行されることが検出されるまでの
間、その作成処理を続けていく。
【００７１】続いて、ステップ７で、パーソナルコンピ
ュータ２ａからコマンドや割り込みが発行（この時点で
発行される処理要求は、立ち上げに関するもので、メモ
リ管理テーブル２３０を使用するアクセス要求ではな
い）されることが検出されると、ステップ８に進んで、
パーソナルコンピュータ２ａに対してビジーを通知し、
続くステップ９で、メモリ管理テーブル２３０が作成中
であるのか否かを判断して、作成中であることを判断す
るときには、ステップ１０に進んで、メモリ管理テーブ
ル２３０の作成を一時停止する。
【００７２】続いて、ステップ１１で、パーソナルコン
ピュータ２ａの発行したコマンドや割り込みに対する処
理を行い、その処理を終了すると、続くステップ１２
（図１３の処理フロー）で、パーソナルコンピュータ２
ａに対してビジー解除を通知し、続くステップ１３で、
メモリ管理テーブル２３０が作成中であるのか否かを判
断して、作成中でないことを判断するときには、直ちに
ステップ７に戻り、作成中であることを判断するときに
は、ステップ１４に進んで、メモリ管理テーブル２３０
の作成を再開してから、ステップ７に戻っていく。
【００７３】このようにして、図１２及び図１３の処理
フローでは、初期設定を終了すると、メモリ管理テーブ
ル２３０の一部分を作成した後、パーソナルコンピュー
タ２ａに対してビジー解除を通知して、その後、パーソ
ナルコンピュータ２ａが処理要求を発行してこない間、
メモリ管理テーブル２３０の作成を再開してメモリ管理
テーブル２３０を作成していくように処理するのであ
る。
【００７４】このメモリ管理テーブル２３０の一部分の
作成処理は、図１５の処理フローに示すように、テーブ
ルの作成時にアクセスするフラッシュメモリ２０のブロ
ック数に制限を加えることで実現したり、図１６の処理
フローに示すように、テーブルの作成時にアクセスする
フラッシュメモリ２０へのアクセス時間に制限を加える
ことで実現することになる。
【００７５】図１２及び図１３の処理フローでは、図１
４に示すように、初期設定を終了すると、メモリ管理テ
ーブル２３０の一部分を作成し、それに続けて、パーソ
ナルコンピュータ２ａに対してビジー解除を通知した
後、パーソナルコンピュータ２ａが処理要求を発行して
こない間、メモリ管理テーブル２３０の作成を再開して
いくという構成を採ったが、図１７に示すように、パー
ソナルコンピュータ２ａが論理アドレスを指定してアク
セス要求（メモリ管理テーブル２３０を参照する必要の
ある処理要求）を発行するときに、図６及び図７の処理
フローで説明したように、それと同期をとって、メモリ
管理テーブル２３０の作成を再開していくという構成を
採ることも可能である。
【００７６】このとき作成するメモリ管理テーブル２３
０の一部分は、パーソナルコンピュータ２ａが最初に発
行してくるアクセス要求で指定される論理アドレス（通
常、小さな論理アドレス）に対応付けられる部分を作成
していくことが好ましい。そのようにすれば、パーソナ
ルコンピュータ２ａが最初に発行してくるアクセス要求
に対して、メモリ管理テーブル２３０が用意されている
ことになるからである。
【００７７】図１８ないし図２１に、この構成を採ると
きに実行する処理フローの一実施例を図示する。この図
１８に示す処理フローに従うときには、ＣＰＵ２１は、
先ず最初に、ステップ１で、アクセス要求で指定された
論理アドレスの指すメモリ管理テーブル２３０のエント
リーに、データが登録されているのか否かを判断して、
登録されていることを判断するときには、図６及び図７
の処理フローでも説明したように、メモリ管理テーブル
２３０の作成処理を行うことなく、直ちに、ステップ７
に進んで、発行されたコマンドに対する処理を実行す
る。
【００７８】図２５に示すメモリ管理テーブル２３０を
具体例にして説明するならば、例えば、論理アドレス８
が発行されるときには、チップ番号０及び行２の指すメ
モリ管理テーブル２３０のエントリーに、データが登録
されているのか否かを判断して、登録されていることを
判断するときには、直ちに、ステップ７に進んで、発行
されたコマンドに対する処理を実行するのである。
【００７９】一方、ステップ１で、データが登録されて
いないことを判断するときには、ステップ２に進んで、
発行された論理アドレスの割り付けられるフラッシュメ
モリ２０を特定する。図２５に示すメモリ管理テーブル
２３０を具体例にして説明するならば、例えば、論理ア
ドレス８が発行されるときには、チップ番号０のフラッ
シュメモリ２０を特定するのである。
【００８０】続いて、ステップ３で、変数ｉに“０”を
セットし、続くステップ４で、ステップ２で特定したフ
ラッシュメモリ２０の持つ変数ｉの指すブロック（例え
ば、先頭ブロックからの順番に従って、ブロックと変数
ｉの値との対応関係がとられる）から、データを読み出
すことで、ブロック番号とそのデータの持つ論理アドレ
スとの対応関係を抽出して、メモリ管理テーブル２３０
を作成する。
【００８１】続いて、ステップ５で、ステップ２で特定
したフラッシュメモリ２０の持つ全ブロックのデータを
読み出したのか否かを判断して、読み出していないこと
を判断するときには、ステップ６に進んで、変数ｉの値
を１つインクリメントしてから、ステップ４に戻ってい
く。そして、ステップ５で、全ブロックのデータを読み
出したことを判断するときには、ステップ７に進んで、
発行されたコマンドに対する処理を実行する。
【００８２】このようにして、図１８の処理フローで
は、アクセス要求で指定された論理アドレスの指すメモ
リ管理テーブル２３０のエントリーに、データが登録さ
れていないことを判断するときには、その論理アドレス
の割り付けられるフラッシュメモリ２０の持つ全ブロッ
クのデータを読み出して、それを用いてメモリ管理テー
ブル２３０を作成するのである。
【００８３】この図１８の処理フローに従うと、メモリ
管理テーブル２３０の作成のために一度アクセスされた
フラッシュメモリ２３０については、メモリ管理テーブ
ル２３０の作成のために再度アクセスされることがない
という利点が得られるが、発行された論理アドレスが検
索されても、フラッシュメモリ２０の持つ全ブロックの
処理が終了するまでの間は、発行されたコマンドに対す
る処理に入れないことになる。
【００８４】そこで、発行されたコマンドに対する処理
の応答を優先する場合には、図１８の処理フローに代え
て、図１９の処理フローを実行することで、発行された
論理アドレスが検索された時点で、メモリ管理テーブル
２３０の作成処理を中断して、直ちに、発行されたコマ
ンドに対する処理に入る構成を採ることになる。
【００８５】この図１９の処理フローでは、図１８の処
理フローのステップ５に相当するステップ５で、発行さ
れた論理アドレスを持つブロックを読み出したのか否か
を判断して、読み出したことを判断するときには、直ち
に、ステップ７に進んで、発行されたコマンドに対する
処理を実行していくことで、発行された論理アドレスが
検索された時点で、メモリ管理テーブル２３０の作成処
理を中断して、直ちに、コマンドに対する処理に入るこ
とを実現している。
【００８６】図１９の処理フローでは、発行された論理
アドレスが検索された時点で、直ちに、メモリ管理テー
ブル２３０の作成処理を中断していくという構成を採っ
たが、その後もある程度、メモリ管理テーブル２３０の
作成処理を続行していくという構成を採ることも可能で
ある。
【００８７】図２０及び図２１に、この構成を実現する
ための処理フローの一実施例を図示する。図２０の処理
フローでは、図１９の処理フローのステップ３に相当す
るステップ３で、変数ｊに“０”をセットする構成を採
って、図１９の処理フローのステップ５に相当するステ
ップ５で、発行された論理アドレスを持つブロックを読
み出したことを判断すると、ステップ７に進んで、変数
ｉ，ｊの値を１つインクリメントする。そして、続くス
テップ８で、変数ｉの指すメモリ管理テーブル２３０を
作成した後、続くステップ９で、変数ｊの値が規定値に
到達したのか否かを判断して、到達していないことを判
断するときにはステップ７に戻り、到達したことを判断
するときには、ステップ１０に進んで、発行されたコマ
ンドに対する処理に入ることで、発行された論理アドレ
スが検索された時点から、ある程度、メモリ管理テーブ
ル２３０の作成処理を続行していくことを実現してい
る。
【００８８】また、図２１の処理フローでは、図１９の
処理フローのステップ５に相当するステップ５で、発行
された論理アドレスを持つブロックを読み出したことを
判断すると、ステップ７に進んで、タイマを起動し、続
くステップ８で、変数ｉの値を１つインクリメントす
る。そして、続くステップ９で、変数ｉの指すメモリ管
理テーブル２３０を作成した後、続くステップ１０で、
タイマが規定時間をタイムオーバーしたのか否かを判断
して、タイムオーバーしていないことを判断するときに
はステップ８に戻り、タイムオーバーしたことを判断す
るときには、ステップ１１に進んで、発行されたコマン
ドに対する処理に入ることで、発行された論理アドレス
が検索された時点から、ある程度、メモリ管理テーブル
２３０の作成処理を続行していくことを実現している。
【００８９】図１８ないし図２１の処理フローについて
は、図１７に示したアクセス要求の発行時点で、メモリ
管理テーブル２３０の未作成部分の作成処理に入ること
で説明した。すなわち、初期設定を終了した後、メモリ
管理テーブル２３０の一部分を作成して、パーソナルコ
ンピュータ２ａにビジー解除を通知した後、アクセス要
求が発行されるときに、図１８ないし図２１の処理フロ
ーを実行することで、メモリ管理テーブル２３０を作成
していくことで説明したが、図２２に示すアクセス要求
の発行時点で実行する構成を採ることも可能である。
【００９０】すなわち、初期設定を終了した後、直ち
に、パーソナルコンピュータ２ａにビジー解除を通知し
た後、アクセス要求が発行されるときに、メモリ管理テ
ーブル２３０を作成していくようにしてもよいのであ
る。
【００９１】図示実施例に従って本発明を説明したが、
本発明はこれに限定されるものではない。例えば、実施
例では、フラッシュメモリ２０を搭載することを具体例
にして本発明を説明したが、本発明はフラッシュメモリ
２０にその適用が限られるものではなく、その他の不揮
発性メモリやバッテリバックアップされた揮発性メモリ
に対しても、そのまま適用できる。
【００９２】
【発明の効果】以上説明したように、本発明のメモリ装
置では、論理アドレスと物理アドレスとの間の変換処理
に用いるメモリ管理テーブルを作成するときにあって、
従来技術のように、初期設定を行った後、メモリ管理テ
ーブルを完成させてからホスト装置にビジー解除を通知
するという構成を採るのではなくて、メモリ管理テーブ
ルを作成せずに、直ちに、ホスト装置にビジー解除を通
知したり、メモリ管理テーブルの一部分だけを作成し
て、ホスト装置にビジー解除を通知し、その後、ホスト
装置が処理要求を発行するまでの間、メモリ管理テーブ
ルの未作成部分を作成したり、ホスト装置が処理要求が
発行するときに、その処理要求で指定される論理アドレ
スの指すメモリ管理テーブルの未作成部分を作成するこ
とで、メモリ管理テーブルを作成するという構成を採る
ことから、ホスト装置は、メモリ装置が起動された後、
迅速に処理に入れるようになる。
【００９３】そして、ホスト装置は、迅速にメモリ装置
が正常であることを認識できることで、メモリ装置にエ
ラーが発生しているという誤認識を起こすことなく、処
理に入れるようになる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】メモリカードの説明図である。
【図３】データ格納管理テーブルの説明図である。
【図４】メモリ管理テーブルの説明図である。
【図５】メモリ管理テーブルの作成処理の処理フローで
ある。
【図６】メモリ管理テーブルの作成処理の処理フローで
ある。
【図７】メモリ管理テーブルの作成処理の処理フローで
ある。
【図８】メモリ管理テーブルの作成処理の処理フローで
ある。
【図９】メモリ管理テーブルの作成中断処理の説明図で
ある。
【図１０】メモリ管理テーブルの作成処理の処理フロー
である。
【図１１】メモリ管理テーブルの作成処理の説明図であ
る。
【図１２】メモリ管理テーブルの作成処理の処理フロー
である。
【図１３】メモリ管理テーブルの作成処理の処理フロー
である。
【図１４】メモリ管理テーブルの作成処理の説明図であ
る。
【図１５】メモリ管理テーブルの作成処理の処理フロー
である。
【図１６】メモリ管理テーブルの作成処理の処理フロー
である。
【図１７】メモリ管理テーブルの作成処理の説明図であ
る。
【図１８】メモリ管理テーブルの作成処理の処理フロー
である。
【図１９】メモリ管理テーブルの作成処理の処理フロー
である。
【図２０】メモリ管理テーブルの作成処理の処理フロー
である。
【図２１】メモリ管理テーブルの作成処理の処理フロー
である。
【図２２】メモリ管理テーブルの作成処理の説明図であ
る。
【図２３】フラッシュメモリの説明図である。
【図２４】フラッシュメモリの説明図である。
【図２５】メモリ管理テーブルの説明図である。
【図２６】メモリ管理テーブルの説明図である。
【符号の説明】
１ メモリ装置 ２ ホスト装置 １０ メモリ １１ ＣＰＵ １２ コントローラ １３ バス １４ メモリ管理テーブル １５ 作成手段 １６ 検出手段 １７ 通知手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長瀬 健 神奈川県横浜市港北区新横浜二丁目15番16 株式会社富士通コンピュータテクノロジ 内 Ｆターム(参考） 5B054 AA08 AA11 BB02 BB06 CC02 5B060 AA06 AA08 AA11

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 電源遮断時にもデータを保持する機能を
    持つ１つ又は複数のメモリを管理対象として、ホストの
    発行する論理アドレスの指すデータの格納先となるメモ
    リ域の識別子情報を管理するメモリ管理テーブルの作成
    処理を司るメモリ管理テーブル作成方法であって、 ホストに対してビジー解除を通知した後、メモリ管理テ
    ーブルの未作成部分の作成に入って、ホストから処理要
    求が発行されるまでの間、上記メモリ域を単位にして上
    記メモリにアクセスすることで、上記メモリ域に格納さ
    れるデータの持つ論理アドレスを取得して、その取得し
    た論理アドレスと、アクセスした上記メモリ域の識別子
    情報とからメモリ管理テーブルの未作成部分を作成して
    いくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  2. 【請求項２】 電源遮断時にもデータを保持する機能を
    持つ１つ又は複数のメモリを管理対象として、ホストの
    発行する論理アドレスの指すデータの格納先となるメモ
    リ域の識別子情報を管理するメモリ管理テーブルの作成
    処理を司るメモリ管理テーブル作成方法であって、 ホストから処理要求が発行されるときに、メモリ管理テ
    ーブルの未作成部分の作成に入って、上記メモリ域を単
    位にして、その処理要求で指定される論理アドレスの割
    り付けられる上記メモリにアクセスすることで、上記メ
    モリ域に格納されるデータの持つ論理アドレスを取得し
    て、その取得した論理アドレスと、アクセスした上記メ
    モリ域の識別子情報とからメモリ管理テーブルの未作成
    部分を作成していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  3. 【請求項３】 請求項２記載のメモリ管理テーブル作成
    方法において、 処理要求で指定される論理アドレスの割り付けられるメ
    モリの持つ全メモリ域へのアクセスを終了するときに、
    メモリ管理テーブルの未作成部分の作成を中断していく
    ように処理することを、 特徴とするメモリ管理テーブル作成方法。
  4. 【請求項４】 請求項２記載のメモリ管理テーブル作成
    方法において、 処理要求で指定される論理アドレスを持つメモリ域への
    アクセスを検出するときに、メモリ管理テーブルの未作
    成部分の作成を中断していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  5. 【請求項５】 請求項２記載のメモリ管理テーブル作成
    方法において、 処理要求で指定される論理アドレスを持つメモリ域への
    アクセスを検出した後、アクセスするメモリ域の数に制
    限を課することで、メモリ管理テーブルの未作成部分の
    作成を中断していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  6. 【請求項６】 請求項２記載のメモリ管理テーブル作成
    方法において、 処理要求で指定される論理アドレスを持つメモリ域への
    アクセスを検出した後、アクセスする時間に制限を課す
    ることで、メモリ管理テーブルの未作成部分の作成を中
    断していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  7. 【請求項７】 電源遮断時にもデータを保持する機能を
    持つ１つ又は複数のメモリを管理対象として、ホストの
    発行する論理アドレスの指すデータの格納先となるメモ
    リ域の識別子情報を管理するメモリ管理テーブルの作成
    処理を司るメモリ管理テーブル作成方法であって、 メモリの起動時に、初期設定を終了すると、メモリ管理
    テーブルを作成せずに、直ちに、ホストに対してビジー
    状態の解除を通知し、 それに続いて、メモリ管理テーブルの作成に入って、ホ
    ストから処理要求が発行されるまでの間、上記メモリ域
    を単位にして上記メモリにアクセスすることで、上記メ
    モリ域に格納されるデータの持つ論理アドレスを取得し
    て、その取得した論理アドレスと、アクセスした上記メ
    モリ域の識別子情報とからメモリ管理テーブルを作成し
    ていくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  8. 【請求項８】 電源遮断時にもデータを保持する機能を
    持つ１つ又は複数のメモリを管理対象として、ホストの
    発行する論理アドレスの指すデータの格納先となるメモ
    リ域の識別子情報を管理するメモリ管理テーブルの作成
    処理を司るメモリ管理テーブル作成方法であって、 メモリの起動時に、初期設定を終了すると、メモリ管理
    テーブルの一部分の作成に入って、上記メモリ域を単位
    にして上記メモリにアクセスすることで、上記メモリ域
    に格納されるデータの持つ論理アドレスを取得して、そ
    の取得した論理アドレスと、アクセスした上記メモリ域
    の識別子情報とからメモリ管理テーブルの一部分を作成
    し、 それに続いて、ホストに対してビジー状態の解除を通知
    していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  9. 【請求項９】 電源遮断時にもデータを保持する機能を
    持つ１つ又は複数のメモリを管理対象として、ホストの
    発行する論理アドレスの指すデータの格納先となるメモ
    リ域の識別子情報を管理するメモリ管理テーブルの作成
    処理を司るメモリ管理テーブル作成方法であって、 メモリの起動時に、初期設定を終了すると、メモリ管理
    テーブルの一部分の作成に入って、上記メモリ域を単位
    にして上記メモリにアクセスすることで、上記メモリ域
    に格納されるデータの持つ論理アドレスを取得して、そ
    の取得した論理アドレスと、アクセスした上記メモリ域
    の識別子情報とからメモリ管理テーブルの一部分を作成
    し、 それに続いて、ホストに対してビジー状態の解除を通知
    し、 それに続けて、メモリ管理テーブルの未作成部分の作成
    に入って、ホストから処理要求が発行されるまでの間、
    上記メモリ域を単位にして上記メモリにアクセスするこ
    とで、上記メモリ域に格納されるデータの持つ論理アド
    レスを取得して、その取得した論理アドレスと、アクセ
    スした上記メモリ域の識別子情報とからメモリ管理テー
    ブルを作成していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  10. 【請求項１０】 請求項８又は９記載のメモリ管理テー
    ブル作成方法において、 メモリの起動時に、アクセスするメモリ域の数に制限を
    課することで、作成するメモリ管理テーブル部分を決定
    することを、 特徴とするメモリ管理テーブル作成方法。
  11. 【請求項１１】 請求項８又は９記載のメモリ管理テー
    ブル作成方法において、 メモリの起動時に、アクセスする時間に制限を課するこ
    とで、作成するメモリ管理テーブル部分を決定すること
    を、 特徴とするメモリ管理テーブル作成方法。
  12. 【請求項１２】 電源遮断時にもデータを保持する機能
    を持つ１つ又は複数のメモリを管理対象として、ホスト
    の発行する論理アドレスの指すデータの格納先となるメ
    モリ域の識別子情報を管理するメモリ管理テーブルの作
    成処理を司るメモリ管理テーブル作成方法であって、 メモリの起動時に、初期設定を終了すると、メモリ管理
    テーブルを作成せずに、直ちに、ホストに対してビジー
    状態の解除を通知し、 その後、ホストから処理要求が発行されるときに、メモ
    リ管理テーブルの未作成部分の作成に入って、上記メモ
    リ域を単位にして、その処理要求で指定される論理アド
    レスの割り付けられる上記メモリにアクセスすること
    で、上記メモリ域に格納されるデータの持つ論理アドレ
    スを取得して、その取得した論理アドレスと、アクセス
    した上記メモリ域の識別子情報とからメモリ管理テーブ
    ルの未作成部分を作成していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  13. 【請求項１３】 電源遮断時にもデータを保持する機能
    を持つ１つ又は複数のメモリを管理対象として、ホスト
    の発行する論理アドレスの指すデータの格納先となるメ
    モリ域の識別子情報を管理するメモリ管理テーブルの作
    成処理を司るメモリ管理テーブル作成方法であって、 メモリの起動時に、初期設定を終了すると、メモリ管理
    テーブルの一部分の作成に入って、上記メモリ域を単位
    にして上記メモリにアクセスすることで、上記メモリ域
    に格納されるデータの持つ論理アドレスを取得して、そ
    の取得した論理アドレスと、アクセスした上記メモリ域
    の識別子情報とからメモリ管理テーブルの一部分を作成
    し、 それに続いて、ホストに対してビジー状態の解除を通知
    し、 その後、ホストから処理要求が発行されるときに、メモ
    リ管理テーブルの未作成部分の作成に入って、上記メモ
    リ域を単位にして、その処理要求で指定される論理アド
    レスの割り付けられる上記メモリにアクセスすること
    で、上記メモリ域に格納されるデータの持つ論理アドレ
    スを取得して、その取得した論理アドレスと、アクセス
    した上記メモリ域の識別子情報とからメモリ管理テーブ
    ルの未作成部分を作成していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  14. 【請求項１４】 請求項１３記載のメモリ管理テーブル
    作成方法において、 メモリの起動時に、アクセスするメモリ域の数に制限を
    課することで、作成するメモリ管理テーブル部分を決定
    することを、 特徴とするメモリ管理テーブル作成方法。
  15. 【請求項１５】 請求項１３記載のメモリ管理テーブル
    作成方法において、 メモリの起動時に、アクセスする時間に制限を課するこ
    とで、作成するメモリ管理テーブル部分を決定すること
    を、 特徴とするメモリ管理テーブル作成方法。
  16. 【請求項１６】 請求項１２〜１５に記載されるいずれ
    かのメモリ管理テーブル作成方法において、 処理要求で指定される論理アドレスの割り付けられるメ
    モリの持つ全メモリ域へのアクセスを終了するときに、
    メモリ管理テーブルの未作成部分の作成を中断していく
    ように処理することを、 特徴とするメモリ管理テーブル作成方法。
  17. 【請求項１７】 請求項１２〜１５に記載されるいずれ
    かのメモリ管理テーブル作成方法において、 処理要求で指定される論理アドレスを持つメモリ域への
    アクセスを検出するときに、メモリ管理テーブルの未作
    成部分の作成を中断していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  18. 【請求項１８】 請求項１２〜１５に記載されるいずれ
    かのメモリ管理テーブル作成方法において、 処理要求で指定される論理アドレスを持つメモリ域への
    アクセスを検出した後、アクセスするメモリ域の数に制
    限を課することで、メモリ管理テーブルの未作成部分の
    作成を中断していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  19. 【請求項１９】 請求項１２〜１５に記載されるいずれ
    かのメモリ管理テーブル作成方法において、 処理要求で指定される論理アドレスを持つメモリ域への
    アクセスを検出した後、アクセスする時間に制限を課す
    ることで、メモリ管理テーブルの未作成部分の作成を中
    断していくように処理することを、 特徴とするメモリ管理テーブル作成方法。
  20. 【請求項２０】 ＣＰＵと、電源遮断時にもデータを保
    持する機能を持つ１つ又は複数のメモリと、ＣＰＵの指
    示に応答して該メモリにコマンドを発行することで該メ
    モリを制御するコントローラとを備えるメモリ装置であ
    って、 ホストから処理要求が発行されたのか否かを検出する検
    出手段と、 ホストに対してビジー解除を通知した後、ホストの発行
    する論理アドレスの指すデータの格納先となるメモリ域
    の識別子情報を管理するメモリ管理テーブルの未作成部
    分の作成に入って、上記検出手段がホストからの処理要
    求を検出するまでの間、該メモリ域を単位にして上記メ
    モリにアクセスすることで、該メモリ域に格納されるデ
    ータの持つ論理アドレスを取得して、その取得した論理
    アドレスと、アクセスした該メモリ域の識別子情報とか
    らメモリ管理テーブルの未作成部分を作成していく作成
    手段とを備えることを、 特徴とするメモリ装置。
  21. 【請求項２１】 ＣＰＵと、電源遮断時にもデータを保
    持する機能を持つ１つ又は複数のメモリと、ＣＰＵの指
    示に応答して該メモリにコマンドを発行することで該メ
    モリを制御するコントローラとを備えるメモリ装置であ
    って、 ホストから処理要求が発行されたのか否かを検出する検
    出手段と、 上記検出手段がホストからの処理要求を検出するとき
    に、ホストの発行する論理アドレスの指すデータの格納
    先となるメモリ域の識別子情報を管理するメモリ管理テ
    ーブルの未作成部分の作成に入って、該メモリ域を単位
    にして、その処理要求で指定される論理アドレスの割り
    付けられる上記メモリにアクセスすることで、該メモリ
    域に格納されるデータの持つ論理アドレスを取得して、
    その取得した論理アドレスと、アクセスした該メモリ域
    の識別子情報とからメモリ管理テーブルの未作成部分を
    作成していく作成手段とを備えることを、 特徴とするメモリ装置。
JP25821698A 1998-09-11 1998-09-11 メモリ管理テーブル作成方法 Expired - Fee Related JP3544476B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25821698A JP3544476B2 (ja) 1998-09-11 1998-09-11 メモリ管理テーブル作成方法
KR1020017003078A KR100590150B1 (ko) 1998-09-11 1999-05-13 메모리 관리 테이블 작성 방법 및 메모리 장치
PCT/JP1999/002471 WO2000016199A1 (fr) 1998-09-11 1999-05-13 Procede permettant de realiser une table de gestion de memoire et dispositif de memoire
US09/801,671 US6625712B2 (en) 1998-09-11 2001-03-09 Memory management table producing method and memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25821698A JP3544476B2 (ja) 1998-09-11 1998-09-11 メモリ管理テーブル作成方法

Publications (2)

Publication Number Publication Date
JP2000090004A true JP2000090004A (ja) 2000-03-31
JP3544476B2 JP3544476B2 (ja) 2004-07-21

Family

ID=17317137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25821698A Expired - Fee Related JP3544476B2 (ja) 1998-09-11 1998-09-11 メモリ管理テーブル作成方法

Country Status (4)

Country Link
US (1) US6625712B2 (ja)
JP (1) JP3544476B2 (ja)
KR (1) KR100590150B1 (ja)
WO (1) WO2000016199A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019382A1 (fr) * 2001-08-24 2003-03-06 Matsushita Electric Industrial Co., Ltd. Dispositif de stockage non volatile et procede de commande associe
JP2006127242A (ja) * 2004-10-29 2006-05-18 Fuji Photo Film Co Ltd 記憶デバイス制御装置及びプログラム
JP2007034537A (ja) * 2005-07-25 2007-02-08 Sony Corp 複合型記憶装置、データ書込方法及びプログラム
WO2008016081A1 (fr) * 2006-08-04 2008-02-07 Panasonic Corporation Contrôleur de mémoire, dispositif de mémoire non-volatile, dispositif d'accès et système de mémoire non-volatile
US7565478B2 (en) 2005-01-20 2009-07-21 Sandisk Corporation Scheduling of housekeeping operations in flash memory systems

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6565443B1 (en) 1999-09-14 2003-05-20 Innovative Gaming Corporation System and method for verifying the contents of a mass storage device before granting access to computer readable data stored on the device
WO2002069127A1 (fr) * 2001-02-26 2002-09-06 Tokyo Electron Device Limited Procede de commande d'un support de stockage, commande du support de stockage, et adaptateur de support de stockage
KR100439507B1 (ko) * 2002-03-18 2004-07-09 삼성전기주식회사 고 용량 플래시 메모리 카드 시스템에서의 데이터 운영 방법
JP2004318940A (ja) * 2003-04-14 2004-11-11 Renesas Technology Corp 記憶装置
US20070277005A1 (en) * 2003-10-27 2007-11-29 Hirokazu So Recording Medium, Data Processing Apparatus, and Data Processing Method
US20080091901A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Method for non-volatile memory with worst-case control data management
US20080091871A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Non-volatile memory with worst-case control data management
US8327040B2 (en) 2009-01-26 2012-12-04 Micron Technology, Inc. Host controller
TWI506422B (zh) * 2009-09-23 2015-11-01 Silicon Motion Inc 用來管理具有多通道、多途徑的記憶裝置之方法以及相關之記憶裝置及其控制器
CN102947817B (zh) * 2010-06-23 2016-03-02 富士通株式会社 通信装置、通信方法以及通信程序
US9253102B2 (en) * 2013-11-13 2016-02-02 Verizon Patent And Licensing Inc. Time weighted queuing scheduler for machine-to-machine communications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546328A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体記憶装置のステージング方法
JPH09282111A (ja) * 1996-04-15 1997-10-31 Internatl Business Mach Corp <Ibm> 半導体メモリ装置及びその制御方法
JPH11110283A (ja) * 1997-08-08 1999-04-23 Toshiba Corp 不揮発性半導体メモリシステムの制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5113512A (en) * 1988-06-21 1992-05-12 Matsushita Electric Industrial Co., Ltd. System for managing a storage medium reducing physical space needed
JP2582487B2 (ja) * 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法
JP3328321B2 (ja) * 1992-06-22 2002-09-24 株式会社日立製作所 半導体記憶装置
US5822784A (en) * 1993-03-19 1998-10-13 Intel Corporation Mechanism supporting execute in place read only memory applications located on removable computer cards
JP3371044B2 (ja) * 1994-12-28 2003-01-27 株式会社日立製作所 ディスクアレイのための領域割り当て方法およびディスクアレイアクセス方法
JP3706167B2 (ja) * 1995-02-16 2005-10-12 株式会社ルネサステクノロジ 半導体ディスク装置
US5666560A (en) * 1995-08-03 1997-09-09 International Business Machines Corporation Storage method and hierarchical padding structure for direct access storage device (DASD) data compression
JP3604466B2 (ja) * 1995-09-13 2004-12-22 株式会社ルネサステクノロジ フラッシュディスクカード
US6119226A (en) * 1998-01-06 2000-09-12 Macronix International Co., Ltd. Memory supporting multiple address protocols

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546328A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体記憶装置のステージング方法
JPH09282111A (ja) * 1996-04-15 1997-10-31 Internatl Business Mach Corp <Ibm> 半導体メモリ装置及びその制御方法
JPH11110283A (ja) * 1997-08-08 1999-04-23 Toshiba Corp 不揮発性半導体メモリシステムの制御方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019382A1 (fr) * 2001-08-24 2003-03-06 Matsushita Electric Industrial Co., Ltd. Dispositif de stockage non volatile et procede de commande associe
US6922768B2 (en) 2001-08-24 2005-07-26 Matsushita Electric Industrial Co., Ltd. Non-volatile storage device and control method thereof
JP2006127242A (ja) * 2004-10-29 2006-05-18 Fuji Photo Film Co Ltd 記憶デバイス制御装置及びプログラム
JP4521245B2 (ja) * 2004-10-29 2010-08-11 富士フイルム株式会社 記憶デバイス制御装置及びプログラム
US7565478B2 (en) 2005-01-20 2009-07-21 Sandisk Corporation Scheduling of housekeeping operations in flash memory systems
JP2009282989A (ja) * 2005-01-20 2009-12-03 Sandisk Corp フラッシュメモリシステムにおけるハウスキーピング操作のスケジューリング
US8364883B2 (en) 2005-01-20 2013-01-29 Sandisk Technologies Inc. Scheduling of housekeeping operations in flash memory systems
JP2007034537A (ja) * 2005-07-25 2007-02-08 Sony Corp 複合型記憶装置、データ書込方法及びプログラム
US8205030B2 (en) 2005-07-25 2012-06-19 Sony Corporation Composite type recording apparatus, data writing method and data writing program
WO2008016081A1 (fr) * 2006-08-04 2008-02-07 Panasonic Corporation Contrôleur de mémoire, dispositif de mémoire non-volatile, dispositif d'accès et système de mémoire non-volatile
JPWO2008016081A1 (ja) * 2006-08-04 2009-12-24 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム
US8112575B2 (en) 2006-08-04 2012-02-07 Panasonic Corporation Memory controller, nonvolatile memory device, access device, and nonvolatile memory system

Also Published As

Publication number Publication date
JP3544476B2 (ja) 2004-07-21
KR100590150B1 (ko) 2006-06-15
KR20010086400A (ko) 2001-09-10
US20010014933A1 (en) 2001-08-16
US6625712B2 (en) 2003-09-23
WO2000016199A1 (fr) 2000-03-23

Similar Documents

Publication Publication Date Title
JP2000090004A (ja) メモリ管理テーブル作成方法及びメモリ装置
JP2669365B2 (ja) 書換え可能なｒｏｍファイル装置
JP3105092B2 (ja) 半導体メモリ装置
JP3485938B2 (ja) 不揮発性半導体メモリ装置
JP3171901B2 (ja) 不揮発性メモリカードの書換え方法
JP4163461B2 (ja) キャッシュ・バッファ制御方法及び制御装置
JPH117505A (ja) カード型記憶媒体
US7742344B2 (en) Method and apparatus for improving storage performance using a background erase
WO2001013214A1 (fr) Dispositif de stockage externe avec memoire a semi-conducteur non volatile
JPH11134875A (ja) 半導体記憶装置、半導体記憶装置の制御装置及び制御方法
JP2003308241A (ja) データ記憶装置
WO2004079495A2 (en) Efficient flash memory device driver
JPH1131102A (ja) データ記憶システム及び同システムに適用するアクセス制御方法
JP2004295865A (ja) 自動ブーティングシステム及び自動ブーティング方法
JP2003280979A (ja) 情報記憶装置
US7263580B2 (en) Cache flush based on checkpoint timer
JPH1063442A (ja) 半導体ディスク装置
JP4594944B2 (ja) メモリ制御装置
JPH11272569A (ja) フラッシュメモリを使用した外部記憶装置のデータ回復方式
US20050201160A1 (en) Data management apparatus and method used for flash memory
JP2007310447A (ja) データ記憶装置およびこの初期化方法
JPH06222985A (ja) メモリ制御装置
JPH08171622A (ja) Ｐｃカード
JPS63305445A (ja) 電源切断時のデ−タ書込み方式
JP5216719B2 (ja) 情報処理装置および制御装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees