JPH1131102A - データ記憶システム及び同システムに適用するアクセス制御方法 - Google Patents
データ記憶システム及び同システムに適用するアクセス制御方法Info
- Publication number
- JPH1131102A JPH1131102A JP18851897A JP18851897A JPH1131102A JP H1131102 A JPH1131102 A JP H1131102A JP 18851897 A JP18851897 A JP 18851897A JP 18851897 A JP18851897 A JP 18851897A JP H1131102 A JPH1131102 A JP H1131102A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- data
- low
- area
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】２値フラッシュメモリ及び多値フラッシュメモ
リの複数タイプのフラッシュメモリを使用した半導体デ
ィスク装置に対してホストシステムがアクセスしたとき
に、アクセス対象のデータの内容に応じて各タイプの性
能に適合するデータアクセスを実現できるデータ記憶シ
ステムを提供することにある。 【解決手段】メモリデバイスとして２値フラッシュメモ
リ２Ａ及び多値フラッシュメモリ２Ｂの複数タイプを使
用し、使用目的に従って各タイプのメモリ領域を区別し
てアクセスできるデータ記憶システムである。コントロ
ーラ３は、ホストコンピュータ４からのアクセス要求に
従って、アクセス対象のデータの内容（種別）に従って
高速記憶領域２Ａまたは低速記憶領域２ｂをアクセス制
御する。
リの複数タイプのフラッシュメモリを使用した半導体デ
ィスク装置に対してホストシステムがアクセスしたとき
に、アクセス対象のデータの内容に応じて各タイプの性
能に適合するデータアクセスを実現できるデータ記憶シ
ステムを提供することにある。 【解決手段】メモリデバイスとして２値フラッシュメモ
リ２Ａ及び多値フラッシュメモリ２Ｂの複数タイプを使
用し、使用目的に従って各タイプのメモリ領域を区別し
てアクセスできるデータ記憶システムである。コントロ
ーラ３は、ホストコンピュータ４からのアクセス要求に
従って、アクセス対象のデータの内容（種別）に従って
高速記憶領域２Ａまたは低速記憶領域２ｂをアクセス制
御する。
Description
【０００１】
【発明の属する技術分野】本発明は、フラッシュＥＥＰ
ＲＯＭをデータ記憶手段として使用し、特に多値フラッ
シュＥＥＰＲＯＭを使用したデータ記憶システムに関す
る。
ＲＯＭをデータ記憶手段として使用し、特に多値フラッ
シュＥＥＰＲＯＭを使用したデータ記憶システムに関す
る。
【０００２】
【従来の技術】従来、コンピュータシステムではＩＣメ
モリからなるメインメモリ以外に、電源遮断でもデータ
の保存を維持し、かつ大容量のデータ保存機能を有する
外部記憶装置が必要不可欠な構成要素になっている。こ
の外部記憶装置として、磁気ディスク装置や光ディスク
装置と共に、不揮発性のＩＣメモリであるフラッシュＥ
ＥＰＲＯＭ（フラッシュメモリ）を使用したデータ記憶
装置（半導体ディスク装置とも呼ばれている）が注目さ
れている。
モリからなるメインメモリ以外に、電源遮断でもデータ
の保存を維持し、かつ大容量のデータ保存機能を有する
外部記憶装置が必要不可欠な構成要素になっている。こ
の外部記憶装置として、磁気ディスク装置や光ディスク
装置と共に、不揮発性のＩＣメモリであるフラッシュＥ
ＥＰＲＯＭ（フラッシュメモリ）を使用したデータ記憶
装置（半導体ディスク装置とも呼ばれている）が注目さ
れている。
【０００３】半導体ディスク装置は、磁気ディスク装置
や光ディスク装置のようなディスクとヘッドの駆動機構
が不要であり、ディスクアクセスと比較して高速アクセ
スが可能であるなどの利点を備えている。しかし、製品
化する場合に、記憶ビット単位の価格が相対的に高く、
磁気ディスク装置や光ディスク装置で実現されている大
容量の記憶装置として使用することは困難である。
や光ディスク装置のようなディスクとヘッドの駆動機構
が不要であり、ディスクアクセスと比較して高速アクセ
スが可能であるなどの利点を備えている。しかし、製品
化する場合に、記憶ビット単位の価格が相対的に高く、
磁気ディスク装置や光ディスク装置で実現されている大
容量の記憶装置として使用することは困難である。
【０００４】近年、多値の記憶状態を可能とする多値フ
ラッシュメモリが開発されている。この多値フラッシュ
メモリは、通常の２値フラッシュメモリと比較して、ア
クセス（書き込みと読出し）速度は低速であるが、単位
セルに対する記憶情報量を増大化できるため、結果的に
記憶ビット単位の価格を低下させることができる。
ラッシュメモリが開発されている。この多値フラッシュ
メモリは、通常の２値フラッシュメモリと比較して、ア
クセス（書き込みと読出し）速度は低速であるが、単位
セルに対する記憶情報量を増大化できるため、結果的に
記憶ビット単位の価格を低下させることができる。
【０００５】
【発明が解決しようとする課題】前述したように、記憶
デバイスであるフラッシュメモリとして通常の２値フラ
ッシュメモリ以外に、多値フラッシュメモリを使用した
半導体ディスク装置が開発されている。この多値フラッ
シュメモリを使用することにより、相対的に低速となる
が、低価格の装置を実現することができる。
デバイスであるフラッシュメモリとして通常の２値フラ
ッシュメモリ以外に、多値フラッシュメモリを使用した
半導体ディスク装置が開発されている。この多値フラッ
シュメモリを使用することにより、相対的に低速となる
が、低価格の装置を実現することができる。
【０００６】従来では、アクセス速度性能や価格の要求
に従って、２値フラッシュメモリを使用したタイプおよ
び多値フラッシュメモリを使用したタイプはそれぞれ用
途が異なっている。しかしながら、コンピュータシステ
ムでは、ホストシステムからはいずれのタイプでも、単
一性能の半導体ディスク装置として機能すると共に、各
タイプの性能に適合するデータアクセスが実現されるこ
とが望ましい。
に従って、２値フラッシュメモリを使用したタイプおよ
び多値フラッシュメモリを使用したタイプはそれぞれ用
途が異なっている。しかしながら、コンピュータシステ
ムでは、ホストシステムからはいずれのタイプでも、単
一性能の半導体ディスク装置として機能すると共に、各
タイプの性能に適合するデータアクセスが実現されるこ
とが望ましい。
【０００７】そこで、本発明の目的は、２値フラッシュ
メモリ及び多値フラッシュメモリの複数タイプのフラッ
シュメモリを使用した半導体ディスク装置に対してホス
トシステムがアクセスしたときに、アクセス対象のデー
タの内容に応じて各タイプの性能に適合するデータアク
セスを実現できるデータ記憶システムを提供することに
ある。
メモリ及び多値フラッシュメモリの複数タイプのフラッ
シュメモリを使用した半導体ディスク装置に対してホス
トシステムがアクセスしたときに、アクセス対象のデー
タの内容に応じて各タイプの性能に適合するデータアク
セスを実現できるデータ記憶システムを提供することに
ある。
【０００８】
【課題を解決するための手段】本発明は、半導体ディス
ク装置からなるデータ記憶システムにおいて、メモリデ
バイスとして２値フラッシュメモリ及び多値フラッシュ
メモリの複数タイプのフラッシュメモリを使用し、使用
目的に従って各タイプのフラッシュメモリのアクセス制
御を行なう制御手段を有するシステムである。
ク装置からなるデータ記憶システムにおいて、メモリデ
バイスとして２値フラッシュメモリ及び多値フラッシュ
メモリの複数タイプのフラッシュメモリを使用し、使用
目的に従って各タイプのフラッシュメモリのアクセス制
御を行なう制御手段を有するシステムである。
【０００９】具体的には、複数タイプのフラッシュメモ
リは、相対的に高速性能を有する２値フラッシュメモリ
および相対的に低速性能の例えば４値などの多値フラッ
シュメモリである。多値フラッシュメモリは相対的に低
コストであり、結果的に記憶容量が大きい。制御手段
（コントローラ）は各タイプのフラッシュメモリから構
成される高速記憶領域及び低速記憶領域を管理し、ホス
トシステムからのアクセス対象のデータの内容（種別）
に従って高速記憶領域または低速記憶領域をアクセス制
御する。
リは、相対的に高速性能を有する２値フラッシュメモリ
および相対的に低速性能の例えば４値などの多値フラッ
シュメモリである。多値フラッシュメモリは相対的に低
コストであり、結果的に記憶容量が大きい。制御手段
（コントローラ）は各タイプのフラッシュメモリから構
成される高速記憶領域及び低速記憶領域を管理し、ホス
トシステムからのアクセス対象のデータの内容（種別）
に従って高速記憶領域または低速記憶領域をアクセス制
御する。
【００１０】このようなシステムにより、データの内容
（種別）に従った要求性能のフラッシュメモリをアクセ
スして、結果的にデータの使用目的に適合するデータア
クセスを実現することができる。具体的には、例えば書
き換え頻度が相対的に高いが、ユーザの操作に対する応
答速度を考慮すると、それほど高速のアクセスを要求さ
れないような仮名漢字変換用辞書のデータの場合には、
多値フラッシュメモリからなる低速記憶領域に格納す
る。また、例えばスワップ・ファイルのような高速の書
き込み、読出し動作を要求されるデータの場合には、高
速記憶領域に格納する。
（種別）に従った要求性能のフラッシュメモリをアクセ
スして、結果的にデータの使用目的に適合するデータア
クセスを実現することができる。具体的には、例えば書
き換え頻度が相対的に高いが、ユーザの操作に対する応
答速度を考慮すると、それほど高速のアクセスを要求さ
れないような仮名漢字変換用辞書のデータの場合には、
多値フラッシュメモリからなる低速記憶領域に格納す
る。また、例えばスワップ・ファイルのような高速の書
き込み、読出し動作を要求されるデータの場合には、高
速記憶領域に格納する。
【００１１】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を説明する。図１は本実施形態に関係するデータ
記憶システムの要部を示すブロック図であり、図２と図
３は同実施形態に関係する具体例を示すブロック図であ
り、図４は同実施形態のシステムの動作を説明するため
のフローチャートである。 （システム構成）本実施形態のシステムは大別して、図
１に示すように、複数のフラッシュＥＥＰＲＯＭからな
るメモリデバイスと、コントローラ３と、例えばパーソ
ナルコンピュータであるホストコンピュータ（ホストシ
ステム）４とからなる。メモリデバイスとコントローラ
３とにより、半導体ディスク装置１を構成している。
の形態を説明する。図１は本実施形態に関係するデータ
記憶システムの要部を示すブロック図であり、図２と図
３は同実施形態に関係する具体例を示すブロック図であ
り、図４は同実施形態のシステムの動作を説明するため
のフローチャートである。 （システム構成）本実施形態のシステムは大別して、図
１に示すように、複数のフラッシュＥＥＰＲＯＭからな
るメモリデバイスと、コントローラ３と、例えばパーソ
ナルコンピュータであるホストコンピュータ（ホストシ
ステム）４とからなる。メモリデバイスとコントローラ
３とにより、半導体ディスク装置１を構成している。
【００１２】本実施形態の半導体ディスク装置１は、２
値フラッシュＥＥＰＲＯＭのメモリチップ（以下２値フ
ラッシュメモリと称する）２Ａ及び多値フラッシュＥＥ
ＰＲＯＭのメモリチップ（以下多値フラッシュメモリと
称する）２Ｂからなるメモリデバイスを有する。多値フ
ラッシュメモリ２Ｂは１セルで例えば４値の記憶状態が
可能な４値フラッシュメモリである。ここで、２値フラ
ッシュメモリ２Ａは相対的に高速アクセスであるが、ビ
ット単位の価格が高い。また、多値フラッシュメモリ２
Ｂは相対的に低速アクセスであるが、ビット単位の価格
が低い。ここで、アクセスとは、メモリに対するデータ
の書き込み動作と、メモリからの読出し動作の両方を意
味する。
値フラッシュＥＥＰＲＯＭのメモリチップ（以下２値フ
ラッシュメモリと称する）２Ａ及び多値フラッシュＥＥ
ＰＲＯＭのメモリチップ（以下多値フラッシュメモリと
称する）２Ｂからなるメモリデバイスを有する。多値フ
ラッシュメモリ２Ｂは１セルで例えば４値の記憶状態が
可能な４値フラッシュメモリである。ここで、２値フラ
ッシュメモリ２Ａは相対的に高速アクセスであるが、ビ
ット単位の価格が高い。また、多値フラッシュメモリ２
Ｂは相対的に低速アクセスであるが、ビット単位の価格
が低い。ここで、アクセスとは、メモリに対するデータ
の書き込み動作と、メモリからの読出し動作の両方を意
味する。
【００１３】各フラッシュメモリ２Ａ，２Ｂは、通常で
は入出力データ（Ｉ／Ｏ）の転送バッファとして使用す
るデータレジスタを有する。また、チップイネーブル信
号ＣＥを入力する入力端子およびビジィ（ＢＵＳＹ）／
レディ（ＲＥＡＤＹ）信号（略してＲ／Ｂ信号）を出力
するための出力端子を有する。ビジィ信号は、リードア
クセスまたはライトアクセスに応じてデータのリード／
ライト動作中であることを示す信号である。レディ信号
はリード／ライトが可能であることを示す信号である。
は入出力データ（Ｉ／Ｏ）の転送バッファとして使用す
るデータレジスタを有する。また、チップイネーブル信
号ＣＥを入力する入力端子およびビジィ（ＢＵＳＹ）／
レディ（ＲＥＡＤＹ）信号（略してＲ／Ｂ信号）を出力
するための出力端子を有する。ビジィ信号は、リードア
クセスまたはライトアクセスに応じてデータのリード／
ライト動作中であることを示す信号である。レディ信号
はリード／ライトが可能であることを示す信号である。
【００１４】コントローラ３は、各フラッシュメモリ２
Ａ，２Ｂとデータや制御信号（Ｒ／Ｂ信号やチップイネ
ーブル信号ＣＥなど）を交換するための内部インターフ
ェース１１と、ホストコンピュータ４とのデータ転送を
行なうための外部インターフェース１２と、マイクロプ
ロセッサ（ＭＰＵ）１０とを有する。ＭＰＵ１０は、半
導体ディスク装置１のメイン制御装置であり、図示しな
いＲＯＭに格納されたプログラムを実行することによ
り、リード／ライトコマンド処理などの各種の制御動作
を実行する（プログラムと共にファームウェアとも呼
ぶ）。
Ａ，２Ｂとデータや制御信号（Ｒ／Ｂ信号やチップイネ
ーブル信号ＣＥなど）を交換するための内部インターフ
ェース１１と、ホストコンピュータ４とのデータ転送を
行なうための外部インターフェース１２と、マイクロプ
ロセッサ（ＭＰＵ）１０とを有する。ＭＰＵ１０は、半
導体ディスク装置１のメイン制御装置であり、図示しな
いＲＯＭに格納されたプログラムを実行することによ
り、リード／ライトコマンド処理などの各種の制御動作
を実行する（プログラムと共にファームウェアとも呼
ぶ）。
【００１５】ホストコンピュータ４は半導体ディスク装
置１を周辺デバイスとしてアクセスされるコンピュータ
本体であり、本実施形態に関係する半導体ディスク装置
１をアクセス制御するためのデバイスドライバ（ソフト
ウェア）を含む。 （本実施形態のアクセス動作）以下図２と図３、及び図
４のフローチャートを参照して本実施形態のアクセス動
作を説明する。
置１を周辺デバイスとしてアクセスされるコンピュータ
本体であり、本実施形態に関係する半導体ディスク装置
１をアクセス制御するためのデバイスドライバ（ソフト
ウェア）を含む。 （本実施形態のアクセス動作）以下図２と図３、及び図
４のフローチャートを参照して本実施形態のアクセス動
作を説明する。
【００１６】本実施形態は、具体例としてホストコンピ
ュータ４が、フォントデータ、仮名漢字変換用辞書デー
タ、ＯＳ（オペレーティングシステム）またはアプリケ
ーション・プログラム（ＡＰ）の起動データ、およびス
ワップ・ファイルの各データを取り扱う場合を想定す
る。即ち、内容（種別）の異なる複数のデータを半導体
ディスク装置１に保存する場合のアクセス動作である。
ュータ４が、フォントデータ、仮名漢字変換用辞書デー
タ、ＯＳ（オペレーティングシステム）またはアプリケ
ーション・プログラム（ＡＰ）の起動データ、およびス
ワップ・ファイルの各データを取り扱う場合を想定す
る。即ち、内容（種別）の異なる複数のデータを半導体
ディスク装置１に保存する場合のアクセス動作である。
【００１７】ここで、２値フラッシュメモリ２Ａを高速
メモリと呼び、また２値フラッシュメモリ２Ａからなる
記憶領域を高速メモリ領域と呼ぶことにする。同様に、
多値フラッシュメモリ２Ｂを低速メモリと呼び、また多
値フラッシュメモリ２Ｂからなる記憶領域を低速メモリ
領域と呼ぶことにする。
メモリと呼び、また２値フラッシュメモリ２Ａからなる
記憶領域を高速メモリ領域と呼ぶことにする。同様に、
多値フラッシュメモリ２Ｂを低速メモリと呼び、また多
値フラッシュメモリ２Ｂからなる記憶領域を低速メモリ
領域と呼ぶことにする。
【００１８】まず、ホストコンピュータ４において、デ
ータアクセスのイベントが発生したときに、アクセス対
象がフォントデータの場合には、コントローラ３は低速
メモリ２Ｂに格納する（ステップＳ１，Ｓ２，Ｓ６）。
フォントデータは、メモリに書き込まれた後は書き換え
ることはなく、表示動作や印刷動作時の読出しのみであ
る。従って、特に書き換え動作における高速性は要求さ
れず、また相対的に全体のデータ量が大きくなることか
らコスト面を考慮し、低速メモリ２Ｂに格納する。
ータアクセスのイベントが発生したときに、アクセス対
象がフォントデータの場合には、コントローラ３は低速
メモリ２Ｂに格納する（ステップＳ１，Ｓ２，Ｓ６）。
フォントデータは、メモリに書き込まれた後は書き換え
ることはなく、表示動作や印刷動作時の読出しのみであ
る。従って、特に書き換え動作における高速性は要求さ
れず、また相対的に全体のデータ量が大きくなることか
らコスト面を考慮し、低速メモリ２Ｂに格納する。
【００１９】また、アクセス対象が仮名漢字変換用辞書
データの場合には、ユーザが必要に応じて高頻度で書き
換えが発生する。しかし、ユーザの操作に対する応答性
を考慮すると、低速メモリ２Ｂで十分である。従って、
コントローラ３は低速メモリ２Ｂに格納する（ステップ
Ｓ３，Ｓ７）。
データの場合には、ユーザが必要に応じて高頻度で書き
換えが発生する。しかし、ユーザの操作に対する応答性
を考慮すると、低速メモリ２Ｂで十分である。従って、
コントローラ３は低速メモリ２Ｂに格納する（ステップ
Ｓ３，Ｓ７）。
【００２０】さらに、アクセス対象がＯＳやＡＰの起動
データの場合には、読出し動作が主であり、書き換え頻
度はそれほど高くない。従って、コスト面（起動データ
のデータ量に関係する）を重視すれば、低速メモリ２Ｂ
でもよい。しかし、ここでは、高速の読出し動作を重視
して、コントローラ３は高速メモリ２Ａに格納する（ス
テップＳ４，Ｓ８）。一方、アクセス対象がスワップ・
ファイルのデータの場合には、書き込み、読出しの両方
において高速性が要求される。従って、コントローラ３
は高速メモリ２Ａに格納する（ステップＳ５，Ｓ９）。
データの場合には、読出し動作が主であり、書き換え頻
度はそれほど高くない。従って、コスト面（起動データ
のデータ量に関係する）を重視すれば、低速メモリ２Ｂ
でもよい。しかし、ここでは、高速の読出し動作を重視
して、コントローラ３は高速メモリ２Ａに格納する（ス
テップＳ４，Ｓ８）。一方、アクセス対象がスワップ・
ファイルのデータの場合には、書き込み、読出しの両方
において高速性が要求される。従って、コントローラ３
は高速メモリ２Ａに格納する（ステップＳ５，Ｓ９）。
【００２１】以上のようにして、本実施形態では、書き
込み、読出しのアクセス動作における要求速度性能に従
って、データを保存する記憶領域を、２値フラッシュメ
モリ２Ａの高速メモリまたは多値フラッシュメモリ２Ｂ
の低速メモリに設定する。換言すれば、高速メモリ領域
と、低速であるが低コストの低速メモリ領域とを使用目
的に応じて最適に使い分けることが可能となる。なお、
アクセス対象のデータの内容（種別）に従って、半導体
ディスク装置１の高速メモリ領域と低速メモリ領域とを
選択するためのメモリ管理は、ホストコンピュータ４に
設けられたデバイスドライバにより実行される。半導体
ディスク装置１のコントローラ３は、デバイスドライバ
からの制御に従ってフラッシュメモリ２Ａ，２Ｂのアク
セスを制御する。
込み、読出しのアクセス動作における要求速度性能に従
って、データを保存する記憶領域を、２値フラッシュメ
モリ２Ａの高速メモリまたは多値フラッシュメモリ２Ｂ
の低速メモリに設定する。換言すれば、高速メモリ領域
と、低速であるが低コストの低速メモリ領域とを使用目
的に応じて最適に使い分けることが可能となる。なお、
アクセス対象のデータの内容（種別）に従って、半導体
ディスク装置１の高速メモリ領域と低速メモリ領域とを
選択するためのメモリ管理は、ホストコンピュータ４に
設けられたデバイスドライバにより実行される。半導体
ディスク装置１のコントローラ３は、デバイスドライバ
からの制御に従ってフラッシュメモリ２Ａ，２Ｂのアク
セスを制御する。
【００２２】ここで、ホストコンピュータ４側は、要求
に応じて半導体ディスク装置１からアクセスの高速な記
憶領域と低速な記憶領域とを識別するための記憶領域情
報を与えられることが望ましい。即ち、図２に示すよう
に、半導体ディスク装置１のコントローラ３は、ホスト
コンピュータ４からの要求に応じて、アクセス対象の記
憶領域が高速フラッシュメモリ２Ａであるか、低速フラ
ッシュメモリ２Ｂであるかを示す記憶領域情報を通知す
る手段２０を有することが望ましい。これは、例えばベ
ンダーユニークコマンド、あるいはＩＤＥ仕様のインタ
ーフェースにおけるＤｅｖｉｃｅ Ｉｄｅｎｔｉｆｙの
コマンドを拡張して定義することにより実現できる。
に応じて半導体ディスク装置１からアクセスの高速な記
憶領域と低速な記憶領域とを識別するための記憶領域情
報を与えられることが望ましい。即ち、図２に示すよう
に、半導体ディスク装置１のコントローラ３は、ホスト
コンピュータ４からの要求に応じて、アクセス対象の記
憶領域が高速フラッシュメモリ２Ａであるか、低速フラ
ッシュメモリ２Ｂであるかを示す記憶領域情報を通知す
る手段２０を有することが望ましい。これは、例えばベ
ンダーユニークコマンド、あるいはＩＤＥ仕様のインタ
ーフェースにおけるＤｅｖｉｃｅ Ｉｄｅｎｔｉｆｙの
コマンドを拡張して定義することにより実現できる。
【００２３】また、図３に示すように、半導体ディスク
装置１を高速メモリ領域２Ａと低速メモリ領域２Ｂとが
混在せずに、連続した記憶領域として想定すれば、ホス
トコンピュータ４はアドレスに基づいて高速メモリ領域
２Ａと低速メモリ領域２Ｂとを識別することが可能であ
る。即ち、半導体ディスク装置１側に、前記のような記
憶領域情報を通知する手段２０がない場合でも、例えば
アドレス下位側が高速メモリ領域２Ａであり、アドレス
上位側が低速メモリ領域２Ｂであると区別することが可
能である。
装置１を高速メモリ領域２Ａと低速メモリ領域２Ｂとが
混在せずに、連続した記憶領域として想定すれば、ホス
トコンピュータ４はアドレスに基づいて高速メモリ領域
２Ａと低速メモリ領域２Ｂとを識別することが可能であ
る。即ち、半導体ディスク装置１側に、前記のような記
憶領域情報を通知する手段２０がない場合でも、例えば
アドレス下位側が高速メモリ領域２Ａであり、アドレス
上位側が低速メモリ領域２Ｂであると区別することが可
能である。
【００２４】ホストコンピュータ４は、フラッシュメモ
リの記憶領域２Ａ，２Ｂに対して実際にアクセスを実行
することにより、そのアクセス速度性能を測定して高速
メモリ領域２Ａと低速メモリ領域２Ｂとの境界を推定し
てもよい。当然ながら、予め高速メモリ領域２Ａと低速
メモリ領域２Ｂとの比率が一定であれば、ホストコンピ
ュータ４は前記の推定動作を要することなく、高速メモ
リ領域２Ａと低速メモリ領域２Ｂとを区別したアクセス
が可能である。
リの記憶領域２Ａ，２Ｂに対して実際にアクセスを実行
することにより、そのアクセス速度性能を測定して高速
メモリ領域２Ａと低速メモリ領域２Ｂとの境界を推定し
てもよい。当然ながら、予め高速メモリ領域２Ａと低速
メモリ領域２Ｂとの比率が一定であれば、ホストコンピ
ュータ４は前記の推定動作を要することなく、高速メモ
リ領域２Ａと低速メモリ領域２Ｂとを区別したアクセス
が可能である。
【００２５】
【発明の効果】以上詳述したように本発明によれば、記
憶デバイスとして通常の２値フラッシュメモリ以外に、
多値フラッシュメモリを使用したデータ記憶システムに
おいて、アクセス対象のデータの内容に応じて各タイプ
の性能に適合するデータアクセスを実現することができ
る。具体的には、コスト面よりも高速アクセス性能を要
求される場合には、２値フラッシュメモリにより構成さ
れる高速メモリ領域を使用する。また、相対的に低速ア
クセス性能であるが、低コスト（相対的に記憶容量を増
大できる）の利点を得られる場合には、多値フラッシュ
メモリにより構成される低速メモリ領域を使用する。従
って、使用目的に応じて適切なフラッシュメモリ領域を
アクセスすることが可能となる。
憶デバイスとして通常の２値フラッシュメモリ以外に、
多値フラッシュメモリを使用したデータ記憶システムに
おいて、アクセス対象のデータの内容に応じて各タイプ
の性能に適合するデータアクセスを実現することができ
る。具体的には、コスト面よりも高速アクセス性能を要
求される場合には、２値フラッシュメモリにより構成さ
れる高速メモリ領域を使用する。また、相対的に低速ア
クセス性能であるが、低コスト（相対的に記憶容量を増
大できる）の利点を得られる場合には、多値フラッシュ
メモリにより構成される低速メモリ領域を使用する。従
って、使用目的に応じて適切なフラッシュメモリ領域を
アクセスすることが可能となる。
【図１】本発明の実施形態に関係するデータ記憶システ
ムの要部を示すブロック図。
ムの要部を示すブロック図。
【図２】同実施形態の具体例を示すブロック図。
【図３】同実施形態の具体例を示すブロック図。
【図４】同実施形態のシステムの動作を説明するための
フローチャート。
フローチャート。
１…半導体ディスク装置 ２Ａ…２値フラッシュメモリ（高速メモリ領域） ２Ｂ…多値フラッシュメモリ（低速メモリ領域） ３…コントローラ ４…ホストコンピュータ １０…ＭＰＵ（マイクロプロセッサ） １１…内部インターフェース １２…外部インターフェース
Claims (5)
- 【請求項１】 フラッシュＥＥＰＲＯＭをデータ記憶手
段として使用したデータ記憶システムであって、 アクセス速度性能の異なる少なくとも２種類のフラッシ
ュＥＥＰＲＯＭからなるメモリデバイスと、 使用目的に従って前記メモリデバイスのアクセス制御を
実行する制御手段とを具備し、 前記制御手段は、前記異なる種類のフラッシュＥＥＰＲ
ＯＭに従って前記メモリデバイスの全記憶領域を高速領
域と低速領域とに区別し、高速領域と低速領域とを識別
するための記憶領域情報をホストシステム側に通知する
手段を有することを特徴とするデータ記憶システム。 - 【請求項２】 前記制御手段は、前記メモリデバイスの
全記憶領域を高速領域と低速領域とが連続する記憶領域
として管理する手段を有することを特徴とする請求項１
記載のデータ記憶システム。 - 【請求項３】 フラッシュＥＥＰＲＯＭをデータ記憶手
段として使用したデータ記憶システムであって、 アクセス速度性能の異なる高速領域と前記低速領域とを
有する少なくとも２種類のフラッシュＥＥＰＲＯＭから
なるメモリデバイスと、 使用目的に従って前記メモリデバイスのアクセス制御を
実行する制御手段とを具備し、 前記制御手段は、前記メモリデバイスの全記憶領域に割
り当てたアドレスの中で予め前記高速領域と前記低速領
域のそれぞれに異なるアドレスを設定し、ホストシステ
ムからのアドレス情報に応じて前記高速領域または前記
低速領域をアクセスする手段を有することを特徴とする
記載のデータ記憶システム。 - 【請求項４】 フラッシュＥＥＰＲＯＭをデータ記憶手
段として使用したデータ記憶システムであって、 相対的に高速性能の２値フラッシュＥＥＰＲＯＭからな
る高速記憶領域及び相対的に低速性能の多値フラッシュ
ＥＥＰＲＯＭからなる低速記憶領域からなるメモリデバ
イスと、 ホストシステムからのアクセス要求に応じて前記メモリ
デバイスのアクセス制御を実行する制御手段とを有し、 前記ホストシステムは、アクセス対象のデータの内容に
従って前記高速記憶領域と前記低速記憶領域とを区別し
て使用するためのデバイスドライバ手段を具備したこと
を特徴とするデータ記憶システム。 - 【請求項５】 相対的に高速性能の２値フラッシュＥＥ
ＰＲＯＭからなる高速記憶領域及び相対的に低速性能の
多値フラッシュＥＥＰＲＯＭからなる低速記憶領域から
なるメモリデバイスと、ホストシステムからのアクセス
要求に応じて前記メモリデバイスのアクセス制御を実行
する制御手段とを有するデータ記憶システムに適用する
アクセス制御方法であって、 前記ホストシステムは、アクセス対象のデータの内容に
従って高速のアクセスを必要とするデータ及び低速のア
クセスでも支障がないデータの種別を区別する処理と、 高速のアクセスを必要とするデータの場合には前記高速
記憶領に書き込み、低速のアクセスでも支障がないデー
タの場合には前記低速記憶領域に書き込むように前記制
御手段に指示する処理とを実行することを特徴とするア
クセス制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18851897A JPH1131102A (ja) | 1997-07-14 | 1997-07-14 | データ記憶システム及び同システムに適用するアクセス制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18851897A JPH1131102A (ja) | 1997-07-14 | 1997-07-14 | データ記憶システム及び同システムに適用するアクセス制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1131102A true JPH1131102A (ja) | 1999-02-02 |
Family
ID=16225124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18851897A Pending JPH1131102A (ja) | 1997-07-14 | 1997-07-14 | データ記憶システム及び同システムに適用するアクセス制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1131102A (ja) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6353553B1 (en) | 2000-01-24 | 2002-03-05 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device having structure storing multivalued data and data storage system comprising the nonvolatile semiconductor memory device |
| US6363009B1 (en) | 2000-04-20 | 2002-03-26 | Mitsubishi Denki Kabushiki Kaisha | Storage device |
| JP2003022687A (ja) * | 2001-07-09 | 2003-01-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2005250619A (ja) * | 2004-03-02 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置およびその書き換え方法 |
| JP2006252670A (ja) * | 2005-03-10 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 不揮発性メモリの駆動方法およびこれに用いられる不揮発性メモリ |
| JP2006302255A (ja) * | 2005-04-15 | 2006-11-02 | Samsung Electronics Co Ltd | 異種の非揮発性メモリを持つデータ記憶装置とその駆動方法 |
| JP2007516494A (ja) * | 2003-08-22 | 2007-06-21 | モトローラ・インコーポレイテッド | 固体メモリに対する読取及び書込方法並びに装置 |
| JP2007518166A (ja) * | 2003-12-31 | 2007-07-05 | サンディスク コーポレイション | フラッシュメモリシステムの起動動作 |
| JP2007207397A (ja) * | 2006-02-06 | 2007-08-16 | Toshiba Corp | 半導体記憶装置 |
| JP2008084316A (ja) * | 2006-09-27 | 2008-04-10 | Samsung Electronics Co Ltd | 異種セルタイプを支援する不揮発性メモリのためのマッピング情報管理装置および方法 |
| JP2008084317A (ja) * | 2006-09-27 | 2008-04-10 | Samsung Electronics Co Ltd | 異種セルタイプを支援する不揮発性メモリのためのマッピング装置および方法 |
| JP2008242503A (ja) * | 2007-03-23 | 2008-10-09 | Canon Inc | メモリ管理装置及び方法、並びにプログラム |
| JP2008310793A (ja) * | 2007-05-14 | 2008-12-25 | Buffalo Inc | 記憶装置 |
| JP2009510594A (ja) * | 2005-09-29 | 2009-03-12 | トレック・２０００・インターナショナル・リミテッド | Ｓｌｃ及びｍｌｃフラッシュメモリを使用するポータブルデータ記憶装置 |
| JP2009064468A (ja) * | 2008-12-12 | 2009-03-26 | Renesas Technology Corp | 不揮発性半導体記憶装置およびデータ記憶システム |
| JP2009516889A (ja) * | 2005-11-22 | 2009-04-23 | サンディスク コーポレイション | レガシーホストのための方法およびメモリシステム |
| US7698615B2 (en) | 2006-12-06 | 2010-04-13 | Samsung Electronics Co., Ltd. | Semiconductor memory device having single-level cells and multi-level cells and method of driving the semiconductor memory device |
| JP2011022933A (ja) * | 2009-07-17 | 2011-02-03 | Toshiba Corp | メモリ管理装置を含む情報処理装置及びメモリ管理方法 |
| US7979627B2 (en) | 2007-05-14 | 2011-07-12 | Buffalo Inc. | Storage device with binary and multivalued memory |
| JP2011522350A (ja) * | 2008-05-28 | 2011-07-28 | マイクロン テクノロジー， インク． | ハイブリッドメモリ管理 |
| WO2011093170A1 (ja) * | 2010-01-27 | 2011-08-04 | 株式会社 東芝 | メモリ管理装置及びメモリ管理方法 |
| US8069296B2 (en) | 2006-01-23 | 2011-11-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device including control means and memory system |
| US8278169B2 (en) | 2007-06-27 | 2012-10-02 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US8335905B2 (en) | 2008-11-04 | 2012-12-18 | Samsung Electronics Co., Ltd. | Computing system including processor and memory which generates wait signal when accessing deteriorated memory area |
| JP2013509667A (ja) * | 2009-10-28 | 2013-03-14 | サンディスク テクノロジィース インコーポレイテッド | エラーを管理するための書き込み後読み出しおよび適応再書き込みを伴う不揮発性メモリおよび方法 |
| US9280466B2 (en) | 2008-09-09 | 2016-03-08 | Kabushiki Kaisha Toshiba | Information processing device including memory management device managing access from processor to memory and memory management method |
-
1997
- 1997-07-14 JP JP18851897A patent/JPH1131102A/ja active Pending
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6353553B1 (en) | 2000-01-24 | 2002-03-05 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device having structure storing multivalued data and data storage system comprising the nonvolatile semiconductor memory device |
| US6363009B1 (en) | 2000-04-20 | 2002-03-26 | Mitsubishi Denki Kabushiki Kaisha | Storage device |
| JP2003022687A (ja) * | 2001-07-09 | 2003-01-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2007516494A (ja) * | 2003-08-22 | 2007-06-21 | モトローラ・インコーポレイテッド | 固体メモリに対する読取及び書込方法並びに装置 |
| JP4933268B2 (ja) * | 2003-12-31 | 2012-05-16 | サンディスク コーポレイション | フラッシュメモリシステムの起動動作 |
| JP2007518166A (ja) * | 2003-12-31 | 2007-07-05 | サンディスク コーポレイション | フラッシュメモリシステムの起動動作 |
| US7962777B2 (en) | 2003-12-31 | 2011-06-14 | Sandisk Corporation | Flash memory system startup operation |
| JP2005250619A (ja) * | 2004-03-02 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置およびその書き換え方法 |
| JP4645043B2 (ja) * | 2004-03-02 | 2011-03-09 | パナソニック株式会社 | メモリーコントローラ、不揮発性記憶装置および不揮発性メモリシステム |
| JP2006252670A (ja) * | 2005-03-10 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 不揮発性メモリの駆動方法およびこれに用いられる不揮発性メモリ |
| US7523274B2 (en) | 2005-04-15 | 2009-04-21 | Samsung Electronics Co., Ltd. | Data storage device and method using heterogeneous nonvolatile memory |
| JP2006302255A (ja) * | 2005-04-15 | 2006-11-02 | Samsung Electronics Co Ltd | 異種の非揮発性メモリを持つデータ記憶装置とその駆動方法 |
| JP2009510594A (ja) * | 2005-09-29 | 2009-03-12 | トレック・２０００・インターナショナル・リミテッド | Ｓｌｃ及びｍｌｃフラッシュメモリを使用するポータブルデータ記憶装置 |
| JP2009516889A (ja) * | 2005-11-22 | 2009-04-23 | サンディスク コーポレイション | レガシーホストのための方法およびメモリシステム |
| US8069296B2 (en) | 2006-01-23 | 2011-11-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device including control means and memory system |
| JP2007207397A (ja) * | 2006-02-06 | 2007-08-16 | Toshiba Corp | 半導体記憶装置 |
| JP2008084317A (ja) * | 2006-09-27 | 2008-04-10 | Samsung Electronics Co Ltd | 異種セルタイプを支援する不揮発性メモリのためのマッピング装置および方法 |
| JP2008084316A (ja) * | 2006-09-27 | 2008-04-10 | Samsung Electronics Co Ltd | 異種セルタイプを支援する不揮発性メモリのためのマッピング情報管理装置および方法 |
| US8429327B2 (en) | 2006-09-27 | 2013-04-23 | Samsung Electronics Co., Ltd. | Mapping apparatus and method for non-volatile memory supporting different cell types |
| US7698615B2 (en) | 2006-12-06 | 2010-04-13 | Samsung Electronics Co., Ltd. | Semiconductor memory device having single-level cells and multi-level cells and method of driving the semiconductor memory device |
| US8335893B2 (en) | 2007-03-23 | 2012-12-18 | Canon Kabushiki Kaisha | Storage device, system, and method that determines a physical address of a memory unit allocated to a logical address or allocates a logical address to a physical address of a memory unit, based on access speed information of the logical address |
| JP2008242503A (ja) * | 2007-03-23 | 2008-10-09 | Canon Inc | メモリ管理装置及び方法、並びにプログラム |
| US7979627B2 (en) | 2007-05-14 | 2011-07-12 | Buffalo Inc. | Storage device with binary and multivalued memory |
| JP2008310793A (ja) * | 2007-05-14 | 2008-12-25 | Buffalo Inc | 記憶装置 |
| US8278169B2 (en) | 2007-06-27 | 2012-10-02 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| JP2011522350A (ja) * | 2008-05-28 | 2011-07-28 | マイクロン テクノロジー， インク． | ハイブリッドメモリ管理 |
| US8751733B2 (en) | 2008-05-28 | 2014-06-10 | Round Rock Research, Llc | Hybrid memory management |
| JP2014116031A (ja) * | 2008-05-28 | 2014-06-26 | Micron Technology Inc | メモリデバイスを備えた電子システム |
| US9390004B2 (en) | 2008-05-28 | 2016-07-12 | Round Rock Research, Llc | Hybrid memory management |
| US9280466B2 (en) | 2008-09-09 | 2016-03-08 | Kabushiki Kaisha Toshiba | Information processing device including memory management device managing access from processor to memory and memory management method |
| US8335905B2 (en) | 2008-11-04 | 2012-12-18 | Samsung Electronics Co., Ltd. | Computing system including processor and memory which generates wait signal when accessing deteriorated memory area |
| JP2009064468A (ja) * | 2008-12-12 | 2009-03-26 | Renesas Technology Corp | 不揮発性半導体記憶装置およびデータ記憶システム |
| JP2011022933A (ja) * | 2009-07-17 | 2011-02-03 | Toshiba Corp | メモリ管理装置を含む情報処理装置及びメモリ管理方法 |
| JP2013509667A (ja) * | 2009-10-28 | 2013-03-14 | サンディスク テクノロジィース インコーポレイテッド | エラーを管理するための書き込み後読み出しおよび適応再書き込みを伴う不揮発性メモリおよび方法 |
| JP2011154547A (ja) * | 2010-01-27 | 2011-08-11 | Toshiba Corp | メモリ管理装置及びメモリ管理方法 |
| WO2011093170A1 (ja) * | 2010-01-27 | 2011-08-04 | 株式会社 東芝 | メモリ管理装置及びメモリ管理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1131102A (ja) | データ記憶システム及び同システムに適用するアクセス制御方法 | |
| US11829601B2 (en) | Extended utilization area for a memory device | |
| US7562180B2 (en) | Method and device for reduced read latency of non-volatile memory | |
| JP5053552B2 (ja) | 異種の非揮発性メモリを持つデータ記憶装置とその駆動方法 | |
| US7392343B2 (en) | Memory card having a storage cell and method of controlling the same | |
| US7721046B2 (en) | Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program | |
| KR100725271B1 (ko) | 복수개의 ｄｍａ 채널을 갖는 ｕｓｂ-ｓｄ 저장 장치 및 그저장 방법 | |
| KR100610647B1 (ko) | 직접실행제어 기능과 스토리지 기능이 복합된 대용량저장장치 | |
| US7401183B2 (en) | Memory card authentication system, memory card host device, memory card, storage area switching method, and storage area switching program | |
| US20210133096A1 (en) | Memory system and operating method thereof | |
| JPH08263361A (ja) | フラッシュメモリカード | |
| JP2004295865A (ja) | 自動ブーティングシステム及び自動ブーティング方法 | |
| KR20190010335A (ko) | 레이턴시 정보를 저장하는 저장 장치, 프로세서 및 컴퓨팅 시스템 | |
| JP3627915B2 (ja) | ブートブロックフラッシュメモリ制御回路、およびそれを備えたｉｃメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法 | |
| JP2009175877A (ja) | 半導体メモリ | |
| CN112306906A (zh) | 存储设备、包括该存储设备的存储系统及其操作方法 | |
| WO2007049850A1 (en) | A mass storage device having both xip function and storage function | |
| JP4663577B2 (ja) | データ記憶装置およびこの初期化方法 | |
| KR100222908B1 (ko) | 플래시 메모리 시스템 | |
| KR100997819B1 (ko) | 정보 처리 장치 | |
| JPH1139245A (ja) | 半導体デバイス制御装置および半導体デバイス制御方法 | |
| KR20210055448A (ko) | 데이터 저장 장치 및 그 동작 방법 | |
| US20230376340A1 (en) | Memory system and operating method thereof |